CN112133627A - 屏蔽栅沟槽型器件的工艺方法 - Google Patents

屏蔽栅沟槽型器件的工艺方法 Download PDF

Info

Publication number
CN112133627A
CN112133627A CN202011056835.0A CN202011056835A CN112133627A CN 112133627 A CN112133627 A CN 112133627A CN 202011056835 A CN202011056835 A CN 202011056835A CN 112133627 A CN112133627 A CN 112133627A
Authority
CN
China
Prior art keywords
oxide layer
forming
trench
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011056835.0A
Other languages
English (en)
Other versions
CN112133627B (zh
Inventor
李秀然
刘宇
薛华瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011056835.0A priority Critical patent/CN112133627B/zh
Publication of CN112133627A publication Critical patent/CN112133627A/zh
Application granted granted Critical
Publication of CN112133627B publication Critical patent/CN112133627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种屏蔽栅沟槽型器件的工艺方法，包括：提供衬底；在衬底上形成第一沟槽；在第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：第一氧化层的致密度大于第二氧化层的致密度；在第二沟槽内形成屏蔽栅；在屏蔽栅上形成第三氧化层，其中：第三氧化层的致密度大于第二氧化层的致密度；部分刻蚀第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的第二氧化层和第三氧化层的表面形貌与屏蔽栅的表面形貌相同，以使得剩余的第一氧化层、第二氧化层和第三氧化层形成的组合的厚度较为均匀，进而改善控制栅和屏蔽栅之间的漏电性能。

Description

屏蔽栅沟槽型器件的工艺方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种屏蔽栅沟槽型器件的工艺方法。
背景技术
在耐压为60V以上的中低压器件领域内，屏蔽栅沟槽型(Shield Gate Trench，SGT)器件因为其低的比导通电阻和低的栅漏耦合电容，被得到广泛的应用。屏蔽栅沟槽型器件的栅极结构包括屏蔽多晶硅和多晶硅栅，屏蔽多晶硅通常也称为源多晶硅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下或者左右结构关系。
现有技术的屏蔽栅沟槽型器件的形成方法中，首先提供一衬底，在衬底内形成第一沟槽，在第一沟槽侧壁和底部沉积一层氧化层作为第一氧化层。接着，在第一氧化层表面形成第二氧化层。第二氧化层中间会得到第二沟槽，第二沟槽内填充多晶硅，多晶硅覆盖第二氧化层的侧壁，并且填满第二沟槽。刻蚀多晶硅直到合适的高度形成屏蔽栅，接着在屏蔽栅上分别形成第三氧化层，刻蚀第三氧化层、第一氧化层和第二氧化层，并在刻蚀后的第三氧化层、第一氧化层和第二氧化层上形成控制栅。
屏蔽栅沟槽型器件的一个工艺控制难点就是控制栅和屏蔽栅之间的第三氧化层、第一氧化层和第二氧化层的厚度，太薄会导致控制栅和屏蔽栅之间的漏电变大，影响器件的性能。而在屏蔽栅沟槽型器件的制备过程中，刻蚀多晶硅形成的屏蔽栅的表面通常会形成边缘高中间低的形貌，所以在屏蔽栅的边缘处会导致控制栅到屏蔽栅的漏电性能差，进而影响整个器件的漏电性能。
发明内容
本发明的目的在于提供一种屏蔽栅沟槽型器件的工艺方法，可以改善屏蔽栅沟槽型器件的控制栅到屏蔽栅的漏电性能。
为了达到上述目的，本发明提供了一种屏蔽栅沟槽型器件的工艺方法，包括：
提供衬底；
在所述衬底上形成第一沟槽；
在所述第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：所述第一氧化层的致密度大于所述第二氧化层的致密度；
在所述第二沟槽内形成屏蔽栅；
在所述屏蔽栅上形成第三氧化层，其中：所述第三氧化层的致密度大于所述第二氧化层的致密度；
部分刻蚀所述第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的所述第二氧化层和第三氧化层的表面形貌与所述屏蔽栅的表面形貌相同，以使得位于屏蔽栅上的剩余的所述第二氧化层与剩余的第三氧化层的厚度均匀。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，所述衬底为重掺杂半导体结构。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，所述第一氧化层由热氧形成。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，形成所述第二氧化层的方法包括：采用臭氧和四乙氧基硅化氢进行化学气相沉积反应形成第二氧化层。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，在所述第二沟槽内形成屏蔽栅的方法包括：
向所述第二沟槽内沉积多晶硅并填充第二沟槽；
刻蚀所述多晶硅形成屏蔽栅。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，刻蚀所述多晶硅形成屏蔽栅之后，所述屏蔽栅沟槽型器件的工艺方法还包括：
所述屏蔽栅和所述第二氧化物层围合以形成第三沟槽；
部分刻蚀所述第三沟槽侧壁的第二氧化物层使得所述第三沟槽的开口变大。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，在所述屏蔽栅上形成第三氧化层的方法包括：
向所述第三沟槽内填充氧化物。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，所述填充第三氧化层的方法包括：高密度等离子体化学气相沉积方法。
可选的，在所述的屏蔽栅沟槽型器件的工艺方法中，所述屏蔽栅沟槽型器件的工艺方法还包括：
在刻蚀后的第一氧化层、第二氧化层和第三氧化层上形成控制栅。
在本发明提供的屏蔽栅沟槽型器件的工艺方法中，屏蔽栅沟槽型器件的工艺方法包括：提供衬底；在所述衬底上形成第一沟槽；在所述第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：所述第一氧化层的致密度大于所述第二氧化层的致密度；在所述第二沟槽内形成屏蔽栅；在所述屏蔽栅上形成第三氧化层，其中：所述第三氧化层的致密度大于所述第二氧化层的致密度；部分刻蚀所述第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的所述第二氧化层和第三氧化层的表面形貌与所述屏蔽栅的表面形貌相同。因此，位于屏蔽栅上的剩余的所述第二氧化层和第三氧化层形成的组合的厚度较为均匀，进而改善控制栅和屏蔽栅之间的漏电性能。
附图说明
图1是本发明实施例的屏蔽栅沟槽型器件的工艺方法的流程图；
图2至图5是本发明实施例的屏蔽栅沟槽型器件的工艺方法的示意图；
图中：210-衬底、220-第一氧化层、230-第二氧化层、240-第二沟槽、250-屏蔽栅、260-第三沟槽、270-第三氧化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1，本发明提供了一种屏蔽栅沟槽型器件的工艺方法，包括：
S11：提供衬底；
S12：在所述衬底上形成第一沟槽；
S13：在所述第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：所述第一氧化层的致密度大于所述第二氧化层的致密度；
S14：在所述第二沟槽内形成屏蔽栅；
S15：在所述屏蔽栅上形成第三氧化层，其中：所述第三氧化层的致密度大于所述第二氧化层的致密度；
S16：部分刻蚀所述第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的所述第二氧化层和第三氧化层的表面形貌与所述屏蔽栅的表面形貌相同，以使得位于屏蔽栅上的剩余的所述第二氧化层与剩余的第三氧化层的厚度均匀。
请参照图2，首先提供一衬底210，在衬底210内通过刻蚀形成第一沟槽，在第一沟槽侧壁和底部沉积一层氧化层作为第一氧化层220，第一氧化层220的致密度较高，第一氧化层220可以是由热氧形成。接着，在第一氧化层220表面形成第二氧化层230，第二氧化层230覆盖第一氧化层220的表面，形成所述第二氧化层的方法包括：采用臭氧(O3)和四乙氧基硅化氢(TEOS)进行化学气相沉积反应形成第二氧化层，第二氧化层230的致密度较低，具体的，比第一氧化层220的致密度更低。由于第一沟槽的原因，第一氧化层220和第二氧化层230的形貌也会受到第一沟槽的影响，所以第一氧化层220中间会得到第二沟槽240。
请参照图2和图3，向第二沟槽240内填充多晶硅，多晶硅覆盖第二氧化层230的侧壁，并且填满第二沟槽240。刻蚀多晶硅直到合适的高度形成屏蔽栅250，由于之前多晶硅填满了第二沟槽240，所以刻蚀上部分多晶硅时，又会使得第二氧化层230和多晶硅一起围合形成第三沟槽260。刻蚀多晶硅采用干法刻蚀的方法，刻蚀多晶硅后形成的屏蔽栅250的表面通常会形成边缘高中间低的形貌，所以在屏蔽栅250的边缘处会导致后续形成的控制栅到屏蔽栅250的漏电性能差，进而影响整个器件的漏电性能。接着，刻蚀第三沟槽260两侧的部分第二氧化层230，使得第三沟槽260的开口变大，以使得后续可以向第三沟槽260内填充高致密度的氧化物，具体的刻蚀尺寸，可以由发明人决定。
接着，请参照图4，向第三沟槽260内填充氧化物如二氧化硅形成第三氧化层270，此处的填充方法采用高密度等离子体化学气相淀积，当然，在本发明的其他实施例中，也可以是其他填充方法，填充完成后并研磨第三氧化层270的表面使得表面平滑。第三氧化层270的致密度较高，比第二氧化层230的致密度高。
接着，请参照图5，部分刻蚀第二氧化层230、第一氧化层220和第三氧化层270，剩余部分第二氧化层230、第一氧化层220和第三氧化层270覆盖屏蔽栅250，刻蚀可以采用湿法刻蚀。因为第二氧化层230的致密度最小，蚀刻速率最快，导致第二氧化层230上表面出现起伏，而第二氧化层230和第三氧化层的交界处以及第二氧化层230和第一氧化层220的交界处因为湿法刻蚀的酸液的浓度变化反而蚀刻变慢，所以导致剩余的第二氧化层230和第三氧化层的交界处相比于第二氧化层230的中间部分较高。即剩余的第二氧化层230出现中间低两边高的表面形貌，而第二氧化层230的形貌也和第三氧化层270一起组成表面为中间高两边低的形貌(相当于剩余的第二氧化层230补偿了剩余的第三氧化层270的形貌)。最终与屏蔽栅250表面的中间低两边高的形貌形成相同或相似，使得屏蔽栅和后续形成的控制栅中间的氧化层厚度比较均匀(位于屏蔽栅上的剩余的所述第二氧化层和第三氧化层形成的组合的厚度较为均匀)。
请继续参照图5，刻蚀后的第三氧化层270、第二氧化层230和第一氧化层220的组合可以作为隔离层，接着在隔离层上填充多晶硅并且刻蚀多晶硅以形成控制栅，由于第二氧化层230的形貌和第三氧化层270一起组成表面为中间高两边低的形貌，与屏蔽栅250表面的中间低两边高的形貌的走势相同，即第二氧化层230的形貌和第三氧化层270的交界处较高，恰好与屏蔽栅250表面两边高的形貌相同，第三氧化层270中间低的形貌恰好与屏蔽栅250表面中间低的形貌相同。因此，使得位于屏蔽栅250上的这部分的隔离层(氧化层)的厚度较为均匀，使得控制栅到屏蔽栅的电流(漏电)得到改善。
综上，在本发明实施例提供的屏蔽栅沟槽型器件的工艺方法中，屏蔽栅沟槽型器件的工艺方法包括：提供衬底；在所述衬底上形成第一沟槽；在所述第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：所述第一氧化层的致密度大于所述第二氧化层的致密度；在所述第二沟槽内形成屏蔽栅；在所述屏蔽栅上形成第三氧化层，其中：所述第三氧化层的致密度大于所述第二氧化层的致密度；部分刻蚀所述第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的所述第二氧化层和第三氧化层的表面形貌与所述屏蔽栅的表面形貌相同。因此，位于屏蔽栅上的剩余的所述第二氧化层和第三氧化层形成的组合的厚度较为均匀，进而改善控制栅和屏蔽栅之间的漏电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种屏蔽栅沟槽型器件的工艺方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一沟槽；
在所述第一沟槽内依次形成第一氧化层和第二氧化层，并得到第二沟槽，其中：所述第一氧化层的致密度大于所述第二氧化层的致密度；
在所述第二沟槽内形成屏蔽栅；
在所述屏蔽栅上形成第三氧化层，其中：所述第三氧化层的致密度大于所述第二氧化层的致密度；
部分刻蚀所述第一氧化层、第二氧化层和第三氧化层使得所述第一氧化层、第二氧化层和第三氧化层的厚度均降低，剩余的所述第二氧化层和剩余的第三氧化层的表面形貌与所述屏蔽栅的表面形貌相同，以使得位于屏蔽栅上的剩余的所述第二氧化层与剩余的第三氧化层的厚度均匀。
2.如权利要求1所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，所述衬底为重掺杂半导体结构。
3.如权利要求1所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，所述第一氧化层由热氧形成。
4.如权利要求1所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，形成所述第二氧化层的方法包括：采用臭氧和四乙氧基硅化氢进行化学气相沉积反应形成第二氧化层。
5.如权利要求1所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，在所述第二沟槽内形成屏蔽栅的方法包括：
向所述第二沟槽内沉积多晶硅并填充第二沟槽；
刻蚀所述多晶硅形成屏蔽栅。
6.如权利要求5所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，刻蚀所述多晶硅形成屏蔽栅之后，所述屏蔽栅沟槽型器件的工艺方法还包括：
所述屏蔽栅和所述第二氧化物层围合以形成第三沟槽；
部分刻蚀所述第三沟槽侧壁的第二氧化物层使得所述第三沟槽的开口变大。
7.如权利要求6所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，在所述屏蔽栅上形成第三氧化层的方法包括：
向所述第三沟槽内填充氧化物。
8.如权利要求7所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，所述填充第三氧化层的方法包括：高密度等离子体化学气相沉积方法。
9.如权利要求7所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，所述屏蔽栅的表面为中间低两边高的形貌，所述第二氧化层和第三氧化层组合的表面为中间高两边低的形貌。
10.如权利要求1所述的屏蔽栅沟槽型器件的工艺方法，其特征在于，所述屏蔽栅沟槽型器件的工艺方法还包括：
在刻蚀后的第一氧化层、第二氧化层和第三氧化层上形成控制栅。
CN202011056835.0A 2020-09-29 2020-09-29 屏蔽栅沟槽型器件的工艺方法 Active CN112133627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011056835.0A CN112133627B (zh) 2020-09-29 2020-09-29 屏蔽栅沟槽型器件的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011056835.0A CN112133627B (zh) 2020-09-29 2020-09-29 屏蔽栅沟槽型器件的工艺方法

Publications (2)

Publication Number Publication Date
CN112133627A true CN112133627A (zh) 2020-12-25
CN112133627B CN112133627B (zh) 2022-06-17

Family

ID=73843223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011056835.0A Active CN112133627B (zh) 2020-09-29 2020-09-29 屏蔽栅沟槽型器件的工艺方法

Country Status (1)

Country Link
CN (1) CN112133627B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820647A (zh) * 2020-12-31 2021-05-18 广州粤芯半导体技术有限公司 沟槽型功率器件的制备方法
CN114068688A (zh) * 2021-11-26 2022-02-18 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207154A (zh) * 2006-12-22 2008-06-25 万国半导体股份有限公司 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成
US20130240986A1 (en) * 2012-03-15 2013-09-19 Infineon Technologies Austria Ag Semiconductor Device Including Charged Structure and Methods for Manufacturing A Semiconductor Device
CN106098544A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 改善沟槽型双层栅mos中介质层形貌的方法
US20170288052A1 (en) * 2015-05-07 2017-10-05 Texas Instruments Incorporated Multiple Shielding Trench Gate FET

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207154A (zh) * 2006-12-22 2008-06-25 万国半导体股份有限公司 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成
US20130240986A1 (en) * 2012-03-15 2013-09-19 Infineon Technologies Austria Ag Semiconductor Device Including Charged Structure and Methods for Manufacturing A Semiconductor Device
US20170288052A1 (en) * 2015-05-07 2017-10-05 Texas Instruments Incorporated Multiple Shielding Trench Gate FET
CN107710418A (zh) * 2015-05-07 2018-02-16 德克萨斯仪器股份有限公司 多屏蔽沟槽栅极场效应晶体管
CN106098544A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 改善沟槽型双层栅mos中介质层形貌的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820647A (zh) * 2020-12-31 2021-05-18 广州粤芯半导体技术有限公司 沟槽型功率器件的制备方法
CN114068688A (zh) * 2021-11-26 2022-02-18 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法
CN114068688B (zh) * 2021-11-26 2024-05-03 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法

Also Published As

Publication number Publication date
CN112133627B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
CN104681448B (zh) 肖特基晶体管的结构及制造方法
CN101442074B (zh) 沟槽金属氧化物场效应晶体管及其制造方法
CN112133627B (zh) 屏蔽栅沟槽型器件的工艺方法
CN105551964B (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
CN102412128B (zh) 倒梯形替代栅极及倒梯形金属栅电极的制作方法
KR101167204B1 (ko) 반도체 장치 제조방법
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
CN102222636B (zh) 浅沟槽隔离的制作方法
CN101567320A (zh) 功率mos晶体管的制造方法
KR100710776B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법
CN104517824B (zh) 沟槽型双层栅的制造方法
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
EP4300550A1 (en) Semiconductor device having split gate structure and manufacturing method therefor
CN115939191A (zh) Sgt半导体器件的栅间氧化层的制造方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
WO2021228269A1 (zh) 埋入式字线结构制备方法
CN104078361A (zh) Mos晶体管的制造方法
CN111128703B (zh) Sgt器件的工艺方法
WO2023108446A1 (zh) 一种屏蔽栅半导体器件结构制备方法及屏蔽栅半导体器件结构
CN103474335A (zh) 小线宽沟槽式功率mos晶体管的制备方法
US11502194B2 (en) MOSFET manufacturing method
WO2021103125A1 (zh) 半导体功率器件的制造方法及半导体功率器件
CN102280384A (zh) 功率沟槽式金属氧化物半导体场效应晶体管制作工艺
CN107958927B (zh) 一种金属栅填充的改善方法
CN104733316A (zh) FinFET器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant