CN107958927B - 一种金属栅填充的改善方法 - Google Patents
一种金属栅填充的改善方法 Download PDFInfo
- Publication number
- CN107958927B CN107958927B CN201711175001.XA CN201711175001A CN107958927B CN 107958927 B CN107958927 B CN 107958927B CN 201711175001 A CN201711175001 A CN 201711175001A CN 107958927 B CN107958927 B CN 107958927B
- Authority
- CN
- China
- Prior art keywords
- layer
- sin
- gate
- side wall
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000000227 grinding Methods 0.000 claims abstract description 3
- 238000001039 wet etching Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 181
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种在后栅工艺中，优化金属栅极填充的方法。先形成一伪栅层，再形成伪栅层侧墙；再沉积双层接触刻蚀停止层。沉积层间介质层氧化层后进行化学机械研磨露出伪栅极，然后对SiN部分进行回刻，形成台阶结构。去掉伪栅极得到凹槽，在凹槽内一次填充高介电层和金属栅极，多余的金属栅极部分通过化学机械研磨去除，形成金属栅极结构。此方法通过扩大凹槽开口降低深宽比来改善金属栅填充，金属栅的栅极宽度增大部分由后续的CMP去除，不影响金属栅最终的尺寸。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种金属栅填充的改善方法。
背景技术
业界在32nm以下的高介电常数金属栅极工艺(HKMG，High-K Metal Gate)中多采用后栅工艺，由于栅极尺寸变小，金属栅填充难度增加。由于工艺的改进，现有工艺中的栅极尺寸不断的缩小，在现有的金属栅电极的制作工艺中，由于栅极的长度较小，制作栅极的开口深宽比较大，因此，在将栅电极材料沉积到栅极开口较为困难。栅极开口顶部边缘处的沉积速率总是大于底部，而导致顶部边缘的栅电极材料过厚，很容易封住栅极开口，而在底部形成空洞，上述空洞将影响栅电极的电性能。因此有必要提供一种新的金属栅电极制作方法，以避免上述产生空洞的问题。
发明内容
本发明为解决现有技术中的上述问题提出了一种能使填充的效果更佳的金属栅填充的改善方法。
为实现上述目的，本发明采用以下技术方案：
一种金属栅填充的改善方法，包括以下步骤：
S1提供一半导体衬底，在所述半导体衬底上图案化形成一栅氧化层；
S2在所述栅氧化层上图案化形成一伪栅层和一高度低于所述伪栅层的伪栅层侧墙；
S3在所述伪栅层顶面和侧面、所述伪栅层侧墙外表面和所述半导体衬底裸露上表面形成一第一SiN层；
S4在所述第一SiN层上形成一湿法刻蚀速率小于第一SiN层的第二SiN层；
S5在所述第二SiN层上形成一氧化层；
S6化学机械研磨所述氧化层并停止于所述伪栅层中不低于所述伪栅层侧墙顶面高度的位置；
S7对所述第一SiN层和第二SiN层进行回刻至回刻停止在第一SiN层中不低于伪栅层侧墙顶面高度的位置；
S8去除所述伪栅层后形成第一复合结构；
S9在所述复合结构上表面形成高K介质层和金属栅层；
S10对所述金属栅层进行化学机械抛光并停止于所述伪栅层侧墙顶面高度的位置，并继续后续栅极工艺以形成金属栅极。
为了进一步优化上述技术方案，本发明所采取的技术措施为：
优选的，所述第一SiN层和所述第二SiN层为接触刻蚀停止层。
更优选的，所述接触刻蚀停止层至少为一层。
更优选的，所述接触刻蚀停止层设置多层，多层所述接触刻蚀停止层的湿法刻蚀速率沿伪栅层侧墙外表面向外叠层方向依次变小。
更优选的，所述接触刻蚀停止层为一层，所述接触刻蚀停止层的湿法刻蚀速率沿伪栅层侧墙外表面向外层方向依次变小。
优选的，所述第一SiN层和第二SiN层为拉应力SiN层。
更优选的，所述第一SiN层的拉应力大于第二SiN层的拉应力，并大于1GMPa。
更优选的，用低频功率(LF power，low frequency power)或掺杂的方法改变接触刻蚀停止层的材质中的硅氮比，从而改变所述接触刻蚀停止层的湿法刻蚀速率。
优选的，所述回刻的方法为湿法回刻。
优选的，在步骤S7中，所述第一SiN层回刻停止于高于伪栅层侧墙的高度。
本发明采用上述技术方案，与现有技术相比，具有如下技术效果：
本发明提供了一种在后栅工艺中，优化金属栅极填充的方法。先形成一伪栅层，再应用应力邻近效应(SPT，stress proximity effect)形成伪栅层侧墙；再沉积双层接触刻蚀停止层(CESL，Contact Etch Stop Layer)第一SiN层和第二SiN层，其中第一SiN层为高拉应力SiN层，第一SiN层的湿法刻蚀速率(WER，Wet Etch Rate)大于第二SiN层的湿法刻蚀速率(WER，Wet Etch Rate)。沉积层间介质层(ILD，Inter Layer Dielectric)氧化层后进行化学机械研磨(CMP，chemical mechanical polish)露出伪栅极，然后对SiN部分进行回刻，由于第一SiN层的湿法刻蚀速率(WER)大于第二SiN层的湿法刻蚀速率(WER)，所以第一SiN层回刻厚度多，形成台阶结构。去掉伪栅极得到凹槽，在凹槽内一次填充高介电层(HK，High-K)和金属栅极(MG，metal gate)，多余的金属栅极部分通过化学机械研磨去除，形成金属栅极结构。此方法通过扩大凹槽开口降低深宽比(AR，aspect ratio)来改善金属栅填充，金属栅的栅极宽度(CD，Critical Dimension)增大部分由后续的CMP去除，不影响金属栅最终的尺寸。
附图说明
图1为本发明一种优选实施例一中完成步骤S2后的结构剖面示意图；
图2为本发明一种优选实施例一中完成步骤S4后的结构剖面示意图；
图3为本发明一种优选实施例一中完成步骤S5后的结构剖面示意图；
图4为本发明一种优选实施例一中完成步骤S6后的结构剖面示意图；
图5为本发明一种优选实施例一中完成步骤S7后的结构剖面示意图；
图6为本发明一种优选实施例一中完成步骤S8后的结构剖面示意图；
图7为本发明一种优选实施例一中完成步骤S9后的结构剖面示意图；
图8为本发明一种优选实施例一中金属栅填充的流程示意图；
图9为本发明另一种优选实施例二中完成步骤S2后的结构剖面示意图；
图10为本发明另一种优选实施例二中完成步骤S5后的结构剖面示意图；
图11为本发明另一种优选实施例二中完成步骤S6后的结构剖面示意图；
图12为本发明另一种优选实施例二中完成步骤S7后的结构剖面示意图；
图13为本发明另一种优选实施例二中完成步骤S8后的结构剖面示意图；
图14为本发明另一种优选实施例二中完成步骤S9后的结构剖面示意图；
图15为本发明另一种优选实施例二中完成步骤S10后的结构剖面示意图；
图16为本发明一种优选实施例二中金属栅填充的流程示意图；
其中的附图标记为：
1半导体衬底；2栅氧化层；3伪栅层；4伪栅层侧墙；5氧化层；6第一SiN层；7第二SiN层；8高K介质层；9金属栅层；10SiN侧墙层；11内侧面；12外侧面。
具体实施方式
本发明提供了一种金属栅填充的改善方法。
下面通过具体实施例对本发明进行详细和具体的介绍，以使更好的理解本发明，但是下述实施例并不限制本发明范围。
实施例一
S1如图1所示，提供一半导体衬底1，在所述半导体衬底1图案化上形成一栅氧化层2；
形成所述栅氧化层5的图案化方法为曝光、显影和蚀刻；所述半导体衬底1为硅；
S2在所述栅氧化层2上图案化形成一伪栅层3和一高度低于所述伪栅层3的伪栅层侧墙4；
所述伪栅层侧墙4相对于伪栅层3两侧设置，高度不高于所述伪栅层3；
S3如图2所示，在所述伪栅层3顶面和侧面、所述伪栅层侧墙4外表面和所述半导体衬底1裸露上表面形成一SiN侧墙层10；所述SiN侧墙层10的内侧面11湿法刻蚀速率大于外侧面12湿法刻蚀速率；
S4在所述SiN侧墙层10上形成一氧化层5；所述形成氧化层5的方法为沉积；
S5如图3所示，化学机械研磨所述氧化层5并停止于所述伪栅层3中不低于所述伪栅层侧墙4顶面的位置；
S6如图4所示，对所述SiN侧墙层10进行回刻至回刻停止在所述SiN侧墙层10靠近伪栅层侧墙4的内侧面11高度不低于伪栅层侧墙4顶面的位置；
S7如图5所示，去除所述伪栅层3后形成第一复合结构；
S8如图6所示，在所述复合结构上表面形成高K介质层8和金属栅层9；
S9如图7所示，对所述金属栅层9进行化学机械抛光并停止于不高于所述伪栅层侧墙4顶面高度的位置，并继续后续栅极工艺以形成金属栅极。
所述SiN侧墙层10为接触刻蚀停止层，所述接触刻蚀停止层为一层，所述SiN侧墙层10的湿法刻蚀速率从SiN侧墙层10的内侧面11沿水平方向往外侧面12方向的依次减小。
所述接触刻蚀停止层的湿法刻蚀速率沿伪栅层侧墙4外表面向外层方向依次变小；使其在S6步骤中，越靠近于所述伪栅层侧墙4的SiN侧墙层10的回刻的刻蚀速率更快，靠内的SiN侧墙层10的内侧面11高度略低于外层的SiN侧墙层10的外侧面12高度，刻蚀完后形成一带有倾斜度的内低外高的SiN侧墙层10，以达到在填充金属栅极前扩大栅极位置的开口宽度的目的。
实施例二
本发明的金属栅填充的改善方法，包括以下步骤：
S1如图1所示，提供一半导体衬底1，在所述半导体衬底1图案化上形成一栅氧化层2；
形成所述栅氧化层5的图案化方法为曝光、显影和蚀刻；所述半导体衬底1为硅；
S2在所述栅氧化层2上图案化形成一伪栅层3和一高度低于所述伪栅层3的伪栅层侧墙4；
所述伪栅层侧墙4相对于伪栅层3两侧设置，高度不高于所述伪栅层3；
S3如图2所示，在所述伪栅层3顶面和侧面、所述伪栅层侧墙4外表面和所述半导体衬底1裸露上表面形成一第一SiN层6；所述形成第一SiN层6的方法为沉积；
S4在所述第一SiN层6上形成一湿法刻蚀速率小于第一SiN层6的第二SiN层7；所述形成第二SiN层7的方法为沉积；
S5在所述第二SiN层7上形成一氧化层5；所述形成氧化层5的方法为沉积；
S6如图3所示，化学机械研磨所述氧化层5并停止于所述伪栅层3中不低于所述伪栅层侧墙4顶面的位置；
S7如图4所示，对所述第一SiN层6和第二SiN层7进行回刻至回刻停止在第一SiN层6中不低于伪栅层侧墙4顶面的位置；
S8如图5所示，去除所述伪栅层3后形成第一复合结构；
S9如图6所示，在所述复合结构上表面形成高K介质层8和金属栅层9；
S10如图7所示，对所述金属栅层9进行化学机械抛光并停止于不高于所述伪栅层侧墙4顶面高度的位置，并继续后续栅极工艺以形成金属栅极。
所述第一SiN层6和所述第二SiN层7为接触刻蚀停止层(CESL)。
进一步的，在一种较佳的实施例中，所述接触刻蚀停止层设置为多层时，多层所述接触刻蚀停止层的湿法刻蚀速率沿伪栅层侧墙4外表面向外叠层方向依次变小。所述多层SiN层越靠近于所述伪栅层侧墙4的SiN层的湿法刻蚀速率WER越快，使其在S7步骤中，越靠近于所述伪栅层侧墙4的SiN层的刻蚀速率更快，使得内层的SiN层的高度略低于外层的SiN层的高度，以达到在填充金属栅极前扩大栅极位置的开口宽度的目的。
进一步的，在一种较佳的实施例中，所述第一SiN层6和第二SiN层7为拉应力SiN层。
更进一步的，在一种较佳的实施例中，所述第一SiN层6的拉应力大于第二SiN层7的拉应力，并大于1GMPa。
第一SiN层6的拉应力与第二SiN层7的拉应力不同，对SiN层进行刻蚀，由于第一SiN层6的WER大于第二SiN层7的WER，所以第一SiN层6回刻的厚度更多，形成台阶结构。
在一种较佳的实施例中，用低频功率(LF Power，low frequency power)或掺杂的方法改变接触刻蚀停止层的材质中的硅氮比，从而改变所述接触刻蚀停止层的湿法刻蚀速率。Si：N的比值越高，湿法刻蚀速率越低，改变硅氮比可以用低频功率(LF power，lowfrequency power)沉积或者是改变掺杂比例。
进一步的，在一种较佳的实施例中，所述回刻的方法为湿法回刻。
更进一步的，在一种较佳的实施例中，在步骤S7中，所述第一SiN层6回刻停止于高于伪栅层侧墙4的高度。
为方便和简单起见，氮化硅的化学式在本文中一般以SiN形式提及。然而，熟练技工将理解，氮化硅的实际化学式—呈现膜中Si:N比值并且排除氢或其它杂质—可以用SiNx表示，其中x在约0.5到约2.0间变化，只要形成一些Si-N键即可。在一些情况下，x可以在约0.9到约1.7、约1.0到约1.5或约1.2到约1.4间变化。在一些实施方式中，所形成氮化硅中的Si具有+IV的氧化态，并且材料中氮化物的量可能变化。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (8)
1.一种金属栅填充的改善方法，其特征在于，包括以下步骤：
S1提供一半导体衬底，在所述半导体衬底上图案化形成一栅氧化层；
S2在所述栅氧化层上图案化形成一伪栅层和一高度低于所述伪栅层的伪栅层侧墙；
S3在所述伪栅层顶面和侧面、所述伪栅层侧墙外表面和所述半导体衬底裸露上表面形成一SiN侧墙层；所述SiN侧墙层的内侧面湿法刻蚀速率大于外侧面湿法刻蚀速率；
S4在所述SiN侧墙层上形成一氧化层；
S5化学机械研磨所述氧化层并停止于所述伪栅层中不低于所述伪栅层侧墙顶面的位置；
S6对所述SiN侧墙层进行回刻至回刻停止在所述SiN侧墙层靠近伪栅层侧墙的内侧面高度不低于伪栅层侧墙顶面的位置；
S7去除所述伪栅层后形成第一复合结构；
S8在所述复合结构上表面形成高K介质层和金属栅层；
S9对所述金属栅层进行化学机械抛光并停止于不高于所述伪栅层侧墙顶面高度的位置，并继续后续栅极工艺以形成金属栅极；
所述SiN侧墙层为接触刻蚀停止层，所述SiN侧墙层至少为一层；
所述SiN侧墙层的湿法刻蚀速率沿伪栅层侧墙外表面水平向所述SiN侧墙层的外侧面方向依次变小。
2.根据权利要求1所述的金属栅填充的改善方法，其特征在于：所述SiN侧墙层设置有第一SiN层和位于第一SiN层外侧的第二SiN层，所述第一SiN层的湿法刻蚀速率大于所述第二SiN层。
3.根据权利要求1所述的金属栅填充的改善方法，其特征在于：所述接触刻蚀停止层为一层，所述接触刻蚀停止层的湿法刻蚀速率沿伪栅层侧墙外表面水平向外侧面方向依次变小。
4.根据权利要求2所述的金属栅填充的改善方法，其特征在于：所述第一SiN层和第二SiN层为拉应力SiN层。
5.根据权利要求4所述的金属栅填充的改善方法，其特征在于：所述第一SiN层的拉应力大于第二SiN层的拉应力，并大于1GMPa。
6.根据权利要求1所述的金属栅填充的改善方法，其特征在于：用低频功率或掺杂的方法改变接触刻蚀停止层的材质中的硅氮比，从而改变所述接触刻蚀停止层的湿法刻蚀速率。
7.根据权利要求1所述的金属栅填充的改善方法，其特征在于：所述回刻的方法为湿法回刻。
8.根据权利要求2所述的金属栅填充的改善方法，其特征在于：在步骤S6中，对所述SiN侧墙层进行回刻时，对所述SiN侧墙层的所述第一SiN层回刻停止于高于伪栅层侧墙的高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711175001.XA CN107958927B (zh) | 2017-11-22 | 2017-11-22 | 一种金属栅填充的改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711175001.XA CN107958927B (zh) | 2017-11-22 | 2017-11-22 | 一种金属栅填充的改善方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107958927A CN107958927A (zh) | 2018-04-24 |
| CN107958927B true CN107958927B (zh) | 2020-01-21 |
Family
ID=61963906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711175001.XA Active CN107958927B (zh) | 2017-11-22 | 2017-11-22 | 一种金属栅填充的改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107958927B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477590B (zh) * | 2020-04-26 | 2023-08-11 | 上海华力集成电路制造有限公司 | 栅极制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569383A (zh) * | 2010-12-14 | 2012-07-11 | 中国科学院微电子研究所 | 一种mos管及其制造方法 |
| CN102683190A (zh) * | 2011-03-07 | 2012-09-19 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN104821332A (zh) * | 2014-02-03 | 2015-08-05 | 台湾积体电路制造股份有限公司 | 半导体器件结构和制造方法 |
-
2017
- 2017-11-22 CN CN201711175001.XA patent/CN107958927B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569383A (zh) * | 2010-12-14 | 2012-07-11 | 中国科学院微电子研究所 | 一种mos管及其制造方法 |
| CN102683190A (zh) * | 2011-03-07 | 2012-09-19 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN104821332A (zh) * | 2014-02-03 | 2015-08-05 | 台湾积体电路制造股份有限公司 | 半导体器件结构和制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107958927A (zh) | 2018-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5603688B2 (ja) | 不揮発性メモリセルのフローティングゲート形成方法 | |
| CN109216359B (zh) | 存储器装置及其制造方法 | |
| US20180315857A1 (en) | Device and method to improve fin top corner rounding for finfet | |
| CN112420716B (zh) | 一种半导体器件及其制备方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| TW202011487A (zh) | 半導體裝置的形成方法 | |
| CN106960875B (zh) | 半导体装置及其制造方法 | |
| CN101567320A (zh) | 功率mos晶体管的制造方法 | |
| US20190013204A1 (en) | Method of fabricating buried word line and gate on finfet | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| CN107958927B (zh) | 一种金属栅填充的改善方法 | |
| CN108305850B (zh) | 半导体结构及其形成方法 | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN102881639A (zh) | 一种改善双大马士革工艺中kink缺陷的方法 | |
| CN111564413A (zh) | 鳍结构制作方法 | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| CN104752334A (zh) | 接触插塞的形成方法 | |
| CN109148273B (zh) | 半导体结构的制作方法 | |
| CN108109917B (zh) | 场效应晶体管的隔离结构及其制作方法 | |
| CN106952911A (zh) | 鳍式半导体器件的形成方法 | |
| CN107170685B (zh) | 鳍式晶体管的形成方法 | |
| TWI478293B (zh) | 非揮發性記憶元件的製造方法 | |
| US9059094B2 (en) | Semiconductor gate structure and method of fabricating thereof | |
| CN110534479B (zh) | 改善第零层内介电层的填充能力的栅极及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |