KR102071528B1 - 일체형의 지지대를 구비한 반도체 소자 - Google Patents

일체형의 지지대를 구비한 반도체 소자 Download PDF

Info

Publication number
KR102071528B1
KR102071528B1 KR1020130095598A KR20130095598A KR102071528B1 KR 102071528 B1 KR102071528 B1 KR 102071528B1 KR 1020130095598 A KR1020130095598 A KR 1020130095598A KR 20130095598 A KR20130095598 A KR 20130095598A KR 102071528 B1 KR102071528 B1 KR 102071528B1
Authority
KR
South Korea
Prior art keywords
open
support
lower electrode
cylindrical structures
cylindrical
Prior art date
Application number
KR1020130095598A
Other languages
English (en)
Other versions
KR20150019138A (ko
Inventor
박상오
김창환
남궁환
장준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130095598A priority Critical patent/KR102071528B1/ko
Priority to US14/336,334 priority patent/US9087729B2/en
Publication of KR20150019138A publication Critical patent/KR20150019138A/ko
Application granted granted Critical
Publication of KR102071528B1 publication Critical patent/KR102071528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

본 발명의 기술적 사상은 실린더형 구조물, 예컨대 실린더형 하부 전극들의 쓰러짐을 방지하면서도 후속 공정의 원활한 진행을 위해 오픈 비율이 높은 지지대를 구비한 반도체 소자 및 그 제조방법을 제공한다. 그 반도체 소자는 벌집(honeycomb) 구조를 갖는 복수 개의 실린더형 구조물들; 및 각각 4개의 상기 실린더형 구조물들을 오픈시키는 복수 개의 오픈 영역을 구비한 일체형의 지지대;를 포함하고, 상기 오픈 영역이 평행사변형 또는 타원형의 구조를 가지되, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 짧게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분의 거리는 상기 꼭짓점과 중심점 사이의 거리에 대응한다.

Description

일체형의 지지대를 구비한 반도체 소자{Semiconductor device comprising one-body type support}
본 발명의 기술적 사상은 반도체 소자에 관한 것으로, 특히 종횡비가 큰 실린더형 구조물들의 쓰러짐을 방지하는 지지대를 구비한 반도체 소자에 관한 것이다.
최근 미세화된 반도체 공정 기술의 급속한 발전으로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 예컨대, 디램(DRAM)과 같은 반도체 소자는 집적도가 높아지면서 소자가 차지하는 면적은 줄어드는 반면에, 필요한 정전용량은 유지되거나 또는 증가하는 것이 요구되고 있다. 요구되는 정전 용량 증가에 따라 실린더형 하부 전극들의 종횡비가 매우 커지고 있다. 그에 따라, 실린더형 하부 전극들이 유전체 증착 전에 쓰러지거나 부러지는 문제가 빈번하게 발생하고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 실린더형 구조물, 예컨대 실린더형 하부 전극들의 쓰러짐을 방지하면서도 후속 공정의 원활한 진행을 위해 오픈 비율이 높은 지지대를 구비한 반도체 소자 및 그 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 방향 및 상기 제1 방향을 수직하는 제2 방향을 따라 배열되되, 육각형의 꼭짓점들과 중심점에 배치되어 벌집(honeycomb) 구조를 갖는 복수 개의 실린더형 구조물들; 및 상기 실린더형 구조물들을 서로 연결하여 지지하고, 상기 제1 방향 또는 제2 방향을 따라 반복적으로 형성되고 각각 4개의 상기 실린더형 구조물들을 오픈시키는 복수 개의 오픈 영역을 구비한 일체형의 지지대;를 포함하고, 상기 벌집 구조는, 상기 육각형의 꼭짓점들과 중심점이 제1 육각형 구조를 구성하고, 상기 제1 육각형 구조의 6개의 꼭짓점들이 각각 다른 6개의 육각형 구조의 중심점이 되며, 상기 제1 육각형 구조의 중심점이 상기 다른 6개의 육각형 구조의 육각형의 꼭짓점들 중 하나로서 서로 공유되는 구조를 가지며, 상기 오픈 영역은 평행사변형 또는 타원형의 구조를 가지되, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 짧게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분의 거리는 상기 꼭짓점과 중심점 사이의 거리에 대응하는 것을 특징으로 하는 반도체 소자를 제공한다.
본 발명의 일 실시예에 있어서, 상기 복수 개의 오픈 영역이 모든 실린더형 구조물들을 오픈시키는 구조로 배열될 수 있다. 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 상기 제1 방향에 대하여 예각이 되도록 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 상기 제2 방향에 대하여 평행하도록 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역은 상기 제1 방향을 따라서 다수의 행들을 이루거나 또는 상기 제2 방향을 따라서 다수의 열들을 이루며, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 모두 동일 방향을 향하도록 상기 오픈 영역이 배열되거나, 또는 인접하는 행들 사이 또는 인접하는 열들 사이에서 상기 선분이 서로 교차하는 방향으로 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역은 상기 제1 방향을 따라서 다수의 행들 및 상기 제2 방향을 따라서 다수의 열들을 이루며, 상기 다수의 행들 중 어느 하나인 제1 행에 배열된 오픈 영역들은 상기 제1 행에 인접하는 제2 행에 배열된 오픈 영역들과 상기 제1 방향으로 동일 위치에 배치되거나, 또는 상기 제1 방향으로 엇갈린 위치에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 인접하는 4개의 상기 오픈 영역이 평행사변형의 단위 구조를 이루고, 상기 단위 구조 내의 상기 실린더형 구조물 중 2개는 상기 오픈 영역에 의해 오픈 되지 않도록 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 상기 제1 방향에 대하여 예각이 되도록 배열되거나, 또는 상기 제2 방향에 대하여 평행하도록 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 인접하는 4개의 상기 오픈 영역이 평행사변형의 단위 구조를 이루고, 상기 단위 구조 내의 상기 실린더형 구조물 중 1개는 상기 오픈 영역에 의해 오픈 되지 않도록 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 상기 제1 방향에 대하여 예각이 되도록 상기 오픈 영역이 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역은 4개의 실린더형 구조물들의 중심점들을 연결하는 다이아몬드 구조를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역은 4개의 상기 실린더형 구조물 각각의 일부분을 오픈시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 짧게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분의 거리가 3.0F인 경우, 인접하는 상기 오픈 영역들의 중심끼리의 거리는 상기 제1 방향으로 6.0F이고, 상기 제2 방향으로 5.2F일 수 있다.
본 발명의 일 실시예에 있어서, 상기 실린더형 구조물 하부에는 필라형 전극이 배치될 수 있다.
또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 육각형의 꼭짓점들과 중심점에 배치되되, 상기 육각형의 꼭짓점들과 중심점이 제1 육각형 구조를 구성하고, 상기 제1 육각형 구조의 6개의 꼭짓점들이 각각 다른 6개의 육각형 구조의 중심점이 되며, 상기 제1 육각형 구조의 중심점이 상기 다른 6개의 육각형 구조의 육각형의 꼭짓점들 중 하나로서 서로 공유되는 벌집 구조를 갖는 복수 개의 실린더형 구조물들; 및 상기 실린더형 구조물들을 서로 연결하여 지지하고, 평행사변형 또는 타원형의 구조로 각각 4개의 상기 실린더형 구조물들을 오픈시키는 복수 개의 오픈 영역을 구비한 일체형의 지지대;를 포함하고, 단위 면적 내에 포함된 상기 실린더형 구조물의 개수에 대한 상기 단위 면적 내에 포함된 상기 오픈 영역이 오픈시키는 상기 실린더형 구조물의 개수로 정의되는 상기 지지대의 오픈 비율이 65% 이상인 것을 특징으로 하는 반도체 소자를 제공한다.
본 발명의 기술적 사상에 의한 반도체 소자는 실린더형의 하부 전극을 지지하기 위하여, 각각 4개씩의 하부 전극을 오픈시키는 다수의 오픈 영역을 구비한 일체형의 지지대를 채용함으로써, 지지대의 오픈 비율을 높일 수 있고, 그에 따라, 원활하고 균일한 후속 공정을 통해 고성능의 반도체 소자를 구현할 수 있도록 한다.
또한, 본 발명의 기술적 사상에 의한 반도체 소자는 상기 일체형의 지지대를 채용함으로써, 하부 전극의 상부 끝단이 손실(loss)되는 토끼귀 현상이 최소화될 수 있다. 그에 따라, 커패시터의 성능이 균일화되어, 반도체 소자의 성능 향상에 기여할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 지지대 구조에 대한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물들의 벌집(honeycomb) 구조의 배치를 설명하기 위한 개념도이다.
도 3은 도 1의 지지대 구조 내의 오픈 영역의 구조와 오픈 영역들 간의 위치 관계를 설명하기 위한 개념도이다.
도 4a 내지 4c는 본 발명의 일 실시예에 따른 도 1의 지지대 구조 내의 오픈 영역의 다양한 구조를 보여주는 개념도들이다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 지지대 구조에 대한 평면도들이다.
도 12a 및 12b는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물에 대한 사시도 및 단면도이다.
도 13a 및 13b는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물에 대한 사시도 및 단면도이다.
도 14는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물에 지지대가 형성된 구조를 보여주는 사시도이다.
도 15a 내지 도 15f는 도 12a의 실린더형 구조물에 지지대가 형성된 반도체 소자의 제조 과정을 보여주는 단면도들이다.
도 16a 내지 도 16f는 도 13a의 실린더형 구조물에 지지대가 형성된 반도체 소자의 제조 과정을 보여주는 단면도들이다.
도 17은 본 발명의 기술적 사상에 의한 반도체 메모리 소자를 포함하는 메모리 모듈의 평면도이다.
도 18은 본 발명의 기술적 사상에 의한 반도체 메모리 소자를 포함하는 메모리 카드의 개략도이다.
도 19는 본 발명의 기술적 사상에 의한 반도체 메모리 소자를 포함하는 시스템의 개략도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 통상의 기술자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 지지대 구조에 대한 평면도이다.
도 1을 참조하면, 반도체 소자(100)는 전하저장소자, 예컨대 커패시터를 포함할 수 있다. 커패시터는 정전 용량 증가를 위해 스토리지 전극, 즉 하부 전극(120)을 실린더형 구조로 형성할 수 있다. 본 실시예의 반도체 소자(100)에서, 하부 전극(120)은 도 12a에 도시된 바와 같이 실린더형 하부 전극(도 12a의 120)만을 포함하거나, 또는 실린더형 하부 전극의 하부에 배치된 필라형 하부 전극(도 13a의 120A)을 함께 포함할 수 있다.
하부 전극(120)은 제1 방향(x 방향) 및 제2 방향(y 방향)을 따라 배열되어 다수의 행과 열을 이룰 수 있다. 한편, 하부 전극들(120) 간의 공간을 확보하기 위하여, 어느 하나의 행을 구성하는 하부 전극들(120)은 인접하는 다른 행을 구성하는 하부 전극들(120)과 엇갈려 배열될 수 있다. 즉, 어느 하나의 행의 하부 전극(120)과 인접하는 다른 행의 하부 전극(120)의 x 좌표값은 서로 다를 수 있다. 이와 같이, 하부 전극들(120)이 서로 엇갈려 배열됨으로써, 하부 전극들(120) 사이에 비교적 넓은 공간이 확보되어, 유전체 증착 공정 등과 같은 후속 공정에서 유전체 물질(미도시)을 균일하게 증착하는 데에 기여할 수 있다.
또한, 하부 전극(120)은 6각형의 각 꼭짓점과 중심점으로 배치되는 벌집(honeycomb) 구조를 이룰 수 있다. 하부 전극(120)의 벌집 구조에 대해서는 도 2에서 좀더 상세히 기술한다.
전술한 바와 같이 실린더형 하부 전극(120)의 종횡비는 매우 클 수 있다. 예컨대, 실린더형 하부 전극(120)의 종횡비는 10 내지 30일 수 있다. 또한, 하부 전극(120)의 폭은 약 20 ~ 100㎚ 정도 일 수 있고, 하부 전극(120)의 높이는 약 500 내지 4000㎚일 수 있다. 물론, 본 실시예의 실린더형 하부 전극(120)의 구조가 상기 수치들에 한정되는 것은 아니다.
이와 같이, 실린더형 하부 전극(120)의 종횡비가 커짐에 따라, 하부 전극이 쓰러지거나 부러짐이 발생할 수 있다. 그에 따라, 본 실시예의 반도체 소자(100)는 하부 전극(120)의 쓰러짐을 방지하기 위하여 지지대(130)가 형성될 수 있다.
지지대(130)는 도시된 바와 같이 다수의 오픈 영역(Op)을 포함하는 일체형(one-body type)으로 형성될 수 있다. 즉, 지지대(130) 전체가 서로 연결된 구조를 가질 수 있다. 오픈 영역(Op)은 소정 규칙을 가지고 형성되며, 각각 4개의 하부 전극(120)을 오픈시킬 수 있다. 여기서, 지지대(130)의 오픈 영역(Op)이 4개의 하부 전극(120)을 오픈시킨다는 것은 유전체(미도시) 증착 전의 지지대(130)의 구조를 언급하는 것으로, 도 15f나 도 16f에 도시된 바와 같이 유전체막(150) 및 상부 전극(160)이 형성된 이후에는 하부 전극(120)이 유전체막(150) 및 상부 전극(160)에 의해 덮이게 되므로 오픈 영역(Op)을 통해 하부 전극(120)이 오픈 되지 않을 수 있다.
지지대(130)는 하부 전극(120)의 상부 끝단 측면 부분에 형성되어(도 14 참조), 하부 전극들(120) 간을 지지하는 구조로 형성될 수 있다. 그에 따라, 도시된 바와 같이 지지대(130)는 하부 전극(120)의 상면을 노출시킬 수 있다.
한편, 오픈 영역(Op)은 4개의 하부 전극(120) 각각의 일부, 예컨대 측면 일부를 오픈시키는 구조를 가질 수 있다. 예컨대, 오픈 영역(Op)은 하부 전극(120)의 측면의 약 1/4 정도를 오픈 하는 구조를 가질 수 있다. 물론, 오픈 영역의 구조에 따라, 오픈 영역(Op)을 통해 오픈 되는 하부 전극(120)의 측면이 오픈 되는 정도가 달라질 수 있다.
여기서, 하부 전극(120) 측면의 오픈 정도는 하부 전극(120)의 수평 단면, 즉 원형 고리의 전체 길이를 기준으로 지지대(130)에 의해 연결되지 않은 부분의 길이로 정의될 수 있다. 예컨대, 하부 전극(120)의 수평 단면이 모두 지지대에 연결되어 있는 경우, 하부 전극(120)은 오픈 되지 않은 것으로 볼 수 있다. 또한, 하부 전극(120)의 수평 단면의 반, 즉 반원에 해당하는 부분이 지지대(130)에 연결되어 있는 경우, 오픈 영역(Op)에 의해 하부 전극(120)의 측면이 1/2이 오픈 된 것으로 볼 수 있다.
오픈 영역(Op)의 다양한 구조에 대해서는 도 3 내지 도 4c 부분에서 좀더 상세히 기술한다. 한편, 오픈 영역(Op)은 다양한 배치구조를 가질 수 있다. 그에 따라 지지대(130)는 다양한 오픈 비율을 가질 수 있다.
여기서, 지지대(130)의 오픈 비율은 단위 면적 내에 포함된 하부 전극의 개수에 대한 단위 면적 내에 포함된 오픈 영역(Op)에 의해 오픈 되는 하부 전극의 개수로 정의될 수 있다. 예컨대, 도 1의 지지대(130)의 구조의 경우, 인접하는 4개의 오픈 영역(Op)의 중심 부분을 연결하여 형성된 평행사변형을 제1 단위 면적(U1)이라고 할 때, 제1 단위 면적(U1) 내에는 4개의 하부 전극(120)이 포함되며, 4개의 하부 전극(120)은 오픈 영역(Op)에 의해 모두 오픈 되고 있다. 따라서, 도 1의 지지대(130)의 구조는 100%의 오픈 비율을 갖는다고 할 수 있다.
참고로, 오픈 비율이 높을수록 유전체 증착 공정 등과 같은 후속 공정을 좀더 원활하고 균일하게 진행할 수 있다. 반대로, 오픈 비율이 낮을수록 후속 공정에 시간이 많이 걸리고, 또한 불균일하게 진행될 수 있다. 즉, 오픈 되지 않은 하부 전극(120)이 많을수록, 하부 전극(120)에 대한 유전체 등의 증착이 불완전 및 불균일하게 이루어질 수 있다. 그에 따라, 반도체 소자(100)의 성능이 저하되거나 동작하지 않을 수 있다.
오픈 영역(Op)의 다양한 배치 구조, 그에 따른 단위 면적 및 오픈 비율에 대해서는 도 5 내지 도 11 부분에서 좀더 상세히 기술한다.
본 실시예에 따른 반도체 소자(100)는 실린더형의 하부 전극(120)을 지지하기 위하여, 각각 4개씩의 하부 전극(120)을 오픈시키는 다수의 오픈 영역(Op)을 구비한 일체형의 지지대(130)를 포함함으로써, 비교적 높은 지지대의 오픈 비율을 구현할 수 있다. 그에 따라, 후속 공정을 원활하게 진행시켜 고성능의 반도체 소자를 구현할 수 있다. 더 나아가, 하부 전극(120)의 상부 끝단이 손실(loss)되는 토끼귀 현상이 최소화됨으로써, 커패시터의 성능이 향상될 수 있고, 그에 따라, 반도체 소자의 성능이 향상될 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물들의 벌집(honeycomb) 구조의 배치를 설명하기 위한 개념도이다.
도 2를 참조하면, 본 실시예의 반도체 소자의 실린더형 구조물들, 즉 실린더형 하부 전극(도 1의 120)은 벌집 구조로 배치될 수 있다. 벌집 구조는 6각형의 꼭짓점(H1, H2, H3, H4, H5, H6)과 중심점(Hc)으로 하부 전극들(120)이 배치되는 구조를 가질 수 있다. 하부 전극(120)은 또한 도시된 바와 같이 제1 방향(x 방향) 및 제2 방향(y 방향)으로 벌집 구조가 겹쳐서 연속되는 구조로 배치될 수 있다.
구체적으로, 중심 육각형(Hec, 실선으로 표시됨)의 6개의 꼭짓점(H1, H2, H3, H4, H5, H6) 각각은 인접하여 배치된 6개의 육각형의 각각의 중심점이 되고, 중심 육각형(Hec)의 중심점(Hc)은 6개의 육각형에 의해 서로 공유되는 구조로 하부 전극(120)이 배치될 수 있다. 예컨대, 제2 꼭짓점(H2)이 제2 육각형(He2, 일점 쇄선으로 표시됨)의 중심점이 되고, 제5 꼭짓점(H5)은 제5 육각형(He5, 점선으로 표시됨)의 중심점이 되며, 중심 육각형(Hec)의 중심점(Hc)은 제2 육각형(He2)과 제5 육각형(H25)이 6개의 꼭짓점들 중 하나로서 공유할 수 있다.
실린더형 하부 전극(도 1의 120)의 벌집 구조에서 육각형은 정육각형일 수 있다. 또한, 중심점(Hc)을 공유하는 6개의 삼각형은 모두 정삼각형일 수 있다. 그에 따라, 하나의 육각형 내에서 인접하는 꼭지점들 사이 또는 꼭지점과 중심점 사이는 모두 동일한 간격이 유지될 수 있다.
이와 같이 실린더형 하부 전극(120)이 벌집 구조로 배치됨으로써, 하부 전극들(20)이 서로 일정한 간격이 유지되고, 그에 따라 후속 공정에서 유전체 및 상부 전극 물질이 균일하게 증착되어 균일한 성능의 커패시터를 구비한 반도체 소자를 구현할 수 있도록 한다.
한편, 도 2에서, 하부 전극(120)을 도 1과 같이 2개의 동심원으로 표시하지 않고 하나의 원으로 표시하고 있는데, 이는 단순히 설명의 편의를 위한 것이다. 실제로, 하부 전극(120)은 도 12a 내지 도 16f에도 볼 수 있듯이 소정 두께를 가질 수 있다. 덧붙여, 도 3 내지 도 11에서도 설명의 편의를 위해 하부 전극(120)을 단순히 하나의 원으로 표시하고 있음을 밝혀둔다.
도 3은 도 1의 지지대 구조 내의 오픈 영역의 구조와 오픈 영역들 간의 위치 관계를 설명하기 위한 개념도이다.
도 3을 참조하면, 전술한 바와 같이 본 실시예의 반도체 소자(100)에서, 실린더형 하부 전극(120)은 벌집 구조로 배치되고, 이러한 벌집 구조의 하부 전극(120)의 쓰러짐을 방지하기 위해 일체형의 지지대(130)가 하부 전극들(120) 사이에 배치될 수 있다. 또한 일체형의 지지대(130)는 각각 4개의 실린더형 하부 전극(120)을 오픈시키는 다수의 오픈 영역(Op)을 포함할 수 있다.
오픈 영역(Op)은 4개의 하부 전극들(120)의 중심점을 잇는 평행사변형, 좀더 구체적으로 다이아몬드 구조를 가질 수 있다. 그러나 오픈 영역(Op)의 구조가 다이아몬드 구조에 한정되는 것은 아니다. 그에 대해서는 도 4a 내지 4c 부분에서 좀더 상세히 기술한다.
한편, 도 3에서 하부 전극(Op) 내부에 점선이 표시되어 있는데, 이는 오픈 영역(Op)의 다이아몬드 구조를 설명하기 위한 것으로, 실제로 하부 전극(120)의 내부에 지지대(130)와 오픈 영역이 존재하는 것은 아니다. 즉, 도 14, 도 15f, 도 16f 등에서 알 수 있듯이 지지대(130)는 하부 전극(120)의 외측벽에만 존재할 수 있다.
오픈 영역(Op)의 단축의 길이(Ds)는 3.0F일 수 있고, 장축의 길이(Dl)는 5.2F일 수 있다. 여기서, F는 최소 리소그라피 피쳐 사이즈 (minimum lithographic feature size)를 의미할 수 있다. 한편, 제2 방향(y 방향)으로 하부 전극들(120) 간의 거리(D1)는 약 2.6F일 수 있다. 여기서, 단축 및 장축은 타원형의 단축과 장축을 의미할 수 있고, 또한, 평행사변형의 짧은 대각선과 긴 대각선을 의미할 수도 있다.
본 실시예의 하부 전극은 정육각형의 벌집 구조를 가지기 때문에, 오픈 영역(Op)의 장축의 길이(Dl)가 하부 전극들(120) 간의 거리(D1)의 두 배가 됨은 자명하다. 또한, 오픈 영역(Op)을 단축을 통해 이등분하면 정삼각형 2개가 되고, 이러한 정삼각형의 내각(θ1)은 60°일 수 있다. 그에 따라, 오픈 영역(Op)의 장축과 제1 방향의 축(x 축)이 이루는 각(θ2)은 30°일 수 있다.
한편, 오픈 영역들(Op)은 소정 규칙을 가지고 배치됨은 전술한 바와 같다. 예컨대, 도 1과 같은 구조로 오픈 영역들(Op)이 배치되는 경우에, 오픈 영역들(Op) 간의 제1 방향의 거리(Wx)는 6.0F일 수 있다. 또한, 오픈 영역들(Op) 간의 제2 방향의 거리(Wy)는 5.2F일 수 있다.
구체적으로, 제1 방향의 거리(Wx) 및 제2 방향의 거리(Wy)를 오픈 영역들(Op)의 중심점들 사이의 거리로 계산할 때, 일단 2 방향의 거리(Wy)는 제2 방향(y 방향)으로 하부 전극들(120) 간의 거리(D1)의 2배이므로 5.2F가 될 수 있다. 또한, 제1 방향으로 하부 전극들(120) 간의 거리는 정삼각형의 한 변에 해당하므로 3.0F이고, 제1 방향의 거리(Wx)는 제1 방향으로 하부 전극들(120) 간의 거리의 2배이므로 6.0F가 될 수 있다.
본 실시예의 반도체 소자(100)는 다이아몬드 구조의 다수의 오픈 영역(Op)을 구비한 지지대(130)를 이용하여 실린더형 하부 전극(120)을 지지할 수 있다. 또한, 지지대(130)의 오픈 영역(Op)은 제1 방향 및 제2 방향으로 주기적으로 배치되어, 도 1에서 도시된 바와 같이 모든 실린더형 하부 전극(120)을 오픈시킬 수 있다. 예컨대, 지지대(130)의 오픈 비율은 100%일 수 있다.
도 4a 내지 4c는 본 발명의 일 실시예에 따른 도 1의 지지대 구조 내의 오픈 영역의 다양한 구조를 보여주는 개념도들이다.
도 4a를 참조하면, 본 발명의 일 실시예의 반도체 소자에서, 지지대(도 1의 130)의 오픈 영역(Op1)은 평행사변형 구조를 가질 수 있다. 예컨대, 4개의 하부 전극들(120) 각각은 평행사변형을 이루는 각각의 변들에 배치되며, 마주보는 두 하부 전극(120)을 오픈시키는 오픈 영역(Op1)의 두 변은 서로 평행할 수 있다. 또한, 오픈 영역(Op1)을 통한 하부 전극(120) 측면의 오픈 정도는 각각 1/2일 수 있다.
한편, 평행사변형의 긴 변에 대응하는 부분의 하부 전극(120)은 변의 중심 부분에 위치할 수 있지만, 짧은 변에 대응하는 부분의 하부 전극(120)은 치우쳐 배치될 수 있다. 또한, 평행사변형의 짧은 변은 짧게 대향하는 2개의 하부 전극(120)을 잇는 선분에 평행하지만, 평행사변형의 긴 변은 길게 대향하는 2개의 하부 전극(120)을 잇는 선분에 평행하지 않을 수 있다. 그에 따라, 평행사변형의 긴 변과 2개의 하부 전극(120)을 잇는 선분은 소정의 각도(δ)를 가질 수 있다.
도 1의 구조의 지지대 구조에서 오픈 영역(Op)은 하부 전극들(120)이 꼭짓점을 구성하는 평행사변형의 구조를 가졌으나, 본 실시예에서의 지지대에서는 하부 전극들(120)이 변들에 위치하고, 꼭짓점들은 하부 전극들로부터 이격된 부분에 위치할 수 있다. 한편, 본 실시예의 평행사변형 구조의 오픈 영역(Op1)에서, 짧은 변의 길이는 도 1의 다이아몬드 구조의 오픈 영역(Op)의 짧은 대각선, 즉 단축에 대응할 수 있다. 그에 따라, 평행사변형 구조의 오픈 영역(Op1)의 짧은 변의 길이는 3.0F일 수 있다.
한편, 평행사변형 구조의 오픈 영역(Op1)에서, 긴 변의 길이는 도 1의 다이아몬드 구조의 오픈 영역(Op)의 긴 대각선, 즉 장축보다 조금 길 수 있다. 평행사변형의 긴 변과 2개의 하부 전극(120)을 잇는 선분의 각도(δ)가 커질수록 도 1의 다이아몬드 구조의 오픈 영역(Op)의 장축의 길이의 차이는 커질 수 있다. 그러나, 벌집 구조의 특성상 각도(δ)는 작을 수 있다. 예컨대, 각도(δ)가 30°에 접근하는 경우, 긴 변은 도 1의 다이아몬드 구조의 오픈 영역(Op)의 변과 거의 일치하게 되고, 그에 따라 짧은 변과 만나서 이루어진 꼭짓점의 위치가 오픈 영역(Op)에 인접하는 다른 하부 전극에 다다를 수 있다. 그러한 구조는 본 실시예의 반도체 소자에서, 4개의 하부 전극을 오픈시키는 오픈 영역을 구비한 지지대 구조의 개념을 벗어날 수 있다.
도 4b를 참조하면, 본 발명의 일 실시예의 반도체 소자에서, 지지대(도 1의 130)의 오픈 영역(Op2)은 타원형 구조를 가질 수 있다. 타원형 구조의 오픈 영역(Op2)은 도 1의 다이아몬드 구조와 동일하게 단축은 3.0F이고, 장축은 5.2F일 수 있다. 다이아몬드 구조에서 단축은 짧은 대각선을 의미하고 장축은 긴 대각선을 의미함은 전술한 바와 같다.
도 4c를 참조하면, 본 발명의 일 실시예의 반도체 소자에서, 지지대(도 1의 130)의 오픈 영역(Op3)은 평행사변형 구조 중 직사각형 구조를 가질 수 있다. 예컨대, 길게 대향하는 2개의 하부 전극(120)의 사이의 선분과 평행하도록 평행사변형의 긴 변을 형성으로써, 오픈 영역(Op3)이 직사각형 구조가 되도록 할 수 있다. 이러한 직사각형 구조의 오픈 영역(Op3)에서 4개의 하부 전극들(120) 각각은 직사각형을 이루는 각각의 변들의 중심부분에 배치될 수 있다. 또한, 오픈 영역(Op3)을 통한 하부 전극(120) 측면의 오픈 정도는 평행사변형 구조와 동일하게 각각 1/2일 수 있다.
한편, 본 실시예의 직사각형 구조의 오픈 영역(Op3)에서, 짧은 변의 길이는 도 1의 다이아몬드 구조의 오픈 영역(Op)의 짧은 대각선, 즉 단축에 대응하고, 긴 변의 길이는 도 1의 다이아몬드 구조의 오픈 영역(Op)의 긴 대각선, 즉 장축에 대응할 수 있다. 그에 따라, 직사각형 구조의 오픈 영역(Op3)의 짧은 변의 길이는 3.0F일 수 있고, 긴 변의 길이는 5.2F일 수 있다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 지지대 구조에 대한 평면도들이다. 설명의 편의를 위해 도 1 내지 도 4에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 5를 참조하면, 본 실시예에 따른 반도체 소자(100a)에서 지지대(130a)의 오픈 영역(Op)의 구조는 도 1의 반도체 소자(100)에서 지지대(130)의 오픈 영역(Op)과 동일하게 다이아몬드 구조를 가질 수 있다. 그러나 다이아몬드 구조에 한하지 않고 타원형이나 평행사변형 구조를 가질 수 있음은 물론이다. 이하, 도 6 내지도 11의 지지대(130b, 130c, 130d 130e, 130f, 130g)에서도 다이아몬드 구조의 오픈 영역(Op)이 예시되고 있으나 역시 타원형 또는 평행사변형 구조로 오픈 영역이 형성될 수 있음은 물론이다.
본 실시예의 반도체 소자(100a)에서, 지지대(130a)의 오픈 영역(Op)의 배치 구조는 도 1의 반도체 소자(100)에서 지지대(130)의 오픈 영역(Op)의 배치 구조와 약간 다를 수 있다. 예컨대, 도 1의 반도체 소자(100)에서, 오픈 영역(Op)은 오픈 영역들이 이루는 다수의 행들에서 제1 방향(x 방향)으로 동일한 위치에 배치될 수 있다. 즉, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 동일할 수 있다.
그러나 본 실시예의 반도체 소자(100a)에서, 어느 한 행을 이루는 오픈 영역(Op)은 인접하는 다른 행의 오픈 영역(Op)과 엇갈려 배치될 수 있다. 즉, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 서로 다를 수 있다.
한편, 본 실시예의 반도체 소자(100a)에서의 지지대(130a)는 100%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제2 단위 면적(U2)이라고 할 때, 제2 단위 면적(U2) 내에 4개의 하부 전극(120)이 포함되고, 4개의 하부 전극(120)은 다른 오픈 영역(Op)에 의해 모두 오픈 되므로, 지지대(130a)는 100%의 오픈 비율을 가질 수 있다.
도 6을 참조하면, 본 실시예의 반도체 소자(100b)에서, 지지대(130b)의 오픈 영역(Op)의 배치 구조는 도 1 및 도 5의 반도체 소자(100, 100a)에서 지지대(130, 130a)의 오픈 영역(Op)의 배치 구조와 다를 수 있다. 예컨대, 도 1 및 도 5의 반도체 소자(100, 100a)에서, 오픈 영역(Op)의 장축, 즉 다이아몬드 구조의 긴 대각선의 방향이 모두 동일방향을 향한다. 예컨대, 도 1 또는 도 5의 반도체 소자(100, 100a)에서, 모든 오픈 영역(Op)의 장축은 제1 방향과 30°의 각도를 가질 수 있다. 그러나 본 실시예의 반도체 소자(100b)에서, 오픈 영역(Op)의 장축이 향하는 방향은 동일하지 않을 수 있다.
구체적으로, 두 번째 열에 위치하는 오픈 영역(Op)의 장축들은 (-) 제1 방향((-)x 방향)과 30°의 각도를 갖는 반면, 세 번째 열에 위치하는 오픈 영역(Op)의 장축들은 제1 방향(x 방향)과 30°의 각도를 가질 수 있다. 그에 따라, 두 번째 열에 위치하는 오픈 영역(Op)의 장축들과 세 번째 열에 위치하는 오픈 영역(Op)의 장축들은 서로 교차하는 방향으로 배치된다고 할 수 있다.
한편, 본 실시예의 지지대(130b) 구조에서, 오픈 영역(Op)들은 도 1의 반도체 소자(100)의 지지대(130)와 유사하게 다수의 행들에서 제1 방향(x 방향)으로 동일한 위치에 배치될 수 있다. 즉, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 동일할 수 있다.
본 실시예의 반도체 소자(100b)에서의 지지대(130b)는 100%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제3 단위 면적(U3)이라고 할 때, 제3 단위 면적(U3) 내에 4개의 하부 전극(120)이 포함되고, 4개의 하부 전극(120)은 4개의 오픈 영역(Op)에 의해 오픈 되므로, 지지대(130b)는 100%의 오픈 비율을 갖는다고 볼 수 있다.
한편, 본 실시예의 지지대(130b)의 경우, 제3 단위 면적(U3) 내에 온전한 하부 전극(120) 4개가 포함된 것이 아니라, 온전한 것과 부분적인 것이 함께 포함될 수 있다. 그러나 그 수평 단면적의 합은 온전한 하부 전극 4개의 수평 단면적의 합과 동일할 수 있다. 그에 따라, 제3 단면적 내에 포함된 하부 전극(120)의 개수는 4개라고 할 수 있고, 또한 제3 단면적 내의 모든 하부 전극들은 오픈 영역(Op)에 의해 오픈 되므로 4개가 모두 오픈 된 것으로 간주할 수 있다. 따라서, 지지대(130b)의 오픈 비율은 100%라고 할 수 있다.
도 7을 참조하면, 본 실시예의 반도체 소자(100c)에서, 지지대(130c)의 오픈 영역(Op)의 배치 구조는 도 1, 도 5, 및 도 6의 반도체 소자(100, 100a, 100b)에서 지지대(130, 130a, 130b)의 오픈 영역(Op)의 배치 구조와 다를 수 있다. 예컨대, 도 1, 도 5, 및 도 6의 반도체 소자(100, 100a, 100b)에서, 오픈 영역(Op)의 장축, 즉 다이아몬드 구조의 긴 대각선의 방향은 제1 방향 또는 (-) 제1 방향에 대해서 예각을 갖는다. 그러나 본 실시예의 반도체 소자(100c)에서, 오픈 영역(Op)의 장축은 제1 방향에 대하여 수직일 수 있다. 즉, 지지대(130c)의 오픈 영역(Op)의 장축의 방향은 제2 방향과 동일할 수 있다.
한편, 본 실시예의 지지대(130c) 구조에서, 오픈 영역(Op)들은 도 5의 반도체 소자(100a)의 지지대(130a)와 유사하게 다수의 행들에서 제1 방향(x 방향)으로 다른 위치에 배치될 수 있다. 즉, 어느 한 행을 이루는 오픈 영역(Op)은 인접하는 다른 행의 오픈 영역(Op)과 엇갈려 배치될 수 있다. 그에 따라, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 서로 다를 수 있다.
본 실시예의 반도체 소자(100c)에서의 지지대(130c)는 100%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제4 단위 면적(U4)이라고 할 때, 제4 단위 면적(U4) 내에 4개의 하부 전극(120)이 포함되고, 4개의 하부 전극(120)은 4개의 오픈 영역(Op)에 의해 오픈 되므로, 지지대(130c)는 100%의 오픈 비율을 갖는다고 볼 수 있다.
한편, 본 실시예의 지지대(130c)의 경우도, 도 6의 실시예의 지지대(130b)와 같이 제4 단위 면적(U4) 내에 온전한 하부 전극(120) 4개가 포함된 것이 아니라, 온전한 것과 부분적인 것이 함께 포함될 수 있다. 그러나 제4 단위 면적(U4) 내에 포함된 유효 하부 전극의 개수는 4개이고, 또한, 모두 오픈 영역(Op)에 의해 오픈 되므로 지지대(130c)의 오픈 비율은 100%라고 할 수 있다.
도 8을 참조하면, 본 실시예의 반도체 소자(100d)에서, 지지대(130d)의 오픈 영역(Op)의 배치 구조는 도 1, 도 5 내지 도 7의 반도체 소자(100, 100a, 100b, 100c)에서 지지대(130, 130a, 130b, 130c)의 오픈 영역(Op)의 배치 구조와 다를 수 있다. 특히, 지지대(130d)의 오픈 비율 면에서 전술한 반도체 소자(100, 100a, 100b, 100c)의 지지대(130, 130a, 130b, 130c)의 오픈 비율과 다를 수 있다.
본 실시예의 지지대(130d)의 오픈 영역(Op)의 장축의 방향과 오픈 영역(Op)의 위치 등은 도 7의 지지대(130c)의 오픈 영역(Op)과 유사할 수 있다. 예컨대, 지지대(130d)의 오픈 영역(Op)의 장축의 방향은 제2 방향과 일치할 수 있다. 또한, 어느 한 행을 이루는 오픈 영역(Op)은 인접하는 다른 행의 오픈 영역(Op)과 엇갈려 배치될 수 있다. 그에 따라, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 서로 다를 수 있다.
한편, 본 실시예의 반도체 소자(100d)에서의 지지대(130d)는 67%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제5 단위 면적(U5)이라고 할 때, 제5 단위 면적(U5) 내에 6개의 하부 전극(120)이 포함되고, 6개의 하부 전극(120) 중 4개만이 4개의 오픈 영역(Op)에 의해 오픈 될 수 있다. 따라서, 지지대(130d)의 오픈 비율은 4/6*100 ≒ 67(%)일 수 있다.
구체적으로, 본 실시예의 지지대(130d)의 경우, 온전한 2개의 하부 전극(Hn1, Hn2)이 제5 단위 면적(U5)에 포함되고, 6개의 하부 전극(120)이 부분적으로 제5 단위 면적(U5)에 포함될 수 있다. 또한, 온전한 2개의 하부 전극(Hn1, Hn2)은 오픈 영역(Op)에 의해 전혀 오픈 되지 않는다. 그러나 제5 단위 면적(U5)에 부분적으로 포함된 6개의 하부 전극(120)은 오픈 영역(Op)에 의해 모두 오픈 될 수 있다. 한편, 제5 단위 면적(U5)에 부분적으로 포함된 6개의 하부 전극(120)의 유효 단면적은 온전한 3개의 하부 전극(120)의 단면적에 해당할 수 있다. 따라서, 상기 계산에 따른 오픈 비율이 계산될 수 있다.
도 9를 참조하면, 본 실시예의 반도체 소자(100e)에서, 지지대(130e)의 오픈 영역(Op)의 배치 구조는 도 1, 도 5 내지 도 8의 반도체 소자(100, 100a, 100b, 100c, 100d)에서 지지대(130, 130a, 130b, 130c, 130d)의 오픈 영역(Op)의 배치 구조와 다를 수 있다. 특히, 본 실시예의 반도체 소자(100e)에서 지지대(130e)의 오픈 비율은 도 8의 반도체 소자(100d)의 지지대(1130d)의 오픈 비율과 동일할 수 있다.
본 실시예의 지지대(130e)의 오픈 영역(Op)의 장축의 방향과 오픈 영역(Op)의 위치 등은 도 5의 지지대(130a)의 오픈 영역(Op)과 유사할 수 있다. 예컨대, 지지대(130e)의 오픈 영역(Op)의 장축의 방향은 제1 방향과 30°의 각도를 이룰 수 있다. 또한, 어느 한 행을 이루는 오픈 영역(Op)은 인접하는 다른 행의 오픈 영역(Op)과 엇갈려 배치될 수 있다. 그에 따라, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 서로 다를 수 있다.
한편, 본 실시예의 반도체 소자(100e)에서의 지지대(130e)는 도 8의 반도체 소자(100d)의 지지대(130d)와 같이 67%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제6 단위 면적(U6)이라고 할 때, 제6 단위 면적(U6) 내에 6개의 하부 전극(120)이 포함되고, 6개의 하부 전극(120) 중 4개만이 4개의 오픈 영역(Op)에 의해 오픈 될 수 있다. 따라서, 지지대(100e)의 오픈 비율은 약 67(%)일 수 있다.
도 9의 지지대(130e)의 구조에서의 오픈 비율의 구체적인 계산은 도 8의 지지대(130d)에서 설명한 바와 같다.
도 10을 참조하면, 본 실시예의 반도체 소자(100f)에서, 지지대(130f)의 오픈 영역(Op)의 배치 구조는 도 1, 도 5 내지 도 9의 반도체 소자(100, 100a, 100b, 100c, 100d, 100e)에서 지지대(130, 130a, 130b, 130c, 130d, 130e)의 오픈 영역(Op)의 배치 구조와 다를 수 있다. 또한, 본 실시예의 반도체 소자(100f)에서 지지대(130f)의 오픈 비율이 전술한 지지대(130, 130a, 130b, 130c, 130d, 130e)의 오픈 비율과 다를 수 있다.
본 실시예의 지지대(130f)의 오픈 영역(Op)의 장축의 방향과 오픈 영역(Op) 위치 등은 도 1의 지지대(130)의 오픈 영역(Op)과 유사할 수 있다. 예컨대, 지지대(130f)의 오픈 영역(Op)의 장축의 방향은 제1 방향과 30°의 각도를 이룰 수 있다. 또한, 오픈 영역(Op)들은 도 1의 반도체 소자(100)의 지지대(130)와 유사하게 다수의 행들에서 제1 방향(x 방향)으로 동일한 위치에 배치될 수 있다. 즉, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 동일할 수 있다.
한편, 본 실시예의 반도체 소자(100f)에서의 지지대(130f)는 80%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제7 단위 면적(U7)이라고 할 때, 제7 단위 면적(U7) 내에 5개의 하부 전극(120)이 포함되고, 5개의 하부 전극(120) 중 4개만이 4개의 오픈 영역(Op)에 의해 오픈 될 수 있다. 따라서, 지지대(100e)의 오픈 비율은 약 4/5*100 = 80(%)일 수 있다.
구체적으로, 본 실시예의 지지대(130f)의 경우, 온전한 3개의 하부 전극 (120)이 제7 단위 면적(U7)에 포함되고, 4개의 하부 전극(120)이 부분적으로 제7 단위 면적(U7)에 포함될 수 있다. 또한, 온전한 3개의 하부 전극(120) 중 1개의 하부 전극(Hn1)은 오픈 영역(Op)에 의해 전혀 오픈 되지 않는다. 그러나 온전한 3개의 하부 전극(120) 중 나머지 2개와 제7 단위 면적(U7)에 부분적으로 포함된 4개의 하부 전극(120)은 오픈 영역(Op)에 의해 모두 오픈 될 수 있다. 한편, 제7 단위 면적(U7)에 부분적으로 포함된 4개의 하부 전극(120)의 유효 단면적은 온전한 2개의 하부 전극(120)의 단면적에 해당할 수 있다. 따라서, 상기 계산에 따른 오픈 비율이 계산될 수 있다.
도 11을 참조하면, 본 실시예의 반도체 소자(100g)에서, 지지대(130g)의 오픈 영역(Op)의 배치 구조는 도 1, 도 5 내지 도 10의 반도체 소자(100, 100a, 100b, 100c, 100d, 100e, 100f)에서 지지대(130, 130a, 130b, 130c, 130d, 130e, 130f)의 오픈 영역(Op)의 배치 구조와 다를 수 있다. 또한, 본 실시예의 반도체 소자(100g)에서 지지대(130g)의 오픈 비율이 전술한 지지대(130, 130a, 130b, 130c, 130d, 130e, 130f)의 오픈 비율과 다를 수 있다.
본 실시예의 지지대(130g)의 오픈 영역(Op)의 장축의 방향의 모두 제2 방향을 향할 수 있고, 또한 오픈 영역들(Op)은 다수의 행들에서 제1 방향(x 방향)으로 동일한 위치에 배치될 수 있다. 즉, 인접하는 행들에서 제1 방향으로 오픈 영역(Op)의 중심점은 동일할 수 있다.
한편, 본 실시예의 반도체 소자(100g)에서의 지지대(130g)는 75%의 오픈 비율을 가질 수 있다. 즉, 인접하는 4개의 오픈 영역(Op)의 중심점을 연결한 평행사변형 구조를 제8 단위 면적(U8)이라고 할 때, 제8 단위 면적(U8) 내에 4개의 하부 전극(120)이 포함되고, 4개의 하부 전극(120) 중 3개만이 4개의 오픈 영역(Op)에 의해 오픈 될 수 있다. 따라서, 지지대(100e)의 오픈 비율은 약 3/4*100 = 75(%)일 수 있다.
구체적으로, 본 실시예의 지지대(130g)의 경우, 온전한 1개의 하부 전극 (120)이 제8 단위 면적(U8)에 포함되고, 6개의 하부 전극(120)이 부분적으로 제8 단위 면적(U8)에 포함될 수 있다. 또한, 온전한 1개의 하부 전극(Hn1)은 오픈 영역(Op)에 의해 전혀 오픈 되지 않는다. 그러나 제8 단위 면적(U8)에 부분적으로 포함된 6개의 하부 전극(120)은 오픈 영역(Op)에 의해 모두 오픈 될 수 있다. 한편, 제8 단위 면적(U8)에 부분적으로 포함된 6개의 하부 전극(120)의 유효 단면적은 온전한 3개의 하부 전극(120)의 단면적에 해당할 수 있다. 따라서, 상기 계산에 따른 오픈 비율이 계산될 수 있다.
지금까지 지지대에 배치될 수 있는 다양한 오픈 영역의 배치 구조를 예시하였다. 그러한 본 실시예의 지지대의 오픈 영역의 배치 구조가 그에 한정되는 것은 아니다. 예컨대, 4개의 하부 전극을 오픈시키는 오픈 영역을 구비하며, 소정 오픈 비율 이상, 예컨대, 65% 이상의 오픈 비율을 갖는 일체형의 지지대 구조는 본 발명의 기술적 사상에 속한다고 할 것이다.
도 12a 및 12b는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물에 대한 사시도 및 단면도이다.
도 12a 및 도 12b를 참조하면, 본 실시예에 따른 반도체 소자는 기판(110) 상에 복수의 콘택플러그(111)가 매립된 층간절연막(113)을 포함할 수 있다. 층간절연막(113) 상에는 콘택플러그(111) 각각에 연결되는 실린더 구조의 스토리지 전극, 즉, 하부 전극(120)이 복수 개 형성될 수 있다. 한편, 층간절연막(113) 상에 식각 저지막(115)이 형성될 수 있다. 식각 저지막(115)은 예컨대, 실리콘나이트라이드(SiN)로 형성될 수 있다.
기판(110)은 예컨대, 실리콘 기판, SOI(Silicon On Insulator) 기판, 실리콘 게르마늄 기판, 갈륨-비소 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등으로 이루어질 수 있다. 기판(110)에는 예컨대, 다양한 종류의 능동 소자 또는 수동 소자와 같은 반도체 소자 형성에 필요한 단위 소자들(미도시)이 형성되어 있을 수 있다. 그에 따라, 기판(110)에는 불순물 영역이 형성되어 있을 수 있다. 한편, 기판(110)은 랜딩 콘택(Landing Contact, 미도시)을 포함할 수 있다. 경우에 따라, 랜딩 콘택은 하부 전극(120)과 콘택플러그(111) 사이에 배치될 수도 있다.
콘택플러그(111)는 폴리실리콘막 또는 금속성도전막을 포함하고, 콘택플러그(111) 상부에는 Ti 또는 Ti/TiN 등의 배리어메탈(Barrier metal)이 더 구비될 수 있다.
하부 전극(120)은 금속질화막, 금속막 또는 금속질화막과 금속막이 조합된 물질 중 어느 하나를 포함한다. 예를 들어, TiN, Ru, TaN, WN, Pt 또는 Ir 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 이러한 하부 전극(120)은 도시된 바와 같이 높은 종횡비를 가질 수 있다. 예컨대, 하부 전극(120)의 종횡비는 10 내지 30일 수 있다. 또한, 하부 전극(120)의 폭은 약 20 ~ 100㎚ 정도 일 수 있고, 하부 전극(120)의 높이는 약 500 내지 4000㎚일 수 있다. 물론, 본 실시예의 실린더형 하부 전극(120)의 구조가 상기 수치들에 한정되는 것은 아니다.
한편, 하부 전극(120)은 콘택플러그(111) 상면에 형성된 홈(C1)에 안착되는 구조로 콘택플러그(111) 상에 적층되어 형성될 수 있다. 물론, 콘택플러그(111) 상면에 홈이 형성되지 않을 수 있고, 그러한 홈이 없는 콘택플러그(111) 상에 하부 전극(120) 적층되는 구조로 형성될 수도 있다.
본 실시예의 반도체 소자에서는 상기 실린더형 하부 전극(120)의 쓰러짐을 방지하기 위하여, 도 1, 도 5 내지 도 11에 예시된 바와 같은 오픈 영역을 구비한 일체형 지지대 구조가 하부 전극(120)의 상단 끝단 부분으로 형성될 수 있다.
도 13a 및 13b는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물에 대한 사시도 및 단면도이다. 설명의 편의를 위해 도 12a 및 12b에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 13a 및 도 13b를 참조하면, 기판(110)의 층간절연막(113) 상에 콘택플러그(111) 각각에 연결되는 하부 전극 구조체(120')가 복수 개 형성될 수 있다. 하부 전극 구조체(120')는 필라형 구조의 하부 전극(120A)과 실린더형 구조의 하부 전극(120B)을 포함할 수 있다.
구체적으로, 하부 전극 구조체(120')는 필라형 하부 전극(120A)과 실린더형 하부 전극(120B)이 적층된 2층 구조를 가질 수 있다. 필라형 하부 전극(120A)의 하부측은 식각 저지막(115)에 의해 지지되고, 필라형 하부 전극(120A)의 상부 선폭(Top CD)은 실린더형 하부 전극(120B)의 하부 선폭(Bottom CD)보다 더 클 수 있다. 경우에 따라, 필라형 하부 전극(120A)의 상부 선폭은 실린더형 하부 전극(120B)의 하부 선폭과 동일할 수도 있고, 또는 더 작을 수도 있다.
필라형 하부 전극(120A)의 상부 표면에는 홈(C2)이 구비되고, 이 홈(C2)에 실린더형 하부 전극(120B)의 하부가 안착되는 구조로 실린더형 하부 전극(120B)이 필라형 하부 전극(120A) 상에 적층될 수 있다. 물론, 홈이 구비되지 않고 단순히 적층되는 식으로 실린더형 하부 전극(120B)이 배치될 수도 있다. 필라형 하부 전극(120A)과 실린더형 하부 전극(120B)의 높이는 동일하거나 어느 한쪽이 더 낮을 수 있다. 각 하부 전극의 높이는 200∼2000㎚ 범위 내의 값을 가질 수 있다. 물론, 하부 전극의 높이가 상기 수치에 한정되는 것은 아니다. 하부 전극 구조체(120')는 금속질화막, 금속막 또는 금속질화막과 금속막이 조합된 물질 중에서 선택된 적어도 어느 하나를 포함한다. 예를 들어, TiN, Ru, TaN, WN, Pt 또는 Ir 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
필라형 구조와 실린더 구조가 결합된 하부 전극 구조체(120')를 채용하여 커패시터를 형성하면, 동일한 하부 높이를 갖는 필라형 하부 전극을 채용한 커패시터보다 큰 충전용량을 얻을 수 있다. 또한, 필라형 하부 전극만을 채용한 커패시터와 동일한 충전 용량을 얻는다고 가정할 때, 실린더 구조에 의해 충전용량을 얻을 수 있기 때문에 하부 전극의 높이를 증가시키지 않아도 되므로 전하 전극의 쓰러짐 방지에 기여할 수 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 소자의 실린더형 구조물에 지지대가 형성된 구조를 보여주는 사시도이다.
도 14를 참조하면, 본 실시예의 반도체 소자(100)는 하부 전극의 상부 끝단 부분에 지지대가 형성될 수 있다. 지지대는 도 1, 도 5 내지 도 11에 예시된 오픈 영역을 구비한 일체형 지지대(130, 130a ~ 130g)일 수 있다. 한편, 하부 전극은 도 13a 또는 도 14a에 예시된 하부 전극(120) 또는 하부 전극 구조체(120')의 형태를 가질 수 있다.
이와 같이 구조의 지지대가 채용됨으로써, 습식 시각 공정과 같은 후속 공정을 원활하게 진행할 수 있고, 또한 유전체와 상부 전극 물질이 균일하게 증착되어 성능 좋은 커패시터를 구현할 수 있고, 그에 따라 반도체 소자의 성능을 향상시킬 수 있다.
도 15a 내지 도 15f는 도 12a의 실린더형 구조물에 지지대가 형성된 반도체 소자의 제조 과정을 보여주는 단면도들로서, 도 14의 I-I'를 자른 단면들을 보여준다.
도 15a를 참조하면, 반도체 기판(110) 상의 층간 절연막(113) 내에 콘택플러그(111)를 형성하고 상부로 식각 저지막(115)을 형성한 후, 식각 저지막(115) 상으로 몰드층(125)을 형성한다. 몰드층(125)은 산화막을 포함할 수 있다. 예컨대, 몰드층(125)은 BPSG(Boro Phosphorous Silicate Glass), SOD(Spin On Dielectric), PSG(Phosphorous Silicate Glass), LPTEOS(Low Pressure Tetra Ethyl Ortho Silicate) 또는 PETEO(Plasma Enhanced Tetra Ethyl Ortho Silicate)와 같은 산화막을 사용할 수 있으며, 몰드층(125)의 두께는 500∼4000㎚정도 일 수 있다. 물론, 몰드층(125)의 두께가 상기 수치에 한정되는 것은 아니다.
이어서, 몰드층(125) 상에 지지대층(130l)을 형성한다. 여기서, 지지대층(130l)은 후속 습식 식각 공정시 하부 전극이 쓰러지는 것을 방지하기 위한 물질로서, 질화막으로 형성할 수 있다. 지지대층(130l)은 20∼150㎚ 두께로 형성할 수 있으며, 질화막 외에 비도핑 폴리실리콘막으로 형성할 수도 있다. 지지대층(130l)의 두께가 상기 수치에 한정되는 것은 아니다.
이어서, 지지대층(130l) 상에 제1 희생막(141)을 형성한다. 여기서, 제1 희생막(141)은 TEOS(Tetra Ethyl Ortho Silicate), BPSG, PSG, USG(Undoped Silicate Glass), SOD, HDP(High Density Plasma oxide)와 같은 산화막을 포함할 수 있으며, 그 두께는 50∼200㎚으로 형성할 수 있다.
이어서, 제1 희생막(141) 상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 포토레지스트(PR) 패턴(143)을 형성한다. 여기서, PR 패턴(143)에 의해 하부 전극이 형성될 오픈 영역이 정의될 수 있다. PR 패턴(143)을 형성하기 전에 비정질카본 또는 폴리실리콘막 등의 하드마스크막(142)을 미리 형성할 수 있고, 하드마스크막(142) 위에 반사방지막(Anti Reflective Coating, 미도시)을 형성할 수도 있다.
이어서, PR 패턴(143)을 식각 마스크로 하여 하드마스크막(142)을 식각 한다.
도 15b를 참조하면, PR 패턴(143)을 제거한 후에 하드마스크막(142)을 식각 마스크로 하여 제1 희생막(141), 지지대층(130l), 몰드층(125) 및 식각 저지막(115)을 식각한다. 이에 따라, 복수의 오픈 홀(O1)이 형성되고, 오픈 홀(O1)을 통해 콘택플러그(111) 상면이 노출될 수 있다. 한편, 식각을 통해 지지대층(130l)은 지지대 패턴(130p)이 된다.
몰드층(125)을 건식 식각하는 경우, 오픈 홀(O1)의 측벽은 89∼89.9°의 기울기를 가질 수 있다. 따라서, 오픈 홀(O1)은 상부 선폭보다 하부 선폭이 작아지는 형태가 될 수가 있다. 편의상 도면상으로는 수직형태로 도시하고 있다. 그리고, 과도 식각을 수반하여 콘택플러그(111) 상면 표면에 홈(C1)이 형성되도록 할 수도 있다. 물론, 콘택플러그(111) 상면 표면에 홈이 형성되지 않도록 할 수도 있다.
도 15c를 참조하면, 하드마스크막(142)을 제거한 후에, 결과물 전면에 하부 전극으로 사용될 도전막을 증착하여 오픈 홀(Ol)을 매립한다. 이후, 노드 분리 공정을 진행하여 오픈 홀(O1)을 매립하는 실린더형 하부 전극(120)을 형성한다. 실린더형 하부 전극(120)이 되는 도전막은 금속질화막, 금속막 또는 금속질화막과 금속막이 조합된 물질 중 어느 하나를 포함한다. 예를 들어, TiN, Ru, TaN, WN, Pt 또는 Ir 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 도전막은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 방법으로 증착하되, 20∼100㎚ 두께로 형성할 수 있다.
노드 분리 공정은 건식 에치백(Dry etchback) 또는 CMP(Chemical Mechanical Polishing) 공정을 적용하여 제1 희생막(141)까지 제거한다. 제1 희생막(141)은 지지대 패턴(130p)을 보호하는 역할을 할 수 있다.
인접한 실린더형 하부 전극들(120)은 몰드층(125)에 의해 서로 절연 및 분리된다. 오픈 홀(O1)의 형태가 상부 선폭보다 하부 선폭이 작아지는 기울기는 가지는 경우, 실린더형 하부 전극(120)에 그러한 형태가 전사될 수 있다. 따라서, 실린더형 하부 전극(120)은 상부 선폭보다 하부 선폭이 작아지는 형태가 될 수 있다. 그러나 편의상 본 도면에서는 수직 형태로 도시되고 있다. 실린더형 하부 전극(120)의 하부는 콘택플러그(111)의 표면에 제공된 홈(C1)에 안착되는 형태로 견고하게 접촉 및 적층될 수 있다. 한편, 하부 전극(120)의 상부 외벽은 지지대 패턴(130p)에 의해 고정 및 지지될 수 있다.
도 15d를 참조하면, 산화막 등을 이용하여 제2 희생막(145)을 전면에 형성한 후에, 제2 희생막(145) 상에 PR 패턴(146)을 형성한다. 여기서, 제2 희생막(145)은 TEOS, BPSG, PSG, USG, SOD, HDP와 같은 산화막을 포함할 수 있다.
PR 패턴(146)을 식각 마스크로 제2 희생막(145)을 식각하고 연속해서 지지대 패턴(130p)의 일부를 식각하여 오픈 영역(Op)이 구비된 지지대(130)를 형성한다. 지지대 패턴(130p)의 일부 식각시 실린더형 하부 전극(120)의 일부 표면이 노출될 수 있다.
이와 같이 지지대 패턴(130p)의 일부를 식각함으로써 후속 습식 식각 공정시 습식 식각액이 흘러들어갈 수 있는 오픈 영역(Op)이 형성될 수 있다. 지지대(130)에 형성되는 오픈 영역(Op)은 도 1, 4a 내지 4c, 도 5 내지 도 11에 도시된 구조 및 배치 형태를 가질 수 있다. 본 실시예에 따른 오픈 영역(Op)을 포함한 지지대(130) 구조는 습식 식각 공정 진행시에 습식 케미컬(wet chemical) 용액이 내부로 잘 침투하도록 하기 위한 구조이면서, 더불어, 후속 유전체 증착 공정 진행시 박막 증착용 소스가스(source gas)와 반응가스(reaction gas)의 확산경로를 제공하기 위한 구조일 수 있다. 즉, 본 실시예에 따른 오픈 영역(Op)을 포함한 지지대(130) 구조는 높은 오픈 비율을 가짐으로써, 원활한 습식 식각 공정 진행 및 유전체의 증착 공정에서 우수한 스텝 커버리지(step coverage)를 확보하는데 기여할 수 있다.
지지대 패턴(130p)의 일부를 식각할 때 오픈 영역(Op)을 적절히 확보하도록 함으로써, 지지대(130)에 의한 지지 성능을 유지하면서도 전술한 후속 공정에 기여할 수 있도록 할 수 있다. 즉, 오픈 영역(Op)이 필요 이상으로 많아지거나 넓어지면 지지대(130)의 지지성능이 약화될 수 있고, 반대로 오픈 영역(Op)이 매우 좁게 형성되거나 필요한 개수 이하가 형성되는 경우 후속 습식 식각 공정이나 유전체 증착 공정에 지장을 초래할 수 있다.
한편, 지지대의 오픈 영역이 크면, 오픈 영역 식각 공정 시에 하부 전극(120)의 상부 부분이 손실되는 토끼귀 현상이 발생할 수 있다. 따라서, 오픈 영역을 작게 하여야 하나 오픈 비율의 확대 측면에서는 불리하며, 기존과 같이 수평형으로 오픈 영역을 구현할 때, 단축의 길이가 매우 작아 줄이는 데에 한계가 있다. 참고로, 기존 수평형의 오픈 영역의 경우, 단축이 2.6F정도일 수 있고 6개 이상의 하부 전극을 오픈시키는 구조를 가질 수 있다.
그러나 본 실시예의 지지대(130) 내의 각각의 오픈 영역(Op)은 4개의 하부 전극(120)을 오픈시키는 구조로 형성되어 비교적 매우 작은 사이즈로 형성될 수 있다. 또한, 단축의 길이가 수평형에 비해 증가하여 공정 마진이 확보됨으로써, 단축을 줄이는데 좀더 용이할 수 있다. 더 나아가, 오픈 영역(Op)의 배치 구조상 사극(quadrupole) 조명계에 최적화될 수 있다. 예컨대, 사극 조명계에 의해 생성되는 4개의 폴은 4개의 오픈 영역에 대응할 수 있다. 이러한 이유들에 기초하여, 본 실시예의 반도체 소자는 오픈 영역을 구비한 지지대(130)를 채용함으로써, 토끼귀 현상을 효과적으로 개선하여 최소화할 수 있다.
도 15e를 참조하면, 몰드층(125)을 습식 식각 공정을 통해 모두 제거한다. 몰드층(125)은 산화막이므로, 습식 식각 공정은 불산 또는 BOE(Buffered Oxide Etchant) 용액 등의 습식 케미컬(Wet chemical)을 이용하여 수행할 수 있다. 습식 케미컬은 지지대(130)에 형성되어 있는 오픈 영역(Op)을 통해 흘러들어가 몰드층(125)을 식각하게 된다. 몰드층(125) 식각시에 산화막 재질인 제2 희생막(145)도 동시에 제거될 수 있다.
한편, 습식 식각 공정 시에 지지대(130)는 식각되지 않고 유지하여 실린더 구조의 하부 전극(120)이 쓰러지지 않도록 견고하게 고정시키는 기능을 할 수 있다. 또한, 식각 저지막(115)은 습식 케미컬이 필라형 하부 전극(120A)의 하부 구조로 침투하지 못하도록 할 수 있다.
도 15f를 참조하면, 몰드층(125) 제거 후, 유전체막(150)과 플레이트(plate) 전극, 즉 상부 전극(160)을 형성한다. 지지대(130)에 형성된 오픈 영역(Op)을 통해 소스가스와 반응가스를 충분히 공급할 수 있기 때문에 유전체막(150)과 상부 전극(160)을 매우 용이하게 그리고 균일하게 형성할 수 있다.
도 16a 내지 도 16f는 도 13a의 실린더형 구조물에 지지대가 형성된 반도체 소자의 제조 과정을 보여주는 단면도들로서, 역시, 도 14의 I-I'를 자른 단면들을 보여준다. 설명의 편의상 도 15a 내지 도 15f에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 16a를 참조하면, 반도체 기판(110) 상의 층간 절연막(113) 내에 콘택플러그(111)를 형성하고 상부에 식각 저지막(115)을 형성한 후, 식각 저지막(115) 상부에 제1 몰드층(122)을 형성한다. 이때, 제1 몰드층(122)은 절연막으로 형성하며, 특히 산화막을 원하는 충전용량에 필요한 면적을 확보할 수 있는 두께로 증착하여 형성한다. 제1 몰드층(122)은 BPSG, SOD, PSG, LPTEOS 또는 PETEOS와 같은 산화막을 사용할 수 있으며, 제1 몰드층(122)의 두께는 200∼2000㎚으로 형성할 수 있다.
제1 몰드층(122)을 형성한 후에는 평탄화 공정이 수행될 수 있다. 이후, 도 16a 또는 도 16b와 유사하게 PR 패턴(미도시)을 이용한 식각 공정을 진행하여, 제1 몰드층(122) 내에 필라형 하부 전극(120A)을 형성한다. 필라형 하부 전극(120A)은 상부 선폭보다 하부 선폭이 작아지는 형태로 형성될 될 수 있다. 필라형 하부 전극(120A)은 금속질화막, 금속막 또는 금속질화막과 금속막이 조합된 물질 중 어느 하나를 포함한다. 예를 들어, TiN, Ru, TaN, WN, Pt 또는 Ir 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
이후, 도시된 바와 같이, 필라형 하부 전극(120A)이 매립된 제1 몰드층(122) 상에 제2 몰드층(125)을 형성하고, 제2 몰드층(125) 상에 지지대층(130l)을 형성한다. 제2 몰드층(125)은 200 ~ 2000㎚ 두께로 형성될 수 있고, 재질은 앞서 도 16a에서의 몰드층(125)에 대해 언급한 바와 같다. 제2 몰드층(125)은 제1 몰드층(122)과 동일한 두께를 갖거나, 더 두껍거나 또는 더 얇은 두께를 가질 수 있다.
지지대층(130l)은 두께와 재질 등은 도 16a에서 전술한 바와 같다. 이후, 지지대층(130l) 상에 제1 희생막(141), 하드마스크막(142) 및 PR 패턴(143)을 순차적으로 형성하고, PR 패턴(143)을 이용하여 하드마스크막(142)을 식각한다.
도 16b를 참조하면, PR 패턴(143)을 제거한 후에, 하드마스크막(142)을 식각 마스크로 하여 제1 희생막(141), 지지대층(130l) 및 제2 몰드층(125)을 식각 한다. 이에 따라 복수의 오픈 홀(O2)이 형성되고, 오픈 홀(O2)을 통해 필라형 하부 전극(120A)의 상부 표면이 노출될 수 있다. 도시된 바와 같이, 오픈 홀(O2)을 과도 식각을 통해 형성함으로써, 필라형 하부 전극(120A)의 상부 표면 상에 홈(C2)이 형성될 수 있다.
도 16c를 참조하면, 하드마스크막(142)을 제거한 후에, 오픈 홀(O2)을 도전막으로 매립하고 노드 분리 공정을 진행하여 실린더형 하부 전극(120B)을 형성한다. 실린더형 하부 전극(120B)의 재질이나 형성 방법 등은 도 15c에 대한 설명 부분에서 언급한 바와 같다. 도시된 바와 같이, 오픈 홀(O2)의 형태가 상부 선폭보다 하부 선폭이 작아지는 기울기는 가지므로, 실린더형 하부 전극(120B), 또한 그러한 형태가 전사되고, 따라서, 실린더형 하부 전극(120B)은 상부 선폭보다 하부 선폭이 작아지는 형태가 될 수 있다. 물론, 도 15c와 같이 기울기가 거의 없는 수직형으로 형성될 수도 있다.
실린더형 하부 전극(120B)의 하부는 필라형 하부 전극(120A)의 표면에 제공된 홈(C2)에 안착되는 형태가 되어 필라형 하부 전극(120A)과 실린더형 하부 전극(36)이 견고하게 접촉되어 적층될 수 있다. 이와 같이 실린더형 하부 전극(120B)이 형성됨으로써, 하부 전극 구조체(120')가 완성될 수 있다. 하부 전극 구조체(120')에서 실린더형 하부 전극(120B)의 상부 끝단 외벽은 지지대 패턴(130p)에 의해 고정 및 지지될 수 있다.
도 16d를 참조하면, 제2 희생막(145)을 전면에 형성한 후에 PR 패턴(146)을 형성한다. 이후, PR 패턴(146)을 식각 마스크로 제2 희생막(145)을 식각하고 연속해서 지지대 패턴(130p)의 일부를 식각하여 오픈 영역(Op)이 구비된 지지대(130)를 형성한다. 지지대(130)에 형성되는 오픈 영역(Op)은 도 1, 4a 내지 4c, 도 5 내지 도 11에 도시된 구조 및 배치 형태를 가질 수 있다.
본 실시예에 따른 오픈 영역(Op)을 포함한 지지대(130) 구조는 전술한 바와 같이 높은 오픈 비율을 가짐으로써, 원활한 습식 식각 공정 진행 및 유전체의 증착 공정에서 우수한 스텝 커버리지(step coverage)를 확보하는데 기여할 수 있다. 또한, 각각의 오픈 영역(Op)은 4개의 하부 전극(120)을 오픈시키는 구조로 비교적 작은 사이즈로 형성되고, 또한, 단축의 길이가 증가하여 공정 마진이 확보됨으로써, 단축을 줄이는데 좀더 용이하며, 사극 조명계에 최적화될 수 있다. 그에 따라 지지대 형성시에 발생하는 토끼귀 현상을 효과적으로 개선할 수 있다.
도 16e를 참조하면, 습식 식각 공정을 통해 몰드층(122, 125)을 모두 제거한다. 제1 및 제2 몰드층(122, 125) 둘 다 산화막이므로, 습식 식각 공정은 불산 또는 BOE 용액 등의 습식 케미컬을 이용하여 함께 제거할 수 있다. 또한, 몰드층(122, 125) 식각 시에 산화막 재질인 제2 희생막(145)도 동시에 제거될 수 있다.
습식 식각 공정 시에 지지대(130)은 식각되지 않고 유지되어 실린더 구조의 하부 전극(120B)을 쓰러지지 않도록 견고하게 고정시킬 수 있다. 또한, 하부 전극 구조체(120')가 필라형 하부 전극(120A)과 실린더형 하부 전극(120B)이 적층된 구조를 가짐으로, 전체 하부 전극 구조체(120') 역시 습식 식각 공정 시에 쓰러지지 않고 유지될 수 있다. 또한, 식각 저지막(115)은 습식 케미컬이 필라형 하부 전극(120A)의 하부 구조로 침투하지 못하도록 할 수 있다.
도 16f를 참조하면, 몰드층(125) 제거 후, 유전체막(150)과 상부 전극(160)을 형성한다. 유전체막(150)과 상부 전극(160) 형성 시에, 지지대(130)에 형성된 오픈 영역(Op)을 통해 소스가스와 반응가스를 충분히 공급할 수 있기 때문에 유전체막(150)과 상부 전극(160)을 매우 용이하게 그리고 균일하게 형성할 수 있다.
도 17은 본 발명의 기술적 사상에 의한 반도체 메모리 소자를 포함하는 메모리 모듈)의 평면도이다.
도 17을 참조하면, 메모리 모듈(1000)은 인쇄회로 기판(1100) 및 복수의 반도체 패키지(1200)를 포함할 수 있다.
복수의 반도체 패키지(1200)는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 메모리 소자를 포함할 수 있다. 특히, 복수의 반도체 패키지(1200)는 앞에서 설명한 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 메모리 소자들 중에서 선택되는 적어도 하나의 반도체 메모리 소자의 특징적 구조를 포함할 수 있다.
본 발명의 기술적 사상에 따른 메모리 모듈(1000)은 인쇄회로 기판의 한쪽 면에만 복수의 반도체 패키지(1200)를 탑재한 SIMM (single in-lined memory module), 또는 복수의 반도체 패키지(1200)가 양면에 배열된 DIMM (dual in-lined memory module)일 수 있다. 또한, 본 발명의 기술적 사상에 따른 메모리 모듈(1000)은 외부로부터의 신호들을 복수의 반도체 패키지(1200)에 각각 제공하는 AMB (advanced memory buffer)를 갖는 FBDIMM (fully buffered DIMM)일 수 있다.
도 18은 본 발명의 기술적 사상에 의한 반도체 메모리 소자를 포함하는 메모리 카드의 개략도이다.
도 18을 참조하면, 메모리 카드(2000)는 제어기(2100)와 메모리(2200)가 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들면, 제어기(2100)에서 명령을 내리면, 메모리(2200)는 데이터를 전송할 수 있다.
메모리(2200)는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 메모리 소자를 포함할 수 있다. 특히, 메모리(2200)는 앞에서 설명한 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 메모리 소자들 중에서 선택되는 적어도 하나의 반도체 소자의 특징적 구조를 포함할 수 있다.
메모리 카드(2000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드 (memory stick card), 스마트 미디어 카드 (smart media card: SM), 씨큐어 디지털 카드 (secure digital card: SD), 미니-씨큐어 디지털 카드 (mini-secure digital card: 미니 SD), 및 멀티미디어 카드 (multimedia card: MMC) 등과 같은 다양한 메모리 카드를 구성할 수 있다.
도 19는 본 발명의 기술적 사상에 의한 반도체 메모리 소자를 포함하는 시스템의 개략도이다.
도 19를 참조하면, 시스템(3000)에서, 프로세서(3100), 메모리(3200), 및 입/출력 장치(3300)는 버스(3400)를 이용하여 상호 데이터 통신할 수 있다.
시스템(3000)의 메모리(3200)는 RAM (random access memory) 및 ROM (read only memory)을 포함할 수 있다. 또한, 시스템(3000)은 플로피 디스크 드라이브 (floppy disk drive) 및 CD (compact disk) ROM 드라이브와 같은 주변 장치(3500)를 포함할 수 있다.
메모리(3200)는 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 메모리 소자를 포함할 수 있다. 특히, 메모리(3200)는 앞에서 설명한 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 메모리 소자들 중에서 선택되는 적어도 하나의 반도체 메모리 소자의 특징적 구조를 포함할 수 있다.
메모리(3200)는 프로세서(3100)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 시스템(3000)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player: PMP), 고상 디스크 (solid state disk: SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b, 100c, 100d, 100e, 100f, 100g: 반도체 소자, 110: 반도체 기판, 111: 콘택플러그, 113: 층간 절연막, 115: 식각 저지막, 120: 하부 전극, 120': 하부 전극 구조체, 120A: 필라형 하부 전극, 120B: 실린더형 하부 전극, 122, 125: 몰드 층, 130, 130a, 130b, 130c, 130d, 130e, 130f, 130g: 지지대, 141: 제1 희생막, 142: 하드마스크막, 143, 146: PR 패턴, 145: 제2 희생막, 150: 유전체막, 160: 상부 전극

Claims (10)

  1. 제1 방향 및 상기 제1 방향과 수직하는 제2 방향을 따라 배열되되, 육각형의 꼭짓점들과 중심점에 배치되어 벌집(honeycomb) 구조를 갖는 복수 개의 실린더형 구조물들; 및
    상기 실린더형 구조물들을 서로 연결하여 지지하고, 상기 제1 방향 또는 제2 방향을 따라 반복적으로 형성되고 각각 4개의 상기 실린더형 구조물들을 오픈시키는 복수 개의 오픈 영역을 구비한 일체형의 지지대;를 포함하고,
    상기 벌집 구조는, 상기 육각형의 꼭짓점들과 중심점이 제1 육각형 구조를 구성하고, 상기 제1 육각형 구조의 6개의 꼭짓점들이 각각 다른 6개의 육각형 구조의 중심점이 되며, 상기 제1 육각형 구조의 중심점이 상기 다른 6개의 육각형 구조의 육각형의 꼭짓점들 중 하나로서 서로 공유되는 구조를 가지며,
    상기 오픈 영역은 평행사변형 또는 타원형의 구조를 가지되, 상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 짧게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분의 거리는 상기 꼭짓점과 중심점 사이의 거리에 대응하는 것을 특징으로 하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 복수 개의 오픈 영역이 모든 실린더형 구조물들을 오픈시키는 구조로 배열된 것을 특징으로 하는 반도체 소자.
  3. 제2 항에 있어서,
    상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 상기 제1 방향에 대하여 예각이 되거나 또는 상기 제2 방향에 대하여 평행하도록 상기 오픈 영역이 배열된 것을 특징으로 하는 반도체 소자.
  4. 제2 항에 있어서,
    상기 오픈 영역은 상기 제1 방향을 따라서 다수의 행들을 이루거나 또는 상기 제2 방향을 따라서 다수의 열들을 이루며,
    상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 길게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분이 모두 동일 방향을 향하도록 상기 오픈 영역이 배열되거나, 또는
    인접하는 행들 사이 또는 인접하는 열들 사이에서 상기 선분이 서로 교차하는 방향으로 상기 오픈 영역이 배열된 것을 특징으로 하는 반도체 소자.
  5. 제1 항에 있어서,
    인접하는 4개의 상기 오픈 영역이 평행사변형의 단위 구조를 이루고,
    상기 단위 구조 내의 상기 실린더형 구조물 중 2개는 상기 오픈 영역에 의해 오픈 되지 않도록 상기 오픈 영역이 배열된 것을 특징으로 하는 반도체 소자.
  6. 제1 항에 있어서,
    인접하는 4개의 상기 오픈 영역이 평행사변형의 단위 구조를 이루고,
    상기 단위 구조 내의 상기 실린더형 구조물 중 1개는 상기 오픈 영역에 의해 오픈 되지 않도록 상기 오픈 영역이 배열된 것을 특징으로 하는 반도체 소자.
  7. 제1 항에 있어서,
    상기 오픈 영역은 4개의 실린더형 구조물들의 중심점들을 연결하는 다이아몬드 구조를 갖는 것을 특징으로 하는 반도체 소자.
  8. 제1 항에 있어서,
    상기 오픈 영역은 4개의 상기 실린더형 구조물 각각의 일부분을 오픈시키는 것을 특징으로 하는 반도체 소자.
  9. 제1 항에 있어서,
    상기 오픈 영역에 의해 오픈 된 4개의 상기 실린더형 구조물들 중 짧게 대향하는 2개의 상기 실린더형 구조물을 잇는 선분의 거리가 3.0F인 경우,
    인접하는 상기 오픈 영역들의 중심끼리의 거리는 상기 제1 방향으로 6.0F이고, 상기 제2 방향으로 5.2F인 것을 특징으로 하는 반도체 소자.
  10. 삭제
KR1020130095598A 2013-08-12 2013-08-12 일체형의 지지대를 구비한 반도체 소자 KR102071528B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130095598A KR102071528B1 (ko) 2013-08-12 2013-08-12 일체형의 지지대를 구비한 반도체 소자
US14/336,334 US9087729B2 (en) 2013-08-12 2014-07-21 Semiconductor devices including unitary supports

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130095598A KR102071528B1 (ko) 2013-08-12 2013-08-12 일체형의 지지대를 구비한 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150019138A KR20150019138A (ko) 2015-02-25
KR102071528B1 true KR102071528B1 (ko) 2020-03-02

Family

ID=52447950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130095598A KR102071528B1 (ko) 2013-08-12 2013-08-12 일체형의 지지대를 구비한 반도체 소자

Country Status (2)

Country Link
US (1) US9087729B2 (ko)
KR (1) KR102071528B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876075B2 (en) 2015-10-16 2018-01-23 International Business Machines Corporation Method of forming dielectric with air gaps for use in semiconductor devices
KR102499035B1 (ko) * 2016-07-25 2023-02-13 삼성전자주식회사 반도체 장치의 제조 방법
US11195837B2 (en) 2016-12-02 2021-12-07 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
KR20180063944A (ko) 2016-12-02 2018-06-14 삼성전자주식회사 지지 패턴을 포함하는 반도체 장치
KR102623547B1 (ko) * 2016-12-08 2024-01-10 삼성전자주식회사 반도체 소자
KR20180068584A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 반도체 소자
KR102617422B1 (ko) 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치
KR20200112218A (ko) 2019-03-21 2020-10-05 삼성전자주식회사 서포터 패턴을 갖는 반도체 소자
CN111900165A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备
US11784216B2 (en) 2020-09-10 2023-10-10 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor
CN114171462A (zh) * 2020-09-10 2022-03-11 长鑫存储技术有限公司 电容结构的制备方法及电容器
US11869932B2 (en) 2020-09-10 2024-01-09 Changxin Memory Technologies, Inc. Manufacturing method of capacitive structure, and capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148236A1 (en) * 2008-12-16 2010-06-17 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN103151244A (zh) * 2011-12-07 2013-06-12 华邦电子股份有限公司 堆叠式电容器及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10027912A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzellenanordnung
TWI222212B (en) 2003-03-17 2004-10-11 Taiwan Semiconductor Mfg Crown-type capacitor and its manufacturing method
KR20050019500A (ko) 2003-08-19 2005-03-03 삼성전자주식회사 반도체 소자에서의 캐패시터 구조 및 그에 따른 형성방법
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
KR20050075865A (ko) 2004-01-17 2005-07-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
KR100568733B1 (ko) 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100625395B1 (ko) 2004-02-23 2006-09-19 주식회사 하이닉스반도체 캐패시터 제조 방법
US7341909B2 (en) 2005-04-06 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
JP5694625B2 (ja) * 2006-04-13 2015-04-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
KR20080088276A (ko) 2007-03-29 2008-10-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20090044553A (ko) 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100925032B1 (ko) 2008-01-02 2009-11-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100960471B1 (ko) 2008-01-31 2010-05-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR20090098550A (ko) 2008-03-14 2009-09-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자의 제조 방법 및 이에의해 제조된 반도체 소자
KR20100119445A (ko) 2009-04-30 2010-11-09 주식회사 하이닉스반도체 필린더형 전하저장전극을 구비한 반도체장치 및 그 제조 방법
JP2011044488A (ja) * 2009-08-19 2011-03-03 Elpida Memory Inc 半導体装置およびその製造方法
KR101650843B1 (ko) * 2010-08-31 2016-08-25 삼성전자주식회사 커패시터를 포함하는 반도체 메모리 소자 및 반도체 소자
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2012231075A (ja) 2011-04-27 2012-11-22 Elpida Memory Inc 半導体デバイス及びその製造方法
KR101723986B1 (ko) 2011-07-13 2017-04-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101876996B1 (ko) * 2011-12-07 2018-08-10 삼성전자 주식회사 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148236A1 (en) * 2008-12-16 2010-06-17 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN103151244A (zh) * 2011-12-07 2013-06-12 华邦电子股份有限公司 堆叠式电容器及其制造方法

Also Published As

Publication number Publication date
US20150041973A1 (en) 2015-02-12
US9087729B2 (en) 2015-07-21
KR20150019138A (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
KR102071528B1 (ko) 일체형의 지지대를 구비한 반도체 소자
US11069569B2 (en) Semiconductor devices
KR102623547B1 (ko) 반도체 소자
KR102516880B1 (ko) 반도체 기억 소자
US8343845B2 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
US10522550B2 (en) Method for fabricating semiconductor device
US7247906B2 (en) Semiconductor devices having DRAM cells and methods of fabricating the same
CN108428702A (zh) 动态随机存取存储器的制造方法
CN111584489B (zh) 半导体存储器件与其制作方法
US20120104559A1 (en) Semiconductor Device Having Island Type Support Patterns
CN109979939B (zh) 半导体存储器件结构及其制作方法
US9349724B2 (en) Semiconductor device having capacitors
US11327395B2 (en) Semiconductor device
KR19980064364A (ko) 자기-정렬된 다중 크라운 저장 커패시터 및 그 형성 방법
US9362421B2 (en) Semiconductor device including a support structure
US20230035660A1 (en) Semiconductor devices having supporter structures
TWI506766B (zh) 半導體電子元件結構及其製造方法
US20160027743A1 (en) Semiconductor device
JP2014078613A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant