CN107611129B - 三维非易失性存储器及其制造方法 - Google Patents
三维非易失性存储器及其制造方法 Download PDFInfo
- Publication number
- CN107611129B CN107611129B CN201610882122.7A CN201610882122A CN107611129B CN 107611129 B CN107611129 B CN 107611129B CN 201610882122 A CN201610882122 A CN 201610882122A CN 107611129 B CN107611129 B CN 107611129B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- charge storage
- dielectric
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000003860 storage Methods 0.000 claims abstract description 44
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 69
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 41
- 230000003647 oxidation Effects 0.000 claims description 37
- 238000007254 oxidation reaction Methods 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 32
- 239000003989 dielectric material Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维非易失性存储器，包括基底、堆叠结构与沟道层。堆叠结构设置于基底上，且包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电层进行隔离。各个电荷存储结构包括依序设置于各个栅极的一侧的第一氧化层、氮化层与第二氧化层。沟道层设置于堆叠结构的邻近于电荷存储结构的侧壁上。
Description
技术领域
本发明是有关于一种存储器，且特别是有关于一种三维非易失性存储器。
背景技术
非易失性存储器元件(如，闪存)由于具有使存入的数据在断电后也不会消失的优点，因此成为个人计算机和电子设备所广泛采用的一种存储器元件。
目前业界较常使用的闪存阵列包括或非门(NOR)闪存与与非门(NAND)闪存。由于NAND闪存的非易失性存储器结构是使各存储单元串接在一起，其集成度与面积利用率较NOR闪存佳，已经广泛地应用在多种电子产品中。
此外，为了进一步地提升存储器元件的集成度，发展出一种三维NAND闪存。然而，由于目前三维NAND闪存中串接的存储单元的电荷存储结构是彼此相连的连续结构，因此在进行操作时常会在存储单元之间产生干扰现象。
发明内容
本发明提供一种三维非易失性存储器及其制造方法，其可改善在进行操作时存储单元之间的干扰现象。
本发明提出一种三维非易失性存储器，包括基底、堆叠结构与沟道层。堆叠结构设置于基底上，且包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电层进行隔离。各个电荷存储结构包括依序设置于各个栅极的一侧的第一氧化层、氮化层与第二氧化层。沟道层设置于堆叠结构的邻近于电荷存储结构的侧壁上。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，第一介电层的材料例如是氧化硅。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，第一氧化层的材料例如是氧化硅或氮氧化硅。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，第二氧化层的材料例如是氧化硅或氮氧化硅。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，沟道层的材料例如是半导体材料。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，还包括第二介电层。第二介电层设置于沟道层远离堆叠结构的一侧。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，还包括导体层。导体层连接于沟道层的上部。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，堆叠结构还包括缓冲层。缓冲层设置于各个栅极与各个电荷存储结构之间。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，缓冲层的材料例如是高介电常数材料。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，堆叠结构还包括阻挡层。阻挡层设置于各个栅极与缓冲层之间。
依照本发明的一实施例所述，在上述的三维非易失性存储器中，阻挡层的材料例如是功函数金属材料。
本发明提出一种三维非易失性存储器的制造方法，包括下列步骤。于基底上形成堆叠结构。堆叠结构包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电层进行隔离。各个电荷存储结构包括依序设置于各个栅极的一侧的第一氧化层、氮化层与第二氧化层。于堆叠结构的邻近于电荷存储结构的侧壁上形成沟道层。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，堆叠结构的形成方法包括下列步骤。于基底上形成交替地堆叠的多个第一介电材料层与多个氮化硅材料层。对第一介电材料层与氮化硅材料层进行第一图案化工艺，而形成第一开口。对由第一开口所暴露的氮化硅材料层进行第一氧化工艺，而将由第一开口所暴露的部分氮化硅材料层转变成第二氧化层。对第一介电材料层与氮化硅材料层进行第二图案化工艺，而形成第二开口。移除由第二开口所暴露的部分氮化硅材料层，而形成多个第三开口。对由第三开口所暴露的氮化硅材料层进行第二氧化工艺，而将由第三开口所暴露的部分氮化硅材料层转变成第一氧化层，且由氮化硅材料层的剩余部分形成氮化层。形成填满第三开口的栅极。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，第一氧化工艺例如是远程等离子体氧化(remote plasma oxidation)工艺。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，由第二开口所暴露的部分氮化硅材料层的移除方法例如是湿式蚀刻法。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，第二氧化工艺例如是远程等离子体氧化工艺。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括于沟道层远离堆叠结构的一侧形成第二介电层。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括形成连接于沟道层的上部的导体层。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括于各个栅极与各个电荷存储结构之间形成缓冲层。
依照本发明的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括于各个栅极与缓冲层之间形成阻挡层。
基于上述，在本发明所提出的三维非易失性存储器及其制造方法中，由于相邻两个电荷存储结构借助位于其间的第一介电层进行隔离，因此可改善在进行操作时存储单元之间的干扰现象。
附图说明
图1A至图1G为本发明一实施例的三维非易失性存储器的制造流程剖面图。
【符号说明】
100：基底
102：介电材料层
102a、112、116：介电层
104：氮化硅材料层
104a：氮化层
106、118、120：开口
108、122：氧化层
110：沟道层
114：导体层
124：电荷存储结构
126：缓冲层
128：阻挡层
130：栅极
132：堆叠结构
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1A至图1G为本发明一实施例的三维非易失性存储器的制造流程剖面图。
请参照图1A，于基底100上形成交替地堆叠的多个介电材料层102与多个氮化硅材料层104。所属技术具有通常知识者可根据产品设计需求在基底100中形成掺杂区(如，N+掺杂区)(未绘出)。介电材料层102的材料例如是氧化硅。介电材料层102与氮化硅材料层104例如是分别借助化学气相沉积法所形成。
请参照图1B，对介电材料层102与氮化硅材料层104进行图案化工艺，而形成开口106。在上述图案化工艺中，还可选择性地移除部分基底100，使得开口106延伸至基底100中。
对由开口106所暴露的氮化硅材料层104进行氧化工艺，而将由开口106所暴露的部分氮化硅材料层104转变成氧化层108。氧化层108的材料例如是氧化硅或氮氧化硅。当氧化层108的材料为氮氧化硅时，可提供较佳的程序化特性。上述氧化工艺例如是远程等离子体氧化工艺。即使在具有高深宽比(aspect ratio)的结构中，当使用远程等离子体氧化工艺来形成氧化层108时，氧化层108仍可具有较佳的均匀性与成膜质量，且氧化层108与氮化硅材料层104之间具有较佳的界面。
请参照图1C，在开口106的表面上形成沟道层110。沟道层110的材料例如是半导体材料，如多晶硅等。沟道层110的形成方法例如是化学气相沉积法。
形成填满开口106的介电层112。介电层112的材料例如是氧化硅或旋涂式介电材料(spin on dielectric，SOD)。介电层112的形成方法例如是利用化学气相沉积法或旋涂法形成填满开口106的介电材料层(未绘出)，再对介电材料层进行回蚀刻工艺。
形成连接于沟道层110的上部的导体层114。导体层114的材料例如是掺杂多晶硅等导体材料。导体层114的形成方法例如是利用化学气相沉积法形成填满开口106的导体材料层(未绘出)，再对导体材料层进行图案化工艺。
请参照图1D，可形成覆盖导体层114的介电层116。介电层116的材料例如是氧化硅。介电层116的形成方法例如是化学气相沉积法。
对介电层116、介电材料层102与氮化硅材料层104进行图案化工艺，而形成开口118。在对介电材料层102进行图案化工艺之后，介电材料层102的剩余部分形成介电层102a。
请参照图1E，移除由开口118所暴露的部分氮化硅材料层104，而形成开口120。由开口118所暴露的部分氮化硅材料层104的移除方法例如是湿式蚀刻法。上述湿式蚀刻法所使用的蚀刻剂例如是磷酸(H3PO4)。
请参照图1F，对由开口120所暴露的氮化硅材料层104进行氧化工艺，而将由开口120所暴露的部分氮化硅材料层104转变成氧化层122，且由氮化硅材料层104的剩余部分形成氮化层104a。氮化层104a可用以作为电荷存储层。氧化层122的材料例如是氧化硅或氮氧化硅。当氧化层122的材料为氧化硅时，可提供较佳的抹除特性。上述氧化工艺例如是远程等离子体氧化工艺。即使在具有高深宽比的结构中，当使用远程等离子体氧化工艺来形成氧化层122时，氧化层122仍可具有较佳的均匀性与成膜质量，且氧化层122与氮化层104a之间具有较佳的界面。
此外，由氧化层122、氮化层104a与氧化层108可形成电荷存储结构124。本实施例的电荷存储结构124中的氧化层122、氮化层104a与氧化层108的形成顺序与方法与传统三维非易失性存储器的电荷存储结构中的氧化层、氮化层与氧化层(ONO)并不相同。另外，借助本实施例的方法来制作电荷存储结构124，能够有效地减少工艺步骤，进而降低工艺复杂度。
请参照图1G，可选择性地于开口120中形成缓冲层126。缓冲层126可用以提升抹除特性。缓冲层126的材料例如是高介电常数材料，如氧化铝等。缓冲层126的形成方法例如是原子层沉积法(ALD)。
可选择性地于缓冲层126上形成阻挡层128。阻挡层128的材料例如是功函数金属材料，如TiN等。阻挡层128的形成方法例如是化学气相沉积法。
形成填满开口120的栅极130。栅极130的材料例如是钨等导体材料。栅极130的形成方法例如是化学气相沉积法形成填满开口的栅极材料层(未绘示)，再借助湿蚀刻法移除开口120以外的栅极材料层。
在图1G中，虽然保留位在开口120以外的阻挡层128与缓冲层126，然而在栅极130形成之后，所属技术领域具有通常知识者还可选择性地在后续工艺中移除开口120以外的阻挡层128与缓冲层126。
此外，可由介电层102a、栅极130与电荷存储结构124形成堆叠结构132。此外，堆叠结构132还可选择性地包括缓冲层126与阻挡层128中的至少一者。在此实施例中，堆叠结构132的形成方法虽然是以上述方法为例进行说明，然而本发明的堆叠结构132的形成方法并不以此为限。
基于上述实施例可知，在上述三维非易失性存储器的制造方法中，由于相邻两个电荷存储结构124借助位于其间的介电层102a进行隔离，因此可改善在进行操作时存储单元之间的干扰现象。
以下，借助图1G来说明本实施例的三维非易失性存储器。此外，本实施例的三维非易失性存储器的制造方法虽然是以上述方法为例进行说明，然而本发明的三维非易失性存储器的形成方法并不以此为限。
请参照图1G，三维非易失性存储器包括基底100、堆叠结构132与沟道层110。堆叠结构132设置于基底100上，且包括多个介电层102a、多个栅极130与多个电荷存储结构124。介电层102a与栅极130交替地堆叠。电荷存储结构124设置于栅极130的一侧。相邻两个电荷存储结构124借助位于其间的介电层102a进行隔离。各个电荷存储结构124包括依序设置于各个栅极130的一侧的氧化层122、氮化层104a与氧化层108。堆叠结构132还可选择性地包括缓冲层126与阻挡层128中的至少一者。缓冲层126设置于各个栅极130与各个电荷存储结构124之间。阻挡层128设置于各个栅极130与缓冲层126之间。沟道层110设置于堆叠结构132的邻近于电荷存储结构124的侧壁上。
此外，三维非易失性存储器还可选择性地包括介电层112与导体层114中的至少一者。介电层112设置于沟道层110远离堆叠结构132的一侧。导体层114连接于沟道层110的上部。
另外，三维非易失性存储器中各构件的材料、设置方式、形成方法与功效已于上述图1A至图1G的制造方法中进行详尽地说明，故于此不再赘述。
综上所述，在上述实施例的三维非易失性存储器及其制造方法中，由于相邻两个电荷存储结构借助位于其间的介电层进行隔离，因此可改善在进行操作时存储单元之间的干扰现象。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (18)
1.一种三维非易失性存储器，包括：
一基底；
一堆叠结构，设置于该基底上，且包括：
多个第一介电层与多个栅极，其中所述第一介电层与所述栅极交替地堆叠；以及
多个电荷存储结构，设置于所述栅极的一侧，且相邻两个电荷存储结构借助位于其间的该第一介电层进行隔离，其中各该电荷存储结构包括依序设置于各该栅极的一侧的一第一氧化层、一氮化层与一第二氧化层，其中该第一氧化层和该氮化层是通过对覆盖于该第二氧化层的氮化硅材料层进行氧化而得到的，具体是对覆盖于该第二氧化层的氮化硅材料层进行氧化工艺，将部分所述氮化硅材料层转变成所述第一氧化层，且由所述氮化硅材料层的剩余部分形成所述氮化层；
一缓冲层，设置于各该栅极与各该电荷存储结构之间；以及
一沟道层，设置于该堆叠结构的邻近于所述电荷存储结构的侧壁上。
2.如权利要求1所述的三维非易失性存储器，其特征在于，该第一介电层的材料包括氧化硅。
3.如权利要求1所述的三维非易失性存储器，其特征在于，该第一氧化层的材料包括氧化硅或氮氧化硅。
4.如权利要求1所述的三维非易失性存储器，其特征在于，该第二氧化层的材料包括氧化硅或氮氧化硅。
5.如权利要求1所述的三维非易失性存储器，其特征在于，该沟道层的材料包括半导体材料。
6.如权利要求1所述的三维非易失性存储器，其特征在于，还包括一第二介电层，设置于该沟道层远离该堆叠结构的一侧。
7.如权利要求1所述的三维非易失性存储器，其特征在于，还包括一导体层，连接于该沟道层的上部。
8.如权利要求1所述的三维非易失性存储器，其特征在于，该缓冲层的材料包括高介电常数材料。
9.如权利要求1所述的三维非易失性存储器，其特征在于，还包括一阻挡层，设置于各该栅极与该缓冲层之间。
10.如权利要求9所述的三维非易失性存储器，其特征在于，该阻挡层的材料包括功函数金属材料。
11.一种三维非易失性存储器的制造方法，包括：
于一基底上形成一堆叠结构，其中该堆叠结构包括：
多个第一介电层与多个栅极，其中所述第一介电层与所述栅极交替地堆叠；以及
多个电荷存储结构，设置于所述栅极的一侧，且相邻两个电荷存储结构借助位于其间的该第一介电层进行隔离，其中各该电荷存储结构包括依序设置于各该栅极的一侧的一第一氧化层、一氮化层与一第二氧化层，其中该第一氧化层和该氮化层是通过对覆盖于该第二氧化层的氮化硅材料层进行氧化而得到的，具体是对覆盖于该第二氧化层的氮化硅材料层进行氧化工艺，将部分所述氮化硅材料层转变成所述第一氧化层，且由所述氮化硅材料层的剩余部分形成所述氮化层；
于各该栅极与各该电荷存储结构之间形成一缓冲层；以及
于该堆叠结构的邻近于所述电荷存储结构的侧壁上形成一沟道层。
12.如权利要求11所述的三维非易失性存储器的制造方法，其特征在于，该堆叠结构的形成方法包括：
于该基底上形成交替地堆叠的多个第一介电材料层与多个氮化硅材料层；
对所述第一介电材料层与所述氮化硅材料层进行一第一图案化工艺，而形成一第一开口；
对由该第一开口所暴露的所述氮化硅材料层进行一第一氧化工艺，而将由该第一开口所暴露的部分所述氮化硅材料层转变成所述第二氧化层；
对所述第一介电材料层与所述氮化硅材料层进行一第二图案化工艺，而形成一第二开口；
移除由该第二开口所暴露的部分所述氮化硅材料层，而形成多个第三开口；
对由所述第三开口所暴露的所述氮化硅材料层进行一第二氧化工艺，而将由所述第三开口所暴露的部分所述氮化硅材料层转变成所述第一氧化层，且由所述氮化硅材料层的剩余部分形成所述氮化层；以及
形成填满所述第三开口的所述栅极。
13.如权利要求12所述的三维非易失性存储器的制造方法，其特征在于，该第一氧化工艺包括远程等离子体氧化工艺。
14.如权利要求12所述的三维非易失性存储器的制造方法，其特征在于，由该第二开口所暴露的部分所述氮化硅材料层的移除方法包括湿式蚀刻法。
15.如权利要求12所述的三维非易失性存储器的制造方法，其特征在于，该第二氧化工艺包括远程等离子体氧化工艺。
16.如权利要求11所述的三维非易失性存储器的制造方法，其特征在于，还包括于该沟道层远离该堆叠结构的一侧形成一第二介电层。
17.如权利要求11所述的三维非易失性存储器的制造方法，其特征在于，还包括形成连接于该沟道层的上部的一导体层。
18.如权利要求11所述的三维非易失性存储器的制造方法，其特征在于，还包括于各该栅极与该缓冲层之间形成一阻挡层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105121852 | 2016-07-12 | ||
| TW105121852A TWI613761B (zh) | 2016-07-12 | 2016-07-12 | 三維非揮發性記憶體及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611129A CN107611129A (zh) | 2018-01-19 |
| CN107611129B true CN107611129B (zh) | 2021-04-20 |
Family
ID=60941300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610882122.7A Active CN107611129B (zh) | 2016-07-12 | 2016-10-10 | 三维非易失性存储器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10181475B2 (zh) |
| CN (1) | CN107611129B (zh) |
| TW (1) | TWI613761B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI613761B (zh) * | 2016-07-12 | 2018-02-01 | 旺宏電子股份有限公司 | 三維非揮發性記憶體及其製造方法 |
| CN109451765B (zh) * | 2018-04-18 | 2020-05-22 | 长江存储科技有限责任公司 | 用于形成三维存储器设备的沟道插塞的方法 |
| CN109417072B (zh) * | 2018-09-13 | 2020-01-14 | 长江存储科技有限责任公司 | 新颖的3d nand存储器件及其形成方法 |
| WO2020198944A1 (en) | 2019-03-29 | 2020-10-08 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same |
| CN110114879B (zh) * | 2019-03-29 | 2021-01-26 | 长江存储科技有限责任公司 | 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法 |
| KR20210137533A (ko) * | 2019-04-12 | 2021-11-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 증착된 반도체 플러그들을 갖는 3차원 메모리 디바이스 및 이를 형성하기 위한 방법들 |
| CN111403408B (zh) * | 2020-03-23 | 2023-06-30 | 长江存储科技有限责任公司 | 一种半导体器件制作方法和用该方法制成的半导体器件 |
| US11937426B2 (en) * | 2021-01-08 | 2024-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method thereof |
| US20220328513A1 (en) * | 2021-04-12 | 2022-10-13 | Winbond Electronics Corp. | Memory device and method of fabricating the same |
| US20230128441A1 (en) * | 2021-10-21 | 2023-04-27 | Sandisk Technologies Llc | Three-dimensional memory device with discrete charge storage elements and methods for forming the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080072461A (ko) * | 2007-02-02 | 2008-08-06 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
| JP5514004B2 (ja) * | 2010-06-15 | 2014-06-04 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US8445347B2 (en) * | 2011-04-11 | 2013-05-21 | Sandisk Technologies Inc. | 3D vertical NAND and method of making thereof by front and back side processing |
| US8946808B2 (en) * | 2012-02-09 | 2015-02-03 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| US9178077B2 (en) * | 2012-11-13 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| KR20150070819A (ko) * | 2013-12-17 | 2015-06-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| US9698156B2 (en) * | 2015-03-03 | 2017-07-04 | Macronix International Co., Ltd. | Vertical thin-channel memory |
| US9136130B1 (en) * | 2014-08-11 | 2015-09-15 | Sandisk Technologies Inc. | Three dimensional NAND string with discrete charge trap segments |
| US9589979B2 (en) * | 2014-11-19 | 2017-03-07 | Macronix International Co., Ltd. | Vertical and 3D memory devices and methods of manufacturing the same |
| US9524980B2 (en) * | 2015-03-03 | 2016-12-20 | Macronix International Co., Ltd. | U-shaped vertical thin-channel memory |
| US9466610B1 (en) * | 2015-03-24 | 2016-10-11 | Macronix International Co., Ltd. | Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof |
| US9324789B1 (en) * | 2015-05-27 | 2016-04-26 | Macronix International Co., Ltd. | Memory device and method for fabricating the same |
| US9748171B2 (en) * | 2015-09-25 | 2017-08-29 | Macronix International Co., Ltd. | Memory structure |
| TWI582964B (zh) * | 2015-12-30 | 2017-05-11 | 旺宏電子股份有限公司 | 記憶體元件及其製作方法 |
| US10002879B2 (en) * | 2016-04-07 | 2018-06-19 | Macronix International Co., Ltd. | Semiconductor structure having gate replacement and method for manufacturing the same |
| TWI613761B (zh) * | 2016-07-12 | 2018-02-01 | 旺宏電子股份有限公司 | 三維非揮發性記憶體及其製造方法 |
-
2016
- 2016-07-12 TW TW105121852A patent/TWI613761B/zh active
- 2016-10-10 CN CN201610882122.7A patent/CN107611129B/zh active Active
- 2016-10-14 US US15/294,338 patent/US10181475B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10181475B2 (en) | 2019-01-15 |
| TWI613761B (zh) | 2018-02-01 |
| CN107611129A (zh) | 2018-01-19 |
| TW201803029A (zh) | 2018-01-16 |
| US20180019254A1 (en) | 2018-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611129B (zh) | 三维非易失性存储器及其制造方法 | |
| CN110121774B (zh) | 形成三维存储设备的栅极结构的方法 | |
| EP3084829B1 (en) | Metal floating gate composite 3d nand memory devices and associated methods | |
| EP3087605B1 (en) | Memory structure with self-aligned floating and control gates and associated methods | |
| US11751395B2 (en) | Vertical semiconductor device and method for fabricating the vertical semiconductor device | |
| TWI646634B (zh) | 三維半導體元件及其製造方法 | |
| US11004863B2 (en) | Non-volatile memory with gate all around thin film transistor and method of manufacturing the same | |
| KR20210022093A (ko) | 3차원 메모리 장치 및 그 제조 방법 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| US8502297B2 (en) | Non-volatile memory and fabricating method thereof | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| US9048139B2 (en) | Method for fabricating non-volatile memory device | |
| US10658480B2 (en) | Memory device | |
| US10424593B2 (en) | Three-dimensional non-volatile memory and manufacturing method thereof | |
| US10910402B1 (en) | Three-dimensional and flash memory and manufacturing method thereof | |
| CN100414687C (zh) | 与非型快闪存储器件的制造方法 | |
| US9029216B1 (en) | Memory and manufacturing method thereof | |
| CN112164696B (zh) | 三维存储器及其制造方法 | |
| CN110473877B (zh) | 三维存储器的制备方法、三维存储器及电子设备 | |
| CN107123651B (zh) | 非易失性存储器的制造方法及非易失性存储器 | |
| TW201624622A (zh) | 非揮發性記憶胞、ｎａｎｄ型非揮發性記憶體及其製造方法 | |
| CN110071113B (zh) | 三维非易失性存储器及其制造方法 | |
| US11538826B2 (en) | Semiconductor device with improved word line resistance | |
| US20160189999A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI559455B (zh) | 非揮發性記憶體的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |