CN112164696B - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN112164696B
CN112164696B CN202011013987.2A CN202011013987A CN112164696B CN 112164696 B CN112164696 B CN 112164696B CN 202011013987 A CN202011013987 A CN 202011013987A CN 112164696 B CN112164696 B CN 112164696B
Authority
CN
China
Prior art keywords
layer
material layer
etching
horizontal surface
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011013987.2A
Other languages
English (en)
Other versions
CN112164696A (zh
Inventor
陈广甸
范光龙
刘丽君
陈金星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011013987.2A priority Critical patent/CN112164696B/zh
Publication of CN112164696A publication Critical patent/CN112164696A/zh
Application granted granted Critical
Publication of CN112164696B publication Critical patent/CN112164696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

本发明实施例提供了一种三维存储器及其制造方法。其中，方法包括：提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；在所述衬底结构的表面形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度。

Description

三维存储器及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制造方法。
背景技术
随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维存储器应运而生。三维存储器主要包括垂直的沟道层，以及设置在沟道层外的多层水平堆叠的栅极层。多层水平堆叠的栅极层中的每一层栅极层一般均具有台阶区域，以使每一层栅极层通过相应的台阶区域与垂直的接触孔导电连接，从而实现每一层栅极层对应存储单元的寻址操作。
然而，根据相关技术中的制造方法制造得到的三维存储器，在后续的制程中，某些接触孔可能出现过刻蚀。这里，过刻蚀是指接触孔与栅极层接触的部分超出本层栅极层的现象，当过刻蚀严重时(接触孔与栅极层接触的部分超出本层栅极层并已延伸至下一层栅极层)，过刻蚀严重的接触孔对应的栅极层的寻址操作将出现错误。
发明内容
为解决相关技术问题，本发明实施例提出了一种三维存储器及其制造方法。
本发明实施例提供了一种三维存储器的制造方法，包括：
提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；
在所述衬底结构的表面形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；
对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度。
上述方案中，所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅；
在进行所述第一刻蚀后，第一材料层暴露的水平表面部分上的第一介质层的厚度大于位于所述第一材料层上一层的第二材料层的厚度。
上述方案中，所述第一材料层的材料包括氮化硅，所述第二材料层的材料包括氧化硅；
在进行所述第一刻蚀后，第一材料层暴露的水平表面部分上的第一介质层的厚度小于位于所述第一材料层上一层的第二材料层的厚度。
上述方案中，所述在所述衬底结构的表面形成第一介质层的步骤之前，所述方法还包括：
对所述第一材料层中暴露的水平表面部分进行第二刻蚀，以使所述第一材料层中暴露的水平表面部分的厚度小于所述第一材料层中未暴露的水平表面部分的厚度；
所述在所述衬底结构的表面形成第一介质层，包括：
在进行第二刻蚀后的所述第一材料层中暴露的水平表面部分上覆盖形成所述第一介质层。
上述方案中，所述方法还包括：
在进行第一刻蚀之后的第一介质的表面形成第二介质层；
去除所述第二材料层及进行第一刻蚀之后的第一介质层；
在去除所述第二材料层及进行第一刻蚀之后的第一介质层的位置处填充栅极材料，以形成栅极层；
对所述第二介质层及所述栅极层进行第三刻蚀，以形成接触孔。
上述方案中，所述去除所述第二材料层及进行第一刻蚀之后的第一介质层的步骤，包括：
利用湿法刻蚀工艺去除所述第二材料层及进行第一刻蚀之后的第一介质层。
本发明实施例又提供了一种三维存储器，包括：
呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层包含暴露的水平表面部分；
位于所述第一材料层暴露的水平表面部分上的第一介质层；各第一材料层暴露的水平表面部分上的各第一介质层之间不在同一高度；所述第一介质层的材料包括氮化硅或者多晶硅。
上述方案中，所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅；第一材料层暴露的水平表面部分上的第一介质层的厚度大于位于所述第一材料层上一层的第二材料层的厚度。
上述方案中，所述第一材料层的材料包括氮化硅，所述第二材料层的材料包括氧化硅；第一材料层暴露的水平表面部分上的第一介质层的厚度小于位于所述第一材料层上一层的第二材料层的厚度。
上述方案中，所述第一材料层中暴露的水平表面部分的厚度小于第一材料层中未暴露的水平表面部分的厚度。
本发明实施例提供的三维存储器及其制造方法，提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；在所述衬底结构的表面形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度。本发明实施例中，在形成台阶结构时，将用于与接触孔导电连接的台阶区域的厚度加厚，在厚度更厚的台阶区域上刻蚀接触孔时，刻蚀的工艺窗口变大，从而能够降低接触孔出现过刻蚀的概率，进而降低了栅极层对应存储单元的寻址操作出现错误的概率。
附图说明
图1a为本发明实施例中多层水平堆叠的栅极层中每一层栅极层通过相应的台阶区域与接触孔导电连接的示意图一；
图1b为本发明实施例中多层水平堆叠的栅极层中每一层栅极层通过相应的台阶区域与接触孔导电连接的示意图二；
图2为本发明实施例提供的三维存储器的制造方法的实现流程示意图一；
图3a-图3d为本发明实施例提供的三维存储器的制造过程的剖面示意图一；
图4为本发明实施例提供的三维存储器的制造方法的实现流程示意图二；
图5a-图5h为本发明实施例提供的三维存储器的制造过程的剖面示意图二。
附图标记说明：
30-衬底结构；310-第一材料层；320-第二材料层；3101-第一材料层中暴露的水平表面部分；3102-第一材料层中未暴露的水平表面部分；330-第一介质层；330＇进行第一刻蚀后的第一介质层；340-第二介质层；350-栅极层；360-接触孔；370-衬底；380-堆叠结构。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
相关技术中，一种三维存储器的制造过程可以包括：提供衬底；在衬底上形成堆叠结构；其中，所述堆叠结构中包括若干间隔排列的第一材料层和第二材料层；在堆叠结构的至少一端形成台阶结构；其中，所述台阶结构的刻蚀停止层为第二材料层；在台阶结构上形成介质层；去除第二材料层；在第二材料层的位置填充栅极材料，形成栅极层；对部分的介质层和栅极层进行刻蚀，形成每一层栅极层对应的接触孔。之后在接触孔中填充导电材料(例如，钨)，从而通过接触孔实现对每一层栅极层对应存储单元的寻址操作。
如图1a所示，理想情况下，接触孔正好着陆在每一层栅极层对应的台阶区域(台阶结构中，暴露的水平部分)上，并且接触孔刻蚀停止的位置为本层栅极层对应台阶区域下一层的第一材料层。然而，由于每一层栅极层对应的接触孔的高度存在差异，实际应用中，部分接触孔就可能存在刻蚀停止的位置超出本层栅极层对应台阶区域下一层的第一材料层即出现了过刻蚀的现象，这里，过刻蚀的接触孔具体可以参照图1b中方框所示的接触孔，该接触孔刻蚀停止的位置超出了本层栅极层对应台阶区域下一层的第一材料层，甚至延伸至了该层栅极层对应的台阶区域的下一层栅极层。此时，本层栅极层以及下一层的栅极层均与该接触孔导电连接，即栅极层对应存储单元的寻址操作将出现错误。
同时，发明人考虑到，解决上述问题的方案之一可以是增加交替排列的每一层第一材料层和每一层第二材料层的高度，然而增加交替排列的每一层第一材料层和每一层第二材料层的高度不仅大量的增加了台阶结构的总高度，导致最终得到的三维存储器的存储密度下降，还可能引起大量的蚀刻和翘曲问题。
基于此，在本发明实施例的各种实施例中，在形成台阶结构时，在不增加交替排列的第一材料层和第二材料层的高度情况下，将用于与接触孔导电连接的台阶区域的厚度加厚，在厚度更厚的台阶区域上刻蚀接触孔时，刻蚀的工艺窗口变大，从而能够降低接触孔出现过刻蚀的概率，进而降低了栅极层对应存储单元的寻址操作出现错误的概率。
需要说明的是，在刻蚀形成接触孔的过程中，会对介质层和栅极层的进行刻蚀，并且由于刻蚀停止层在栅极层附近，因此，在选择刻蚀气体时一般会考虑刻蚀气体对介质层刻蚀和对栅极层刻蚀的刻蚀选择比，一般为了较好的实现对刻蚀停止位置的控制，刻蚀气体对介质层刻蚀和对栅极层刻蚀的刻蚀选择比大。也就是说，刻蚀气体对介质层进行刻蚀的刻蚀速度比对栅极层进行刻蚀的刻蚀速度快，当栅极层厚度越厚时，刻蚀速度相对较慢的部分增加，更利于对刻蚀停止位置的控制，因此，增加栅极层的厚度就更利于对刻蚀停止位置的控制，即在厚度更厚的台阶区域上刻蚀接触孔时，刻蚀的工艺窗口变大。
本发明实施例提供一种三维存储器的制造方法，图2为本发明提供的三维存储器的制造方法的实现流程示意图。如图2所示，所述方法包括以下步骤：
步骤201：提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；
步骤202：在所述衬底结构的表面形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；
步骤203：对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度。
图3a-图3d为本发明一实施例的三维存储器制造过程的剖面示意图。下面结合图2和图3a-图3d描述本实施例的三维存储器的形成方法。
其中，在步骤201中，如图3a所示，所述衬底结构30包含呈阶梯状交替设置的第一材料层310和第二材料层320；所述第一材料层310的每一层具有暴露的水平表面部分3101，相应地，所述第一材料层310的每一层也具有未暴露的水平表面部分3102。
这里，所述呈阶梯状与前述的台阶结构的含义相同；所述暴露的水平表面与前述的台阶区域的含义相同，这里暴露的水平表面也可以理解为台阶结构的停止层。
实际应用中，所述衬底结构30的形成方法包括：
步骤a：提供衬底370；
步骤b：在衬底上形成堆叠结构380；所述堆叠结构380中包括若干间隔排列的第一材料层310和第二材料层320；
步骤c：在堆叠结构380的至少一端形成台阶结构；所述台阶结构的停止层为第一材料层310。
其中，在步骤a中，所述衬底370，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
在步骤b中，所述堆叠结构380位于衬底370之上，所述堆叠结构380包括若干间隔排列的第一材料层310和第二材料层320。所述第一材料层310和所述第二材料层320中之一可以为绝缘层，该绝缘层的材料包括但不限于硅氧化物、硅氮氧化物以及其它高介电常数(高k)的材料中的一种或几种；所述第一材料层310和所述第二材料层320中剩余的另一层可以为牺牲层，该牺牲层材料包括但不限于氮化物、碳化硅、硅和锗中的一种或几种；在后续制程中，所述牺牲层可以被去除，并在被去除后的位置处填充栅极金属材料，形成栅极层，所述栅极层的材料例如包括金属钨(W)。
在一具体实施例中，所述第一材料层310的材料可以包括氧化硅。所述第二材料层320的材料可以包括氮化硅。
在另一具体实施例中，所述第一材料层310的材料包括氮化硅，所述第二材料层320的材料包括氧化硅。
实际应用时，第一材料层310和第二材料层320均可以通过化学气相沉积(CVD，Chemical Vapor Deposition)、原子层沉积(ALD，Atomic Layer Deposition)等工艺形成；其中，第一材料层3201和第二材料层3202可以具有彼此相同的厚度，也可以具有彼此不同的厚度。
在步骤c中，在堆叠结构380上形成初始掩膜层；所述初始掩膜层完全的覆盖所述堆叠结构380的表面；重复执行多次修整初始掩膜层尺寸的步骤(英文可以表达为TRIM)，以及以该修整后的掩膜层为掩膜进行刻蚀的步骤(英文可以表达为ETCH)；其中，在每次执行修整步骤时，将初始掩膜层的尺寸修剪D(这里D的宽度与台阶区域的厚度相同，D也被称为TRIM CD)，以使得修整后的掩膜层相比于修整前暴露出更多的所述堆叠结构380的表面；在每次执行刻蚀步骤时，将堆叠结构380中未被修整后的覆盖的区域整体下降一层栅极的厚度；修整次数与刻蚀次数与具体的台阶数量相关。这里，在堆叠结构380的至少一端形成了台阶结构。
在步骤202中，如图3b所示，在各第一材料层中暴露的水平表面部分3101上形成第一介质层330。第一介质层330用于增加前述牺牲层暴露部分的厚度。
实际应用中，所述第一介质层330的材料与牺牲层的材料类似，具体地，所述第一介质层330的材料可以包括氮化硅或者多晶硅。
实际应用中，第一介质层330可以通过CVD、ALD等工艺形成。
需要说明的是，实际应用中，沉积的第一介质层330也呈现阶梯状，并且，在图3b中，各第一材料层暴露的水平表面部分3101上的各第一介质层330之间是连接在一起的。
在步骤203中，如图3c、3d所示，主要通过第一刻蚀对所述第一介质层330进行整形，以使各第一材料层暴露的水平表面部分3101上的各第一介质层330＇(即进行第一刻蚀后的第一介质层)不在同一高度，即各第一材料层暴露的水平表面部分3101上的各第一介质层330之间水平方向(台阶区域的延伸方向)和垂直方向(阶梯结构的堆叠方向)均不连接。
实际应用中，进行第一刻蚀的步骤包括：采用干法刻蚀工艺进行第一刻蚀；其中，所述干法刻蚀工艺使用含有氟源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氟源来执行刻蚀。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体包括可用于刻蚀第一介质层的材料的刻蚀气体，更具体的，当所述第一材料层的材料包括氮化硅时，刻蚀气体可以是CHF3、CHF3+CF4、或者CHF3+O2等。
对于第一刻蚀后，剩余的第一介质层的情况根据第一材料层310和第二材料层320材料的不同而不同。具体地：
在一些实施例中，所述第一材料层310的材料包括氧化硅，所述第二材料层320的材料包括氮化硅；
在进行所述第一刻蚀后，第一材料层暴露的水平表面部分3101上的第一介质层的厚度大于位于所述第一材料层310上一层的第二材料层320的厚度。
实际应用中，如图3c所示，在该实施例中，第一材料层310的材料包括氧化硅，即第一材料层310为前述的绝缘层，此时，进行第一刻蚀后的第一介质层330＇即第一材料层暴露的水平表面部分3101上的第一介质层与第二材料层320的材料类似，在后续的工艺中，第一材料层暴露的水平表面部分3101上的第一介质层330＇与该第一材料层未暴露的水平表面部分3102上的第二材料层320将会一起被去除，并在被去除的位置处形成栅极。也就是说，在该实施例中，进行第一刻蚀后的第一介质层330＇被充当了前述的部分牺牲层，该进行第一刻蚀后的第一介质层330＇被作为与接触孔导电连接的台阶区域，而该进行第一刻蚀后的第一介质层330＇的厚度比第二材料层320厚度更厚，在厚度更厚的该进行第一刻蚀后的第一介质层330＇上刻蚀接触孔时，刻蚀的工艺窗口变大。
在另一些实施例中，所述第一材料层310的材料包括氮化硅，所述第二材料层320的材料包括氧化硅；
在进行所述第一刻蚀后，第一材料层暴露的水平表面部分3101上的第一介质层的厚度小于位于所述第一材料层310上一层的第二材料层320的厚度。
实际应用中，如图3d所示，在该实施例中，第一材料层310的材料包括氮化硅，即第一材料层310为前述的牺牲层，此时，进行第一刻蚀后的第一介质层330＇即第一材料层暴露的水平表面部分3101上的第一介质层与该第一材料层310的材料类似，在后续的工艺中，第一材料层暴露的水平表面部分3101上的第一介质层330＇与该第一材料层310一起被去除，并在被去除的位置处形成栅极。也就是说，在该实施例中，进行第一刻蚀后的第一介质层330＇和该进行第一刻蚀后的第一介质层330＇下第一材料层暴露的水平表面部分3101一起被充当了前述的部分牺牲层，该进行第一刻蚀后的第一介质层330＇和该进行第一刻蚀后的第一介质层330＇下第一材料层暴露的水平表面部分3101一起被作为与接触孔导电连接的台阶区域，而该进行第一刻蚀后的第一介质层330＇和该进行第一刻蚀后的第一介质层330＇下第一材料层暴露的水平表面部分3101一起的总厚度比第二材料层320厚度更厚，在厚度更厚的该进行第一刻蚀后的第一介质层330＇和该进行第一刻蚀后的第一介质层330＇下第一材料层暴露的水平表面部分3101上刻蚀接触孔时，刻蚀的工艺窗口变大。
需要说明的是，在进行第一刻蚀时，刻蚀气体会对阶梯状的第一介质层330的侧面和上表面均产生刻蚀作用。基于此，在沉积第一介质层时需要考虑第一介质的厚度设置以及刻蚀工艺的参数设置，使得在执行所述第一刻蚀后，既能保证各第一材料层暴露的水平表面部分3101上的各第一介质层330之间不连接，又能保证第一材料层310暴露的水平表面部分上的第一介质层330的厚度满足要求。
本发明实施例提供的三维存储器的制造方法，通过提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；在所述衬底结构的表面形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度。本发明实施例中，在形成台阶结构时，将用于与接触孔导电连接的台阶区域的厚度加厚，在厚度更厚的台阶区域上刻蚀接触孔时，刻蚀的工艺窗口变大，从而能够降低接触孔出现过刻蚀的概率，进而降低了栅极层对应存储单元的寻址操作出现错误的概率。
实际应用中，对于第一材料层310的材料包括氧化硅，第二材料层320的材料包括氮化硅的情况，还可以考虑先将对所述第一材料层中暴露的水平表面部分进行减薄，再在减薄后的第一材料层中暴露的水平表面部分沉积第一介质层，从而使最终得到的每一层第二材料层320中用于与接触孔导电连接的台阶区域(即各第一材料层暴露的水平表面部分上的各第一介质层)的厚度进一步加厚，进而进一步增大后续制程中接触孔刻蚀的工艺窗口，进一步降低后续制程中接触孔出现过刻蚀的概率。
基于此，本发明实施例又提供一种三维存储器的制造方法，图4为本发明提供的三维存储器的制造方法的实现流程示意图。如图4所示，所述方法包括以下步骤：
步骤401：提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅；
步骤402：对所述第一材料层中暴露的水平表面部分进行第二刻蚀，以使所述第一材料层中暴露的水平表面部分的厚度小于所述第一材料层中未暴露的水平表面部分的厚度；
步骤403：在进行第二刻蚀后的第一材料层中暴露的水平表面部分上形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；
步骤404：对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度；其中，在进行第一刻蚀后，第一材料层暴露的水平表面部分上的第一介质层的厚度大于位于所述第一材料层上一层的第二材料层的厚度；
步骤405：在进行第一刻蚀之后的第一介质的表面形成第二介质层；
步骤406：去除所述第二材料层及所述进行第一刻蚀之后的第一介质层；
步骤407：在去除所述第二材料层及进行第一刻蚀之后的第一介质层的位置处填充栅极材料，以形成栅极层；
步骤408：对所述第二介质层及所述栅极层进行第三刻蚀，以形成接触孔。
图5a-图5h为本发明一实施例的三维存储器制造过程的剖面示意图。下面结合图4和图5a-图5h描述本实施例的三维存储器的形成方法。
本实施例中，步骤401的具体实现方式与步骤201的具体实现方式类似，仅对第一材料层和第二材料层的具体材料进行了进一步的限定，该过程的剖面图可以参见图5a。这里，类似的实现方式不再赘述。
在步骤402中，如图5b所示，对所述第一材料层中暴露的水平表面部分3101进行第二刻蚀，以使所述第一材料层中暴露的水平表面部分3101的厚度小于所述第一材料层中未暴露的水平表面部分的厚度3102。
实际应用中，进行第二刻蚀的步骤包括：采用干法刻蚀工艺进行第二刻蚀；其中，所述干法刻蚀工艺使用含有氟源或者氯源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氟源或者氯源来执行刻蚀。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体包括可用于刻蚀第一材料层的材料的刻蚀气体，更具体的，当所述第一材料层的材料包括氧化硅时，刻蚀气体可以是CHF3、CF4、CHF3+CF4、CHF3+O2、或者CF4+O2等。
步骤403的具体实现方式与步骤202的具体实现方式类似，该过程的剖面图可以参见图5c；步骤404的具体实现方式与步骤203的具体实现方式类似，该过程的剖面图可以参见图5d(在图5d中由于第一介质层330的材料与所述第二材料层320的材料类似，进行第一刻蚀之后的具有相同材料的第一介质层330＇与所述第二材料层连接在一起)。这里，类似的实现方式不再赘述。
实际应用中，在步骤404之后的制程中，将会形成栅极层350和接触孔360。具体地：
在步骤405中，如图5e所示，在进行第一刻蚀之后的第一介质的表面形成第二介质层340，以在为后续去除所述第二材料层340及所述进行第一刻蚀之后的第一介质层330时形成封闭空间，同时为接触孔刻蚀做准备。
实际应用中，所述第二介质层340的材料可以包括正硅酸乙酯(TEOS)。
实际应用中，所述第一介质层340可以通过CVD、ALD等工艺形成。
在步骤406中，如图5f所示，去除所述第二材料层340及所述进行第一刻蚀之后的第一介质层330＇。
实际应用时，在一些实施例中，所述去除所述第二材料层340及所述进行第一刻蚀之后的第一介质层330＇，包括：
利用湿法刻蚀工艺去除所述第二材料层320及所述进行第一刻蚀之后的第一介质层330＇。
实际应用时，这里，湿法刻蚀是指利用化学溶液将未被刻蚀的材料溶解。实际应用时，湿法刻蚀工艺所选择的刻蚀溶液可以为磷酸溶液，所述磷酸溶液具有高刻蚀选择比，其对氮化硅、多晶硅的蚀刻速率很高，而对氧化硅的蚀刻速率几近为零。
在步骤407中，如图5g所示，在去除所述第二材料层及进行第一刻蚀之后的第一介质层的位置处填充栅极材料，以形成栅极层350。
实际应用中，所述栅极材料可以包括钨。
实际应用中，可以通过CVD等工艺实现钨的填充。
在步骤408中，如图5h所示，对所述第二介质层340及栅极层350进行刻蚀，以形成接触孔360；所述接触孔360贯穿所述第二介质层340且延伸至栅极层350相应的台阶区域。
实际应用中，实际应用中，进行第三刻蚀的步骤包括：采用干法刻蚀工艺进行第三刻蚀；其中，所述干法刻蚀工艺使用含有氟源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氟源来执行刻蚀。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体包括可用于刻蚀第二介质层的材料及栅极材料的刻蚀气体，更具体的，当所述第二材料层的材料包括TEOS，栅极材料包括钨时，刻蚀气体可以是CHF4、CF4+CHF3、CHF4+H2、或者CHF4+O2等。
实际应用中，在后续的制程中，在接触孔中填充导电材料，如钨，以实现导电连接。
需要说明的是，尽管在此描述了三维存储器的示例性形成方法，但可以理解的是，一个或多个步骤可以从这一三维存储器的形成过程中被省略。例如，实际应用中，在进行刻蚀工艺前生成相应的掩膜层等。
本发明实施例，在不增加在不增加交替排列的第一材料层和第二材料层的高度的情况下，增加与接触孔接触的栅极层即字线(WL，Word line)的厚度，提高了接触孔刻蚀的工艺窗口，降低接触孔出现过刻蚀的风险.
基于上述三维存储器的制造方法，本发明实施例还提供了一种三维存储器，所述三维存储器包括：
呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层包含暴露的水平表面部分；
位于所述第一材料层暴露的水平表面部分上的第一介质层；各第一材料层暴露的水平表面部分上的各第一介质层之间不在同一高度；所述第一介质层的材料包括氮化硅或者多晶硅。
其中，在一些实施例中，所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅；第一材料层暴露的水平表面部分上的第一介质层的厚度大于位于所述第一材料层上一层的第二材料层的厚度。
其中，所述第一材料层中暴露的水平表面部分的厚度小于第一材料层中未暴露的水平表面部分的厚度。
在一些实施例中，所述第一材料层的材料包括氮化硅，所述第二材料层的材料包括氧化硅；第一材料层暴露的水平表面部分上的第一介质层的厚度小于位于所述第一材料层上一层的第二材料层的厚度。
需要说明的是，本发明实施例中提到的三维存储器可以包括三维NAND型存储器。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (6)

1.一种三维存储器的制造方法，其特征在于，包括：
提供衬底结构；所述衬底结构包含呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层具有暴露的水平表面部分；
在所述衬底结构的表面形成第一介质层；所述第一介质层的材料包括氮化硅或者多晶硅；
对所述第一介质层进行第一刻蚀，以使各第一材料层暴露的水平表面部分上的各第一介质层不在同一高度；
所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅；
在进行所述第一刻蚀后，第一材料层暴露的水平表面部分上的第一介质层的厚度大于位于所述第一材料层上一层的第二材料层的厚度。
2.根据权利要求1所述的方法，其特征在于，所述在所述衬底结构的表面形成第一介质层的步骤之前，所述方法还包括：
对所述第一材料层中暴露的水平表面部分进行第二刻蚀，以使所述第一材料层中暴露的水平表面部分的厚度小于所述第一材料层中未暴露的水平表面部分的厚度；
所述在所述衬底结构的表面形成第一介质层，包括：
在进行第二刻蚀后的所述第一材料层中暴露的水平表面部分上覆盖形成所述第一介质层。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在进行第一刻蚀之后的第一介质的表面形成第二介质层；
去除所述第二材料层及进行第一刻蚀之后的第一介质层；
在去除所述第二材料层及进行第一刻蚀之后的第一介质层的位置处填充栅极材料，以形成栅极层；
对所述第二介质层及所述栅极层进行第三刻蚀，以形成接触孔。
4.根据权利要求3所述的方法，其特征在于，所述去除所述第二材料层及进行第一刻蚀之后的第一介质层的步骤，包括：
利用湿法刻蚀工艺去除所述第二材料层及进行第一刻蚀之后的第一介质层。
5.一种半导体结构，其特征在于，包括：
呈阶梯状交替设置的第一材料层和第二材料层；所述第一材料层的每一层包含暴露的水平表面部分；
位于所述第一材料层暴露的水平表面部分上的第一介质层；各第一材料层暴露的水平表面部分上的各第一介质层之间不在同一高度；所述第一介质层的材料包括氮化硅或者多晶硅；
所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅；第一材料层暴露的水平表面部分上的第一介质层的厚度大于位于所述第一材料层上一层的第二材料层的厚度。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一材料层中暴露的水平表面部分的厚度小于第一材料层中未暴露的水平表面部分的厚度。
CN202011013987.2A 2020-09-24 2020-09-24 三维存储器及其制造方法 Active CN112164696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011013987.2A CN112164696B (zh) 2020-09-24 2020-09-24 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011013987.2A CN112164696B (zh) 2020-09-24 2020-09-24 三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN112164696A CN112164696A (zh) 2021-01-01
CN112164696B true CN112164696B (zh) 2022-01-25

Family

ID=73863659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011013987.2A Active CN112164696B (zh) 2020-09-24 2020-09-24 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN112164696B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571523A (zh) * 2021-07-21 2021-10-29 长江存储科技有限责任公司 三维存储器及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810639B (zh) * 2014-12-31 2019-03-08 上海格易电子有限公司 一种3d nand闪存结构及其制作方法
CN108493192B (zh) * 2018-06-04 2024-04-02 长江存储科技有限责任公司 三维存储器及其制造方法
CN108922891B (zh) * 2018-07-23 2019-12-10 长江存储科技有限责任公司 三维存储器及其制作方法
US10700089B1 (en) * 2019-02-12 2020-06-30 Sandisk Technologies Llc Three-dimensional memory device including locally thickened electrically conductive layers and methods of manufacturing the same

Also Published As

Publication number Publication date
CN112164696A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US11101276B2 (en) Word line contact structure for three-dimensional memory devices and fabrication methods thereof
KR102031182B1 (ko) 반도체 메모리 소자 및 그 제조방법
CN107611129B (zh) 三维非易失性存储器及其制造方法
TWI509746B (zh) 用於三維裝置的鑲嵌式導體
US11751395B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
US11004863B2 (en) Non-volatile memory with gate all around thin film transistor and method of manufacturing the same
JP2021535627A (ja) 三次元メモリデバイスおよびその製作方法
TWI647822B (zh) 三維非揮發性記憶體及其製造方法
US11335790B2 (en) Ferroelectric memory devices with dual dielectric confinement and methods of forming the same
CN112164696B (zh) 三维存储器及其制造方法
EP4191649A1 (en) Semiconductor structure and manufacturing method therefor
US10910402B1 (en) Three-dimensional and flash memory and manufacturing method thereof
CN112002695A (zh) 一种3d nand存储器件的制造方法
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
US7582560B2 (en) Method for fabricating semiconductor device
CN114420700A (zh) 一种半导体器件及其制备方法
CN110473961B (zh) 电阻式随机存取存储器结构及其制造方法
CN113066795B (zh) 一种半导体器件及其制备方法
US20220045066A1 (en) Semiconductor structure and method of manufacturing same
CN110071113B (zh) 三维非易失性存储器及其制造方法
TWI582926B (zh) 連接結構及其製作方法
CN115172277A (zh) 存储器的制作方法及存储器
CN113903704A (zh) 三维存储器及其制造方法
TW202207433A (zh) 半導體記憶裝置及其製造方法
CN114121978A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant