CN115172277A - 存储器的制作方法及存储器 - Google Patents

存储器的制作方法及存储器 Download PDF

Info

Publication number
CN115172277A
CN115172277A CN202110371860.6A CN202110371860A CN115172277A CN 115172277 A CN115172277 A CN 115172277A CN 202110371860 A CN202110371860 A CN 202110371860A CN 115172277 A CN115172277 A CN 115172277A
Authority
CN
China
Prior art keywords
hole
substrate
word line
filling hole
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110371860.6A
Other languages
English (en)
Inventor
于业笑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110371860.6A priority Critical patent/CN115172277A/zh
Priority to PCT/CN2021/107891 priority patent/WO2022213514A1/zh
Priority to US17/451,645 priority patent/US20220328495A1/en
Publication of CN115172277A publication Critical patent/CN115172277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种存储器的制作方法及存储器，涉及存储设备技术领域，用于解决存储器的存储速度和存储效率较低的技术问题，该存储器的制作方法包括：提供衬底，衬底的核心区内设置有字线；在衬底上形成介质层，蚀刻介质层，形成暴露字线的第一填充孔；在第一填充孔孔壁形成阻挡层，位于第一填充孔内的阻挡层围设成第一中间孔，第一中间孔暴露出字线；对暴露于第一中间孔内的字线进行蚀刻处理，去除字线上的第一残留物；在第一中间孔内形成第一导线，第一导线电连接字线。通过阻挡层对第一填充孔的孔壁进行保护，可以充分刻蚀第一残留物，从而减少第一导线与字线之间的接触电阻，提高存储器的性能。

Description

存储器的制作方法及存储器
技术领域
本发明涉及存储设备技术领域，尤其涉及一种存储器的制作方法及存储器。
背景技术
随着存储设备技术的逐渐发展，动态随机存储器(Dynamic Random AccessMemory，简称DRAM)以其较高的密度、以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器通常包括衬底和设置在衬底上的介质层，衬底包括核心区和外围区，核心区中设置有字线。介质层中设置有电连接位于核心区的字线的第一导线和连接位于外围区的衬底的第二导线。
相关技术中，在形成第一导线和第二导线时，需要先暴露核心区和字线以及外围区的衬底，字线金属表面以及衬底表面在暴露过程中易被氧化产生氧化物，而这些氧化物如果不清理完全，将会导致电连接处阻值升高，直接影响存储速度和存储效率。
发明内容
鉴于上述问题，本发明实施例提供一种存储器的制作方法及存储器，用于提高存储器的存储速度和存储效率。
为了实现上述目的，本发明实施例提供如下技术方案：
第一方面，本发明实施例提供一种存储器的制作方法，其包括：提供衬底，所述衬底的核心区内设置有字线；在所述衬底上形成介质层，蚀刻所述介质层，形成暴露所述字线的第一填充孔；在所述第一填充孔孔壁形成阻挡层，位于所述第一填充孔内的所述阻挡层围设成第一中间孔，所述第一中间孔暴露出所述字线；对暴露于所述第一中间孔内的所述字线进行蚀刻处理，去除所述字线上的第一残留物；在所述第一中间孔内形成第一导线，所述第一导线电连接所述字线。
本发明实施例提供的存储器的制作方法具有如下优点：
本发明实施例提供的存储器的制作方法包括：提供衬底，衬底的核心区内设置有字线；在衬底上形成介质层，蚀刻介质层，形成暴露字线的第一填充孔；在第一填充孔孔壁形成阻挡层，位于第一填充孔内的阻挡层围设成第一中间孔，第一中间孔暴露出字线；对暴露于第一中间孔内的字线进行蚀刻处理，去除字线上的第一残留物；在第一中间孔内形成第一导线，第一导线电连接字线。通过在第一填充孔孔壁上形成阻挡层，在后续去除字线上的第一残留物时，阻挡层对第一填充孔孔壁进行保护，从而可以对第一残留物充分进行去除，减少了第一残留物的含量，从而减少了的第一导线与字线之间的接触电阻，提高存储器的性能。此外，阻挡层还可以减少甚至避免第一填充孔孔壁弯曲，使得后续形成的第一导线内部空隙较少甚至没有，从而提高第一导线的传输电荷的能力，进一步提高存储器的存储速度和存储效率。
如上所述的存储器的制作方法，在所述第一填充孔孔壁形成阻挡层，位于所述第一填充孔内的所述阻挡层围设成第一中间孔，所述第一中间孔暴露出所述字线的步骤包括：在所述第一填充孔孔壁和孔底，以及所述介质层上形成所述阻挡层，位于所述第一填充孔内的所述阻挡层围设成所述第一中间孔；去除所述介质层上和位于所述第一中间孔孔底的所述阻挡层。
如上所述的存储器的制作方法，对暴露于所述第一中间孔内的所述字线进行蚀刻处理，去除所述字线上的第一残留物的步骤包括：等离子刻蚀去除所述字线上的第一残留物，生成第一反应物；湿法刻蚀去除所述第一反应物。
如上所述的存储器的制作方法，等离子刻蚀时所用的第一刻蚀气体为氢气和氩气的混合物；所述字线的材质为钨，所述第一残留物为氧化钨，所述第一反应物为钨。
如上所述的存储器的制作方法，在水平方向上，所述第一填充孔的尺寸大于所述字线的尺寸，且所述第一填充孔的孔壁与所述字线的边缘具有1-3nm的距离差。
如上所述的存储器的制作方法，所述衬底中还包括外围区，在所述外围区上的所述介质层内形成第二填充孔，所述第二填充孔暴露所述衬底。
如上所述的存储器的制作方法，在所述衬底上形成介质层，蚀刻所述介质层，形成暴露所述字线的第一填充孔的步骤之后，所述存储器的制作方法还包括：在所述第二填充孔孔壁上形成阻挡层，位于所述第二填充孔内的所述阻挡层围设成第二中间孔，所述第二中间孔暴露出所述衬底。
如上所述的存储器的制作方法，同时在所述第一填充孔孔壁和所述第二填充孔孔壁形成所述阻挡层。
如上所述的存储器的制作方法，同时在所述第一填充孔孔壁和所述第二填充孔孔壁形成所述阻挡层的步骤包括：在所述第一填充孔孔壁和孔底、所述第二填充孔孔壁和孔底，以及所述介质层上形成所述阻挡层；去除位于所述介质层上、位于所述第一中间孔孔底，以及位于所述第二中间孔孔底的所述阻挡层。
如上所述的存储器的制作方法，在所述第二填充孔孔壁上形成阻挡层，位于所述第二填充孔内的所述阻挡层围设成第二中间孔，所述第二中间孔暴露出所述衬底的步骤之后，所述存储器的制作方法还包括：对暴露于所述第二中间孔内的所述衬底进行蚀刻处理，去除所述衬底上的第二残留物；在第二中间孔内形成第二导线，所述第二导线电连接所述衬底。
如上所述的存储器的制作方法对暴露于所述第二中间孔内的所述衬底进行蚀刻处理，去除所述衬底上的第二残留物的步骤包括：等离子刻蚀去除所述衬底上的第二残留物，生成第二反应物；湿法刻蚀去除所述第二反应物。
如上所述的存储器的制作方法，等离子刻蚀时所用的第二刻蚀气体为臭氧和稀氢氟酸的混合物；所述衬底的材质为硅，所述第二残留物为氧化硅。
如上所述的存储器的制作方法，在所述第一中间孔内形成第一导线的同时，在所述第二中间孔内形成第二导线。
如上所述的存储器的制作方法，第二中间孔内形成第二导线，所述第二导线电连接所述衬底的步骤之前，所述存储器的制作方法还包括：在所述第二中间孔内形成金属复合物。
第二方面，本发明实施例还提供一种存储器，其包括：衬底，所述衬底包括核心区和外围区，所述核心区内设置有字线；介质层，所述介质层设在所述衬底上，所述介质层设有贯穿所述介质层的第一填充孔和第二填充孔，所述第一填充孔位于所述核心区上且延伸至所述字线，所述第二填充孔位于所述外围区上且延伸至所述衬底；阻挡层，所述阻挡层设置在所述第一填充孔孔壁以及所述第二填充孔孔壁，位于所述第一填充孔内的所述阻挡层围设成第一中间孔，所述第一中间孔暴露出所述字线，位于所述第二填充孔内的所述阻挡层围设成第二中间孔，所述第二中间孔暴露出所述衬底；第一导线，所述第一导线填充于所述第一中间孔内，且与所述字线电连接；第二导线，所述第二导线填充于所述第二中间孔内，且与所述衬底电连接。
本发明实施例提供的存储器具有如下优点：
本发明实施例提供的存储器包括：衬底、设置在衬底上的介质层，衬底包括核心区和外围区，核心区内设置有字线。介质层设有贯穿该层的第一填充孔和第二填充孔，第一填充孔位于核心区上且延伸至字线，以使字线暴露在第一填充孔内，第二填充孔位于外围区上且延伸至衬底，以使衬底暴露在第二填充孔内。第一填充孔孔壁和第二填充孔孔壁设置有阻挡层，位于第一填充孔内的阻挡层围设成第一中间孔，第一中间孔中填充有第一导线，第一导线与字线电连接；位于第二填充孔内的阻挡层围设成第二中间孔，第二中间孔中填充有第二导线，第二导线与衬底电连接。通过在第一填充孔孔壁和第二填充孔孔壁设置阻挡层，阻挡层对第一填充孔孔壁和第二填充孔孔壁进行保护，在清洗第一中间孔中的字线和第二中间孔中的衬底时，可以充分进行，以使第一中间孔中的字线和第二中间孔中的衬底的表面光洁、无异物，从而减少第一导线与字线之间、第二导线与衬底之间的接触电阻，提高存储器的存储速度和存储效率。此外，阻挡层还可以减少甚至避免第一填充孔孔壁与第二填充孔孔壁弯曲，后续形成的第一导线和第二导线内部空隙较少，从而提高第一导线和第二导线传输电荷的能力，进一步提高存储器的存储速度和存储效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的第一残留物和第二残留物的示意图；
图2为相关技术中的形成第一填充孔和第二填充孔后的示意图；
图3为相关技术中的形成第一导线和第二导线后的示意图；
图4为图3中C处的局部放大图；
图5为本发明实施例中的存储器的制作方法的流程图；
图6为本发明实施例中的形成第一填充孔后的结构示意图；
图7为本发明实施例中的形成阻挡层后的结构示意图；
图8为本发明实施例中的去除部分阻挡层后的结构示意图；
图9为本发明实施例中的去除第一残留物后的结构示意图；
图10为本发明实施例中的形成第一导线后的结构示意图；
图11为图10中D处的放大图；
图12为本发明实施例中的去除第二残留物后的结构示意图；
图13为本发明实施例中的形成第二导线后的结构示意图。
附图标记说明：
100-衬底； 110-字线；
120-第一残留物； 130-第二残留物；
140-隔离结构； 200-介质层；
210-第一保护层； 220-中间层；
230-第二保护层； 240-第一填充孔；
250-第二填充孔； 260-晶体管；
300-阻挡层； 310-第一中间孔；
320-第二中间孔； 400-第一导线；
500-第二导线； 600-空隙；
700-第二导电层； 800-金属复合物。
具体实施方式
参照图1至图4，相关技术中，制作存储器时，通常先在衬底100上形成介质层200，再在介质层200中形成第一填充孔240和第二填充孔250，第一填充孔240延伸至位于衬底100的核心区内的字线110，第二填充孔250延伸至位于外围区的衬底100。如图1所示，第一填充孔240暴露出字线110，第二填充孔250暴露出衬底100。暴露的字线110表面易形成第一残留物120，暴露的衬底100表面易形成第二残留物130。在第一填充孔240内形成第一导线400和在第二填充孔250内形成第二导线500之前，通常需要去除第一残留物120和第二残留物130，以减少第一导线400与字线110、第二导线500与衬底100之间的阻值，提高存储效率和存储速度。
然而，在去除第一残留物120和第二残留物130的过程中，第一残留物120和第二残留物130不易去除，影响存储器的性能。此外，第一填充孔240孔壁和第二填充孔250孔壁易出现图2所示的弯曲，使得后续形成的第一导线400和第二导线500内部形成图3和图4所示的空隙600，降低第一导线400和第二导线500传递电荷的能力，导致存储效率和存储速度较低。
为了提高存储器的存储效率和存储速度，本发明实施例提供一种存储器的制作方法，通过在第一填充孔孔壁形成阻挡层，在去除第一残留物的过程中，阻挡层对第一填充孔孔壁进行保护，以使第一残留物可以较为充分的去除，提高存储器的性能。此外，阻挡层还可以减少甚至避免第一填充孔孔壁弯曲，使得后续形成的第一导线内部的空隙较少甚至没有，从而提高第一导线的传输电荷的能力，进一步提高存储器的存储速度和存储效率。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
参照图5，本发明实施例提供一种存储器的制作方法，该制作方法包括以下步骤：
步骤S101、提供衬底，衬底的核心区内设置有埋入式字线。
衬底100可以为半导体衬底，例如硅(Si)衬底。当然本发明实施例中的并不是限定的，示例性的，衬底还可以为锗(Ge)衬底、绝缘体上硅(Silicon on Insulator，简称SOI)、锗化硅(SiGe)衬底、碳化硅(SiC)或者氮化镓(GaN)衬底等。
衬底100包括核心区，核心区位于图6所示的A处，核心区内设置有字线110，例如，字线110为埋入式字线。字线110可以包括第一导电层以及设置在第一导电层的侧壁和底壁的防扩散层，示例性的，第一导电层的材质为钨，防扩散层的材质为氮化钛。
字线110可以设置有多个，多个字线110间隔设置。例如，字线110之间设置隔离结构140，以将各字线110电气隔离，隔离结构140中可以填充氧化硅(SiO2)等绝缘材质。
在一种可能的示例中，如图6所示，衬底100包括核心区和外围区，核心区和外围区相邻接。核心区位于图6所示的A处，外围区位于图6所示的B处。衬底100核心区的上方后续形成有电容器，衬底100外围区的上方后续形成有外围电路，例如形成有晶体管260等。
步骤S102、在衬底上形成介质层，蚀刻介质层，形成暴露的第一填充孔。
继续参照图6，在衬底100上形成介质层200，刻蚀介质层200形成贯穿该层的第一填充孔240，第一填充孔240延伸至字线110，以暴露出字线110。
如图6所示，第一填充孔240孔底位于衬底100中，即第一填充孔240上部孔壁为介质层200，第一填充孔240下部孔壁为衬底100，且第一填充孔240内暴露字线110，以便于后续形成与字线110电连接的第一导线400。
介质层200可以为叠层结构，如图6所示，介质层200包括第一保护层210、中间层220和第二保护层230，第一保护层210设置在衬底100上，第一保护层210和第二保护层230的材质包括氮化硅(Si3N4)，中间层220的材质包括氧化硅。
在一种可能的示例中，在衬底100上依次沉积第一保护层210、中间层220和第二保护层230；刻蚀去除部分第一保护层210、部分中间层220和部分第二保护层230，以形成刻蚀孔，刻蚀孔暴露出衬底100；沿刻蚀孔刻蚀衬底100，在衬底100中形成刻蚀凹槽，刻蚀凹槽暴露出字线110，刻蚀孔和刻蚀凹槽形成第一填充孔240。
在水平方向上，第一填充孔240的尺寸大于字线110的尺寸，以便于形成阻挡层300和第一导线400。即以垂直于字线110的平面为截面，如图6所示的水平方向(X方向)上，第一填充孔240的截面宽度尺寸大于字线110的截面宽度尺寸。示例性的，在图6所示的水平方向上，第一填充孔240的孔壁与字线110的边缘具有1-3nm的距离差。
可以理解的是，形成第一填充孔240后，暴露的字线110表面上会形成氧化物，该氧化物即为字线110上的第一残留物120。第一残留物120暴露在第一填充孔240内，后续需要去除，以减少第一残留物120对字线110与第一导线400之间接触电阻的影响。
步骤S103、在第一填充孔孔壁形成阻挡层，位于第一填充孔内的阻挡层围设成第一中间孔，第一中间孔暴露出字线。
参照图7和图8，阻挡层300形成在第一填充孔240孔壁上，以对第一填充孔240孔壁进行保护，防止后续刻蚀时损伤第一填充孔240孔壁。位于第一填充孔240内的阻挡层300围设为第一中间孔310，阻挡层300可以为氮化钛(TiN)层。
在一种可能的示例中，在第一填充孔孔壁形成阻挡层，位于第一填充孔内的阻挡层围设成第一中间孔，第一中间孔暴露出字线可以包括以下步骤：
在第一填充孔孔壁和孔底，以及介质层上形成阻挡层，位于第一填充孔内的阻挡层围设成第一中间孔。
如图7所示，在第一填充孔240孔壁和孔底，以及介质层200上沉积形成阻挡层300。示例性的，阻挡层300通过原子层沉积(Atomic Layer Deposition，简称ALD)工艺形成，以获得致密性较好的阻挡层300。当然，阻挡层300也可以通过物理气相沉积(Physical VaporDeposition，简称PVD))工艺或者化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺等形成。
在第一填充孔孔壁和孔底，以及介质层上形成阻挡层之后，去除介质层上和位于第一中间孔孔底的阻挡层。
参照图8，通过方向性刻蚀，去除介质层200上和第一中间孔310孔底的阻挡层300，以暴露介质层200和字线110。可以理解的是，沿着图8所示竖直方向(Y方向)刻蚀去除部分阻挡层300，以减少图8所示水平方向(X方向)的刻蚀，即减少侧向刻蚀，较少的刻蚀第一填充孔240孔壁上的阻挡层300。示例性的，通过对等离子方向性的控制，以沿所需的方向刻蚀阻挡层300。
如图8所示，去除介质层200上和位于第一中间孔310孔底的阻挡层300后，字线110暴露在第一中间孔310中，暴露的字线110表面上具有第一残留物120，即字线110上的第一残留物120也暴露在第一中间孔310内。第一残留物120可以为字线110氧化后形成的氧化物。
步骤S104、对暴露于第一中间孔内的字线进行蚀刻处理，去除字线上的第一残留物。
参照图9，第一中间孔310内暴露出字线110以及字线110上的第一残留物120，对暴露的字线110进行蚀刻处理，去除字线110上的第一残留物120。如图9所示，字线110表面的第一残留物120至少去除部分，即第一残留物120剩余较少甚至没有。
本发明实施例中，对暴露于第一中间孔内的字线进行蚀刻处理，去除字线上的第一残留物的步骤可以包括：等离子刻蚀去除字线上的第一残留物，生成第一反应物；再湿法刻蚀去除第一反应物。
示例性的，字线110的材质为钨(W)，第一残留物120为氧化钨(WO3)，第一反应物为钨，等离子刻蚀时所用的第一刻蚀气体为氢气(H2)和氩气(Ar)的混合物，等离子刻蚀第一残留物120的反应式为：
WO3+3H2→W+3H2O↑；
通过第一刻蚀气体刻蚀第一残留物120时，第一残留物120发生还原反应，生成钨，再经湿法刻蚀，去除生成的钨，从而去除字线110上的第一残留物120，以形成较为光洁的字线110表面。
可以理解的是，去除字线110上的第一残留物120的过程中，阻挡层300较少被去除，可以对第一填充孔240孔壁进行保护，以使第一残留物120充分进行反应，提高第一残留物120的去除效果，第一残留物120较少或者没有剩余。例如，第一残留物120与阻挡层300可以具有较大的刻蚀速率选择比，从而在刻蚀第一残留物120的过程中，阻挡层300较少被刻蚀。
步骤S105、在第一中间孔内形成第一导线，第一导线电连接字线。
参照图10和图11，第一导线400填充在第一中间孔310中，第一导线400位于字线110上方且与字线110相接触，以使第一导线400与字线110电连接。示例性的，在第一中间孔310内沉积导电材料，以形成第一导线400，第一导线400的材质包括钨。
如图10和图11所示，第一导线400与字线110之间较少甚至没有第一残留物120，第一导线400与字线110之间的接触电阻较小，第一导线400与字线110之间的电荷传输较好，存储器的存储速度和存储效率较高。此外，阻挡层300较少刻蚀，一方面保护第一填充孔240孔壁不被刻蚀，第一填充孔240孔壁较直；另一方面也减少了第一填充孔240和第一中间孔310的弯曲(bowing)程度，在第一中间孔310内填充第一导线400时，第一导线400内部不易出现空隙，降低了第一导线400的阻值，提高了第一导线400传输电荷的能力，进一步提高存储器的性能。
本发明实施例提供的存储器的制作方法包括：提供衬底100，衬底100的核心区内设置有字线110；在衬底100上形成介质层200，蚀刻介质层200，形成暴露字线110的第一填充孔240；在第一填充孔240孔壁形成阻挡层300，位于第一填充孔240内的阻挡层300围设成第一中间孔310，第一中间孔310暴露出字线110；对暴露于第一中间孔310内的字线110进行蚀刻处理，去除字线110上的第一残留物120；在第一中间孔310内形成第一导线400，第一导线400电连接字线110。通过在第一填充孔240孔壁上形成阻挡层300，在后续去除字线110上的第一残留物120时，阻挡层300对第一填充孔240孔壁进行保护，从而可以对第一残留物120充分进行去除，减少了第一残留物120的含量，从而减少了的第一导线400与字线110之间的电阻，提高存储器的性能。此外，阻挡层300还可以减少甚至避免第一填充孔240孔壁弯曲，使得后续形成的第一导线400内部空隙600较少，从而提高第一导线400的传输电荷的能力，进一步提高存储器的存储速度和存储效率。
再参照图6至图11，本发明实施例中的衬底100还包括外围区，位于外围区上的介质层200内形成第二填充孔250，第二填充孔250延伸至衬底100，以暴露部分衬底100。
如图6所示，位于核心区上方的介质层200设有第一填充孔240，第一填充孔240贯穿介质层200且延伸至字线110；位于外围区上方的介质层200设有第二填充孔250，第二填充孔250贯穿介质层200，第二填充孔250中暴露出衬底100。
第一填充孔240和第二填充孔250可以在同一刻蚀过程中形成。示例性的，在衬底100上沉积介质层200；刻蚀去除部分介质层200，形成位于核心区上方的刻蚀孔和位于外围区上方的第二填充孔250，刻蚀孔和第二填充孔250内暴露衬底100；沿刻蚀孔刻蚀衬底100，形成刻蚀凹槽，刻蚀凹槽内暴露字线110，刻蚀孔和刻蚀凹槽形成第一填充孔240。
可以理解的是，形成第二填充孔250后，暴露的衬底100表面上会形成氧化物，该氧化物即为衬底100上的第二残留物130。第二残留物130暴露在第二填充孔250中，后续需要去除，以减少第二残留物130对衬底100与第二导线500之间的阻值的影响。
可以理解的是，第一填充孔240的尺寸可以与第二填充孔250的尺寸相同，也可以不同。其中，第一填充孔240的尺寸是指第一填充孔240的孔径，第二填充孔250的尺寸是指第二填充孔250的孔径，即如图6所示沿着X方向的尺寸。
需要说明的是，在衬底上形成介质层，蚀刻介质层，形成暴露字线的第一填充孔的步骤之后，存储器的制作方法还包括：在第二填充孔孔壁上形成阻挡层，位于第二填充孔内的阻挡层围设成第二中间孔，第二中间孔暴露出衬底。
参照图7和图8，阻挡层300形成在第二填充孔250孔壁，以对第二填充孔250孔壁进行保护，防止后续刻蚀时损伤第二填充孔第二填充孔250孔壁。位于第二填充孔250内的阻挡层300围设为第二中间孔320，阻挡层300可以为氮化钛层。在第二填充孔250孔壁上形成阻挡层300的步骤可以参照在第一填充孔240孔壁上形成阻挡层300的步骤，在此不再赘述。
在一种可能的示例中，同时在第一填充孔240孔壁和第二填充孔250孔壁形成阻挡层300，具体包括以下过程：在第一填充孔孔壁和孔底、第二填充孔孔壁和孔底，以及介质层上形成阻挡层；去除位于介质层上、位于第一中间孔孔底，以及位于第二中间孔孔底的阻挡层。
如图7所示，在第一填充孔240孔壁和孔底、第二填充孔250孔壁和孔底，以及介质层200上沉积形成阻挡层300，位于第一填充孔240的阻挡层300形成第一中间孔310，位于第二填充孔250的阻挡层300形成第二中间孔320。
如图8所示，刻蚀位于介质层200上、位于第一中间孔310孔底和位于第二中间孔320孔底的阻挡层300，去除部分阻挡层300后，暴露出介质层200远离衬底100的表面、字线110、字线110上的第一残留物120、部分衬底100和衬底100上的第二残留物130。示例性的，通过对等离子方向性的控制，以沿所需的方向刻蚀阻挡层300。
需要说明的是，在第二填充孔孔壁上形成阻挡层，位于第二填充孔内的阻挡层围设成第二中间孔，第二中间孔暴露出衬底的步骤之后，本发明实施例中的存储器的制作方法还包括：对暴露于第二中间孔内的衬底进行蚀刻处理，去除衬底上的第二残留物；在第二中间孔内形成第二导线，第二导线电连接衬底。
其中，对暴露于第二中间孔内的衬底进行蚀刻处理，去除衬底上的第二残留物的步骤包括：等离子刻蚀去除衬底上的第二残留物，生成第二反应物；湿法刻蚀去除第二反应物。
示例性的，衬底100的材质为硅，第二残留物130为氧化硅，等离子刻蚀时所用的第二刻蚀气体为臭氧(O3)和稀氢氟酸(DHF)的混合物，等离子刻蚀第二残留物130的反应式为：
SiO2+xHF+O3→SiFx+5H2O↑；
通过第二刻蚀气体刻蚀第二残留物130后，第一残留物120生成第二反应物，再经湿法刻蚀，去除生成的第二反应物，从而去除衬底100上的第二残留物130，以形成较为光洁的衬底100表面。
可以理解的是，去除衬底100上的第二残留物130的过程中，阻挡层300较少被去除，可以对第二填充孔250孔壁进行保护，以使第二残留物130充分进行反应，提高第二残留物130的去除效果，第二残留物130较少或者没有剩余。
需要说明的是，第一反应物和第二反应物可以在同一湿法刻蚀工序中去除，即湿法刻蚀去除第二反应物的同时，湿法刻蚀去除第一反应物。例如，湿法刻蚀时的刻蚀液可以为水和氢氟酸按照200：1比例混合配制的溶液。
在一种可能的示例中，参照图9和图12，可以先对暴露于第二中间孔320内的衬底100进行蚀刻处理，去除衬底100上的第二残留物130，如图12所示；然后在对暴露于第一中间孔310内的字线110进行蚀刻处理，去除字线110上的第一残留物120，如图9所示。
如此设置，在利用氢气和氩气的混合物去除第一残留物120的过程中，半导体结构位于氢气和氩气内，即氢气和氩气填充于第二中间孔320中，以对衬底100进行保护，避免衬底100再次被氧化。
第二中间孔320内形成第二导线500的同时，在第一中间孔310内形成第一导线400，即第一导线400和第二导线500同时形成。示例性的，在第一中间孔310内和第二中间孔320内沉积导电材料，形成位于第一中间孔310内的第一导线400和位于第二中间孔320内的第二导线500。
参照图10和图11，第一导线400电连接字线110，第二导线500电连接衬底100。第一导线400与第二导线500之间也可以电连接。如图10所示，在第一中间孔310内、第二中间孔320内和介质层200上沉积导电材料，形成第二导电层700。
可以理解的是，第二导电层700覆盖介质层200的上表面，位于第一中间孔310内的第二导电层700为第一导线400，位于第二中间孔320内的第二导电层700为第二导线500，第一导线400和第二导线500由位于介质层200上的第二导电层700电连接。
在一种可能的示例中，参照图13，在第二中间孔内形成第二导线，第二导线电连接衬底的步骤之前，存储器的制作方法还包括：在第二中间孔内形成金属复合物。如图13所示，第二中间孔320孔底形成有金属复合物800，示例性的，通过高温复合在第二中间孔320孔底形成硅钴复合物(CoSix)。
实施例二
参照图10和图11，本发明实施例还提供一种存储器，该存储器包括：衬底100、设置在衬底100上的介质层200，设置在介质层200内的第一导线400和第二导线500。
衬底100包括核心区和外围区，核心区和外围区相邻接。核心区位于图10所示的A处，外围区位于图10所示的B处。衬底100核心区的上方后续形成有电容器，衬底100外围区的上方后续形成有外围电路。
衬底100的核心区内设置有字线110，即字线110可以为埋入式字线。参照图10，字线110包括第一导电层以及设置在第一导电层的侧壁和底壁的防扩散层，示例性的，第一导电层的材质为钨，防扩散层的材质为氮化钛。字线110可以设置有多个，多个字线110间隔设置。例如，字线110之间设置隔离结构140，以将各字线110电气隔离。
介质层200设置在衬底100上，介质层200内设置有贯穿该层的第一填充孔240和第二填充孔250，第一填充孔240位于核心区上且延伸至字线110，第二填充孔250位于外围区上且延伸至衬底100。可以理解的是，第一填充孔240暴露字线110，第二填充孔250暴露衬底100。
第一填充孔240的尺寸可以与第二填充孔250的尺寸相同，也可以不同，其中，第一填充孔240的尺寸是指第一填充孔240的孔径，第二填充孔250的尺寸是指第二填充孔250的孔径。
第一填充孔240孔壁和第二填充孔250孔壁设置有阻挡层300，阻挡层300的材质可以为氮化硅。位于第一填充孔240内的阻挡层300围设成第一中间孔310，第一中间孔310暴露字线110；位于第二填充孔250内的阻挡层300围设成第二中间孔320，第二中间孔320暴露衬底100。
第一导线400填充于第一中间孔310内且与字线110电连接，第二导线500填充于第二中间孔320内且与衬底100电连接。第一导线400的材质和第二导线500的材质可以为钨、钴等。
在一种可能的示例中，第一中间孔310内、第二中间孔320内以及介质层200上设置第二导电层700。如图10所示，第二导电层700覆盖介质层200，且第二导电层700背离衬底100的表面齐平。位于第一中间孔310内的第二导电层700为第一导线400，位于第二中间孔320内的第二导电层700为第二导线500，第一导线400和第二导线500由位于介质层200上的第二导电层700电连接。
本发明实施例提供的存储器包括：衬底100、设置在衬底100上的介质层200，衬底100包括核心区和外围区，核心区内设置有字线110。介质层200设有贯穿该介质层200的第一填充孔240和第二填充孔250，第一填充孔240位于核心区上且延伸至字线110，以使字线110暴露在第一填充孔240内，第二填充孔250位于外围区上且延伸至衬底100，以使衬底100暴露在第二填充孔250内。第一填充孔240孔壁和第二填充孔250孔壁设置有阻挡层300，位于第一填充孔240内的阻挡层300围设成第一中间孔310，第一中间孔310中填充有第一导线400，第一导线400与字线110电连接；位于第二填充孔250内的阻挡层300围设成第二中间孔320，第二中间孔320中填充有第二导线500，第二导线500与衬底100电连接。通过在第一填充孔240孔壁和第二填充孔250孔壁设置阻挡层300，阻挡层300对第一填充孔240孔壁和第二填充孔250孔壁进行保护，在清洗第一中间孔310中的字线110和第二中间孔320中的衬底100时，可以充分进行反应，以使第一中间孔310中的字线110和第二中间孔320中的衬底100的表面光洁、无异物，从而减少第一导线400与字线110之间、第二导线500与衬底100之间的电阻，提高存储器的存储速度和存储效率。此外，阻挡层300还可以减少甚至避免第一填充孔240孔壁与第二填充孔250孔壁弯曲，后续形成的第一导线400和第二导线500内部空隙600较少，从而提高第一导线400和第二导线500传输电荷的能力，进一步提高存储器的存储速度和存储效率。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种存储器的制作方法，其特征在于，包括：
提供衬底，所述衬底的核心区内设置有字线；
在所述衬底上形成介质层，蚀刻所述介质层，形成暴露所述字线的第一填充孔；
在所述第一填充孔孔壁形成阻挡层，位于所述第一填充孔内的所述阻挡层围设成第一中间孔，所述第一中间孔暴露出所述字线；
对暴露于所述第一中间孔内的所述字线进行蚀刻处理，去除所述字线上的第一残留物；
在所述第一中间孔内形成第一导线，所述第一导线电连接所述字线。
2.根据权利要求1所述的存储器的制作方法，其特征在于，在所述第一填充孔孔壁形成阻挡层，位于所述第一填充孔内的所述阻挡层围设成第一中间孔，所述第一中间孔暴露出所述字线的步骤包括：
在所述第一填充孔孔壁和孔底，以及所述介质层上形成所述阻挡层，位于所述第一填充孔内的所述阻挡层围设成所述第一中间孔；
去除所述介质层上和位于所述第一中间孔孔底的所述阻挡层。
3.根据权利要求1所述的存储器的制作方法，其特征在于，对暴露于所述第一中间孔内的所述字线进行蚀刻处理，去除所述字线上的第一残留物的步骤包括：
等离子刻蚀去除所述字线上的第一残留物，生成第一反应物；
湿法刻蚀去除所述第一反应物。
4.根据权利要求3所述的存储器的制作方法，其特征在于，等离子刻蚀时所用的第一刻蚀气体为氢气和氩气的混合物；
所述字线的材质为钨，所述第一残留物为氧化钨，所述第一反应物为钨。
5.根据权利要求1所述的存储器的制作方法，其特征在于，在水平方向上，所述第一填充孔的尺寸大于所述字线的尺寸，且所述第一填充孔的孔壁与所述字线的边缘具有1-3nm的距离差。
6.根据权利要求1-5任一项所述的存储器的制作方法，其特征在于，所述衬底中还包括外围区，在所述外围区上的所述介质层内形成第二填充孔，所述第二填充孔暴露衬底。
7.根据权利要求6所述的存储器的制作方法，其特征在于，在所述衬底上形成介质层，蚀刻所述介质层，形成暴露所述字线的第一填充孔的步骤之后，所述存储器的制作方法还包括：
在所述第二填充孔孔壁上形成阻挡层，位于所述第二填充孔内的所述阻挡层围设成第二中间孔，所述第二中间孔暴露出所述衬底。
8.根据权利要求7所述的存储器的制作方法，其特征在于，同时在所述第一填充孔孔壁和所述第二填充孔孔壁形成所述阻挡层。
9.根据权利要求8所述的存储器的制作方法，其特征在于，同时在所述第一填充孔孔壁和所述第二填充孔孔壁形成所述阻挡层的步骤包括：
在所述第一填充孔孔壁和孔底、所述第二填充孔孔壁和孔底，以及所述介质层上形成所述阻挡层；
去除位于所述介质层上、位于所述第一中间孔孔底，以及位于所述第二中间孔孔底的所述阻挡层。
10.根据权利要求7所述的存储器的制作方法，其特征在于，在所述第二填充孔孔壁上形成阻挡层，位于所述第二填充孔内的所述阻挡层围设成第二中间孔，所述第二中间孔暴露出所述衬底的步骤之后，所述存储器的制作方法还包括：
对暴露于所述第二中间孔内的所述衬底进行蚀刻处理，去除所述衬底上的第二残留物；
在第二中间孔内形成第二导线，所述第二导线电连接所述衬底。
11.根据权利要求10所述的存储器的制作方法，其特征在于，对暴露于所述第二中间孔内的所述衬底进行蚀刻处理，去除所述衬底上的第二残留物的步骤包括：
等离子刻蚀去除所述衬底上的第二残留物，生成第二反应物；
湿法刻蚀去除所述第二反应物。
12.根据权利要求11所述的存储器的制作方法，其特征在于，等离子刻蚀时所用的第二刻蚀气体为臭氧和稀氢氟酸的混合物；
所述衬底的材质为硅，所述第二残留物为氧化硅。
13.根据权利要求10所述的存储器的制作方法，其特征在于，在所述第一中间孔内形成第一导线的同时，在所述第二中间孔内形成第二导线。
14.根据权利要求10所述的存储器的制作方法，其特征在于，第二中间孔内形成第二导线，所述第二导线电连接所述衬底的步骤之前，所述存储器的制作方法还包括：
在所述第二中间孔内形成金属复合物。
15.一种存储器，其特征在于，包括：
衬底，所述衬底包括核心区和外围区，所述核心区内设置有字线；
介质层，所述介质层设在所述衬底上，所述介质层设有贯穿所述介质层的第一填充孔和第二填充孔，所述第一填充孔位于所述核心区上且延伸至所述字线，所述第二填充孔位于所述外围区上且延伸至所述衬底；
阻挡层，所述阻挡层设置在所述第一填充孔孔壁以及所述第二填充孔孔壁，位于所述第一填充孔内的所述阻挡层围设成第一中间孔，所述第一中间孔暴露出所述字线，位于所述第二填充孔内的所述阻挡层围设成第二中间孔，所述第二中间孔暴露出所述衬底；
第一导线，所述第一导线填充于所述第一中间孔内，且与所述字线电连接；
第二导线，所述第二导线填充于所述第二中间孔内，且与所述衬底电连接。
CN202110371860.6A 2021-04-07 2021-04-07 存储器的制作方法及存储器 Pending CN115172277A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110371860.6A CN115172277A (zh) 2021-04-07 2021-04-07 存储器的制作方法及存储器
PCT/CN2021/107891 WO2022213514A1 (zh) 2021-04-07 2021-07-22 存储器的制作方法及存储器
US17/451,645 US20220328495A1 (en) 2021-04-07 2021-10-20 Method for manufacturing memory and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110371860.6A CN115172277A (zh) 2021-04-07 2021-04-07 存储器的制作方法及存储器

Publications (1)

Publication Number Publication Date
CN115172277A true CN115172277A (zh) 2022-10-11

Family

ID=83475537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110371860.6A Pending CN115172277A (zh) 2021-04-07 2021-04-07 存储器的制作方法及存储器

Country Status (2)

Country Link
CN (1) CN115172277A (zh)
WO (1) WO2022213514A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994478B (zh) * 2017-12-29 2021-03-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN108630706A (zh) * 2018-06-22 2018-10-09 长江存储科技有限责任公司 制作三维存储器的字线连接区的方法及三维存储器
CN108831891A (zh) * 2018-06-22 2018-11-16 长江存储科技有限责任公司 制作三维存储器的字线连接区的方法及三维存储器

Also Published As

Publication number Publication date
WO2022213514A1 (zh) 2022-10-13

Similar Documents

Publication Publication Date Title
CN110581103B (zh) 半导体元件及其制作方法
US11882683B2 (en) Method of forming semiconductor memory device having saddle portion
WO2022088758A1 (zh) 半导体结构的形成方法以及半导体结构
CN110061001B (zh) 半导体元件及其制作方法
CN112466888B (zh) 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
US20070218684A1 (en) Method for fabricating storage node contact plug of semiconductor device
CN114639721B (zh) 半导体结构及半导体结构的制作方法
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
WO2022088788A1 (zh) 半导体结构的形成方法以及半导体结构
CN110544617B (zh) 周边电路区内的氧化层的制作方法
CN112652623B (zh) 半导体器件的制作方法
CN112164696B (zh) 三维存储器及其制造方法
CN115172277A (zh) 存储器的制作方法及存储器
CN114038861A (zh) 一种3d nand存储器件及其制造方法
US20220328495A1 (en) Method for manufacturing memory and memory
EP4239667A1 (en) Manufacturing method for semiconductor structure, and semiconductor structure
CN113594098B (zh) 半导体器件及其制备方法
CN113066795B (zh) 一种半导体器件及其制备方法
CN117500270B (zh) 半导体结构及其制作方法
CN113707659B (zh) 半导体器件中孔、半导体器件的制备方法及半导体器件
CN115223943A (zh) 存储器的制作方法及存储器
CN115588646A (zh) 半导体结构的制备方法及半导体结构
CN117012702A (zh) 半导体结构的制作方法及半导体结构
CN114400204A (zh) 一种半导体结构及其制造方法
CN117500278A (zh) 磁性随机存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination