CN111508930B - 穿通孔及其形成方法 - Google Patents

穿通孔及其形成方法 Download PDF

Info

Publication number
CN111508930B
CN111508930B CN202010310045.4A CN202010310045A CN111508930B CN 111508930 B CN111508930 B CN 111508930B CN 202010310045 A CN202010310045 A CN 202010310045A CN 111508930 B CN111508930 B CN 111508930B
Authority
CN
China
Prior art keywords
disposed
semiconductor substrate
doped region
opening
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010310045.4A
Other languages
English (en)
Other versions
CN111508930A (zh
Inventor
A.比尔纳
H.布雷希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202010310045.4A priority Critical patent/CN111508930B/zh
Publication of CN111508930A publication Critical patent/CN111508930A/zh
Application granted granted Critical
Publication of CN111508930B publication Critical patent/CN111508930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了穿通孔及其形成方法。根据本发明的实施例，半导体芯片包括设置在衬底中或衬底上方的器件区、设置在器件区中的掺杂区以及设置在衬底中的穿通孔。穿通孔延伸穿过掺杂区。

Description

穿通孔及其形成方法
本申请是申请日为2014年2月25日、申请号为201410063357.4以及发明名称为“穿通孔及其形成方法”的发明专利申请的分案申请。
技术领域
本发明一般地涉及半导体器件，并且更具体地涉及穿通孔及其形成方法。
背景技术
半导体器件被用于各种电子应用诸如例如个人计算机、蜂窝电话、数码相机、功率转换和其它电子设备中。半导体器件通常通过以下方式来制作：在半导体衬底上方顺序地沉积材料的绝缘或介电层、导电层和半导体层，以及使用光刻来图案化各个层以在其上形成电路部件和元件。
晶体管是在半导体器件中频繁使用的元件。例如，在单个集成电路(IC)上可以存在数百万个晶体管，或者仅存在具有用于传导大电流的大栅极外围的单个晶体管。作为示例，在半导体器件制作中使用的普通类型的晶体管是金属氧化物半导体场效应晶体管(MOSFET)。晶体管通常包括设置在衬底中沟道区上方的栅极电介质以及形成在栅极电介质上方的栅极电极。源极区和漏极区形成在衬底内的沟道区的任一侧上。
金属化层形成在晶体管上方。金属化层包括用于互连晶体管的互连以及用于将晶体管与外部电路接触的接触焊盘。用于接触晶体管的电路可以引入显著的寄生效应，其能够使晶体管的性能降级。
发明内容
根据本发明的实施例，半导体芯片包括设置在衬底中或衬底上方的器件区、设置在器件区中的掺杂区以及设置在衬底中并且延伸穿过掺杂区的穿通孔。
根据本发明的另一实施例，半导体器件包括设置在衬底的有源区中的掺杂区以及设置在衬底中的多个穿通孔。多个穿通孔延伸穿过掺杂区。
根据本发明的另一实施例，半导体器件包括设置在衬底的有源区中的源极/漏极区以及设置在衬底中的穿通孔。穿通孔延伸穿过源极/漏极区。
根据本发明的另一实施例，半导体器件包括设置在衬底中并且包括第一源极/漏极的第一晶体管和设置在衬底中并且包括第二源极/漏极的第二晶体管。第一源极/漏极和第二源极/漏极共享公共区。第一穿通孔设置在公共区中。
根据本发明的另一实施例，形成半导体芯片的方法包括：在衬底中或衬底上方形成器件区；在器件区中形成掺杂区；以及在衬底中形成穿通孔。穿通孔延伸穿过掺杂区。
前面已非常广泛地概括了本发明实施例的特征，以便后面的本发明的详细描述可以被更好地理解。在下文中将描述本发明实施例的附加特征和优点，其形成本发明权利要求的主题。本领域技术人员应当意识到的是，公开的构思和具体实施例可以容易地被用作基础来修改或设计用于执行本发明的相同目的的其它结构或过程。本领域技术人员还应当认识到的是，这样的等同构造没有脱离在所附的权利要求中阐述的本发明的精神和范围。
附图说明
为了更完全地理解本发明及其优点，现在参考后面的、与附图一起做出的描述，其中：
图1图示了包括形成在隔离区中的常规穿通孔的半导体器件；
图2，包括图2A和2B，图示了根据本发明的实施例的在器件区中包括穿通孔的半导体器件，其中图2A图示了俯视图，并且图2B图示了截面图；
图3，包括图3A和3B，图示了根据本发明的替代实施例的包括耦合到顶部导电层的穿通孔的半导体器件，其中图3A图示了半导体器件的俯视图，并且图3B图示了半导体器件的截面图；
图4，包括图4A-4D，图示了根据本发明的实施例的在制作的各个阶段期间的半导体器件的截面图；
图5，包括图5A-5D，图示了根据本发明的替代实施例的半导体器件，在该半导体器件中穿通开口被部分填充，其中图5A图示了半导体器件的俯视图并且图5B-5D图示了半导体器件的截面图；
图6图示了半导体器件的俯视图的替代实施例，其中在邻近列中的穿通孔被布置在图案中；
图7，包括图7A-7C，图示了具有横向偏移穿通孔的半导体器件的替代实施例，其中图7A图示了俯视图，并且图7B和7C图示了放大的替代俯视图；
图8，包括图8A和8B，图示了具有与穿通孔集成的顶部金属化层的半导体器件的替代实施例，其中图8A图示了俯视图，而图8B图示了截面图；
图9，包括图9A-9D，图示了根据本发明的替代实施例的具有不同纵横比的多个穿通孔的半导体器件的放大的俯视图；
图10，包括图10A-10F，图示了根据本发明的替代实施例的具有与顶部导电层集成的且具有不同纵横比的多个穿通孔的半导体器件的俯视图；
图11，包括图11A和11B，图示了根据本发明的替代实施例的具有被设置为穿过晶体管漏极区的一个或多个穿通孔的指状晶体管的截面图；
图12图示了根据本发明的替代实施例的具有被设置为穿过漏极、源极或栅极区的一个或多个穿通孔的指状晶体管的截面图；
图13，包括图13A和13B，图示了包括双极结型器件的半导体器件的俯视图的替代实施例，该双极结型器件包括多个穿通孔；
图14图示了包括具有穿通孔的多栅极晶体管的半导体器件的俯视图的替代实施例；
图15，包括图15A-15H，图示了根据本发明的实施例的不同形状的穿通孔；
在不同图中对应的数字和符号通常指代对应的部分，除非另外指明。图被绘制以清楚地图示实施例的有关方面并且不一定按比例绘制。
具体实施方式
下面详细论述各个实施例的制造和使用。然而，应当认识到的是，本发明提供许多可应用的发明构思，这些发明构思可以体现在广泛的各种具体上下文中。论述的具体实施例仅说明了制造和使用本发明的具体方式，并且不限制本发明的范围。
图1图示了包括常规穿通孔的半导体器件。
穿通孔在许多半导体器件应用中用于减少例如由接合线另外引入的寄生效应，诸如电感、电容。许多半导体器件(诸如功率半导体器件)可以包括具有多个手指的指状晶体管以在不建立长结构的情况下增加电流量。
参照图1，在常规半导体器件中，多个器件区耦合到公共接合焊盘11。多个器件区通过互连55耦合到接合焊盘11。接下来，接合焊盘11通过穿通孔50耦合到衬底10的背侧(例如，耦合到封装管脚)。
因此，穿通孔50放置在与衬底10的器件区物理分离的穿通孔区15中。穿通孔区15可以通过隔离区5(例如沟槽隔离层)与器件区隔离。
使用穿通孔50意图消除器件区和封装管脚之间的全部寄生现象。然而，本发明的发明人已识别这些互连55自身可以引入显著的寄生效应由此减少了与穿通孔50的形成相关联的益处。
本发明的实施例通过消除与互连55相关联的寄生效应来显著地最小化寄生效应。将使用图2来描述本发明的结构实施例。将使用图3和5-14来描述进一步的替代结构实施例。将使用图4来描述制作半导体器件的方法的实施例。
图2，包括图2A和2B，图示了根据本发明实施例的半导体器件。图2A图示了俯视图，并且图2B图示了截面图。
图2A图示了包括指状场效应晶体管的半导体器件的一个实施例。在一个实施例中，指状场效应晶体管可以是n沟道金属绝缘体场晶体管。在另一实施例中，指状场效应晶体管可以是p沟道金属绝缘体场效应晶体管。在一个实施例中，指状场效应晶体管包括平面晶体管，而在另一实施例中，指状场效应晶体管包括多栅极晶体管，诸如鳍式场效应晶体管(FINFET)。
参照图2A，指状场效应晶体管包括多个源极区30。多个漏极区40布置在多个源极区30中的每个邻近的源极区之间。在一个实施例中，多个源极区30和多个漏极区40设置在衬底10内的阱区35中(图2B)。在一些实施例中，多个源极区30和多个漏极区40可以部分地或完全地形成在衬底10上方并且还可以包括升高的源极/漏极区。在各个实施例中，多个源极区30和多个漏极区40的净掺杂与阱区35的净掺杂相反。
另外，多个栅极线20中的栅极线设置在衬底10上方。多个栅极线20中的栅极线布置在多个源极区30中的源极区和多个漏极区40中的漏极区之间。
在一个或多个实施例中，多个栅极线20可以耦合在一起。在一个或多个实施例中，可以使用设置在与多个栅极线相同的金属层级中的另一导线25耦合多个栅极线20。在一个或多个实施例中，多个栅极线20是指状结构的部分。在替代实施例中，可以使用上面的金属层级连接多个栅极线。
在各个实施例中，衬底10可以包括硅衬底。衬底10可以包括基体硅衬底或绝缘体上硅衬底。在一个或多个实施例中，衬底10可以包括化合物半导体诸如II VI半导体，或III-V半导体。在各个实施例中，衬底10可以包括SiC、SiGe、GaN或其它半导体材料。在一个或多个替代实施例中，衬底10可以包括在硅基体衬底上方的氮化镓层。在一个或多个实施例中，衬底10可以包括外延层，外延层包括异质外延层。在替代实施例中，衬底10可以包括硅上方的碳化硅层。在一个或多个实施例中，衬底10可以包括例如在其内可以制作器件(诸如晶体管或二极管)的任何其它适合的半导体。
隔离区5形成在衬底10中，包围衬底10内的有源器件。作为示例，隔离区5可以包括浅沟槽隔离(STI)区、深沟槽(DT)隔离区、场氧化物隔离区或其它绝缘区。
在各个实施例中，衬底10可以包括多个有源器件，诸如场效应晶体管、双极晶体管、二极管、晶闸管等。衬底10还可以包括无源器件，诸如电容器、电感器和电阻器。
如在图2B中图示的，多个穿通孔50设置在多个源极区30中。在一个实施例中，多个源极区30中的每个源极区具有多个穿通孔50的行。在替代实施例中，多个穿通孔50的多于一行可以形成在单个源极区内。因此，在一个实施例中，多个穿通孔50可以从衬底10的背侧彼此耦合。可替代地，可以在堆叠芯片时耦合多个穿通孔50。
图2B图示了根据本发明实施例的半导体器件的放大截面图。
图2B图示了图2A中图示的半导体器件内的两个邻近的晶体管。参照图2B，第一晶体管101和第二晶体管102彼此相邻设置。第一晶体管101和第二晶体管102包括多个源极区30中的源极区和多个漏极区40中的漏极区。在一个或多个实施例中，漏极区可以是共享区。多个源极区30和多个漏极区40可以形成在阱区35内。依赖于晶体管的类型(p沟道或n沟道)，阱区35可以是p型或n型阱。在各个实施例中，第一晶体管101和第二晶体管102可以是p沟道或n沟道场效应晶体管。
参照图2B，多个栅极线20设置在源极区和漏极区之间。另外，第一晶体管101和第二晶体管102中的每个可以包括一个或多个间隔部，诸如第一间隔部51和第二间隔部52。
接触层60可以设置在多个源极区30、多个漏极区40的顶表面上方，并且可选地在多个栅极线20上方。在一个或多个实施例中，接触层60可以包括硅化物层。在一个实施例中，接触层60可以包括金属半导体化合物。
在各个实施例中，多个穿通孔50设置在衬底中。多个穿通孔50延伸穿过多个源极区30和接触层60。多个穿通孔50可以完全地或部分地用导电填充材料填充，导电填充材料可以是任何适合的导体。例如，在一个或多个实施例中，多个穿通孔50可以包括铜、钛、钨、掺杂的多晶硅等。半导体器件可以进一步包括附加的金属化层，为了清楚，附加的金属化层没有图示。
在各个实施例中，多个穿通孔50中的每个包括微通孔，微通孔可以具有大纵横比(沿x轴的宽度Wtsv和沿z轴的深度Dtsv)。在一个或多个实施例中，多个穿通孔50的宽度Wtsv可以是大约0.1μm到大约25μm，并且在一个实施例中大约0.1μm nm到大约5μm。在一个或多个实施例中，多个穿通孔50的宽度Wtsv对多个穿通孔50的深度Dtsv的比率是大约1：3到大约1：100，并且在一个实施例中大约1：5到大约1：20。
图3，包括图3A和3B，图示了根据本发明的替代实施例的具有耦合到顶部导电层的多个穿通孔的半导体器件。图3A图示了半导体器件的俯视图，并且图3B图示了半导体器件的截面图。
在这个实施例中，多个穿通孔50不仅形成在衬底10内而且可以形成在设置在衬底10上方的层内。如图3B中图示的，导电层70设置在多个源极区30中的每个的部分上方。在一个或多个实施例中，导电层70可以包括金属氮化物或金属硅氮化物。在一个实施例中，导电层70包括TiSiN或TiN层。在替代实施例中，导电层70包括W、Al、TaN、Ta或Cu的层。多个穿通孔50可以延伸穿过导电层70。因此，导电层70电耦合到多个穿通孔50中的穿通孔。如图3B中图示的，导电层70在接触层60的顶表面上方延伸并且因此在穿通孔和接触层60之间提供更大的接触面积。因此，导电层70可以减少接触层60和穿通孔50之间的接触电阻。
参照图3B，层间介电层110可以设置在栅极线20上方。接触塞120可以形成在层间介电层110内以耦合晶体管的区。因此，接触塞120可以通过接触层60耦合到多个源极区30和多个漏极区40。
图4，包括图4A-4D，图示了根据本发明的实施例的在制作的各个阶段期间的半导体器件。
参照图4A，图示了多个栅极线20、多个源极区30和多个漏极区40形成之后的半导体器件。半导体器件还可以包括其它区诸如沟道区，其可以例如包括晕圈(halo)区。
接下来，参照图4B，接触层60形成在多个源极区30和多个漏极区40上方。接触层60可以形成在多个栅极线20上方。接触层60可以通过沉积接触金属以及加热接触金属以便形成金属相来形成。例如，在一个实施例中，接触层60包括金属硅化物，诸如硅化镍、硅化钴、硅化钛等。
在形成接触层60之后，在衬底10上方可选地沉积导电层。可以使用常规光刻技术来图案化导电层以形成导电层70。在一个或多个实施例中，导电层70包括金属。在一个示例中，导电层70由铜制成。在特定示例中，使用双镶嵌方法(即导电层70的填充和穿通硅通孔的导电填充150在一个步骤中形成)来生成导电层70。在一个实施例中，导电层70包括金属氮化物。在一个示例中，导电层70包括用硅钝化的氮化钛。例如，氮化钛层可以被沉积和图案化。在图案化之后，氮化钛层可以在硅烷环境中被钝化从而形成硅钝化的氮化钛或TiSiN。
参照图4C，在衬底10中形成多个开口80。在一些实施例中，多个开口80可以形成为穿过导电层70。在一些实施例中，可以执行中间可选退火来平滑多个开口80的边缘。例如，在一个或多个实施例中，可以执行氢退火。在一个实施例中，开口80包括隔离层。
如接下来在图4D中图示的，填充多个开口80以形成多个通孔90。衬底10可以从背侧被薄化以暴露多个通孔90的底表面，由此形成例如图3B中图示的多个穿通孔。随后的处理可以如常规半导体处理中一样进行。
图5，包括图5A-5D，图示了根据本发明的替代实施例的半导体器件，在该半导体器件中穿通开口被部分地填充。图5A图示了半导体器件的俯视图并且图5B-5D图示了半导体器件的截面图。
这个实施例图示了本发明的替代实施例，其中穿通孔的开口用导电材料部分地填充。如图5B的放大截面图中图示的，导电填充150部分地填充穿通开口并且用作穿通开口的侧壁的衬里。在一个实施例中，导电填充150可以是导电衬里。可替代地，导电填充150可以填充并且覆盖多个开口80的侧壁。在导电填充150之后余留的多个开口80可以用虚拟填充材料160部分地或完全地填充，在一个实施例中，虚拟填充材料160可以是氧化物。在一些实施例中，如在图5C中图示的，在用虚拟填充材料160填充多个开口80之后可以留下空隙170。图5D图示了包括介电衬里155的进一步的实施例，介电衬里155把穿通孔中的导电材料与衬底10物理地且电地分离。介电衬里155可以包括氧化物或氮化物，诸如氧化硅或氮化硅。在其它实施例中，介电衬里155可以包括本领域普通技术人员已知的适合于在高纵横比开口内沉积的其它电介质。
图6图示了半导体器件的替代实施例，其中穿通孔布置在图案中。
在这个实施例中，邻近的列(即邻近的源极区30)中的穿通孔50错开。多个穿通孔50按这样的布局布置以最大化由穿通孔50产生的应变衰减(或应力场)。在一个实施例中，多个穿通孔50的布局可以用于确保在栅极线20之下的横向应力(例如，定向在x轴(σxx)中的应力沿y轴的最小变化)是一致的。这是因为应力中的变化可以导致载流子迁移率中的变化，载流子迁移率中的变化可以在ON(导通)电流中导致显著变化。
在一些实施例中，多个穿通孔50的布局可以引起沿电流流动方向(x轴)的压缩应变。可替代地，在一些实施例中，多个穿通孔50的布局可以在多个栅极线20之下引起沿电流流动方向(x轴)的拉伸应变或沿z轴的压缩应变。可以通过填充材料来调整来自多个穿通孔50的应变场。例如，在一些实施例中，图2中图示的填充的穿通孔可以生成压缩应变而图5C中图示的部分填充可以生成拉伸应变或减轻先前在衬底10中生成的应变。例如，在一个实施例中，部分填充配置可以用于防止封装时的可靠性问题，例如脱层、在焊接接头处断裂等。
图7，包括图7A-7C，图示了具有横向偏移穿通孔的半导体器件的替代实施例。
在这个实施例中，在晶体管的相同源极区30内的多个穿通孔50可以横向偏移。例如，横向偏移可以用于在栅极线20之下生成更一致的应变场。可替代地，横向偏移可以用于减小多个穿通孔50的边缘处的应力集中和防止应力相关的脱层和其它问题。
参照图7A，在一个实施例中，多个穿通孔50中交替的穿通孔可以偏移达第一偏移距离(O1)。在一个实施例中，第一偏移距离(O1)可以与在沿第一偏移距离的方向上测量的多个穿通孔50中每个的宽度大约相同。在替代实施例中，第一偏移距离(O1)可以大约是多个穿通孔50中每个的宽度的0.2倍到大约10倍。
在进一步的实施例中，例如如图7B中图示的，每个源极区30可以包括布置在多个行和列中的多个穿通孔50。另外，如图7B中图示的，本发明的实施例还可以应用于图7B中图示的隔离栅极结构。在图7C中图示的另一替代实施例中，在一定数量的列(在图示中为3列)之后，多个穿通孔50的布置可以重复。
图8，包括图8A和8B，图示了具有与穿通孔集成的顶部金属化层的半导体器件的替代实施例。图8A图示了俯视图，而图8B图示了截面图。
在这个实施例中，每个源极区30可以包括较少数量的穿通孔50但是穿通孔50的顶层在源极区上方延伸并且因此增加源极区30(或对应的接触金属)和穿通孔50之间的接触面积。
如图8A中图示的，在一个实施例中，每个源极区30具有单个穿通孔50。如在图8A中图示的，导电层70的两个横向偏移层设置在每个源极区30上方。在替代实施例中，每个源极区30可以包括单个导电层70。在各个实施例中，穿通孔50沿多个栅极线20延伸以便覆盖多个栅极线20的外围。在一个或多个实施例中，穿通孔50的长度比多个栅极线20中的栅极线的对应长度多大约20％。
另外，如图8B中图示的，导电层70接触穿通孔的导电填充150并且与源极区30重叠。在一个或多个实施例中，导电层70可以设置在接触层60上。在一些实施例中，导电填充150和导电层70可以同时形成并且因此可以包括相同的材料层。图8B图示了用导电填充150和虚拟填充材料160填充的穿通孔，但是在其它实施例中，穿通孔50可以用导电填充150完全填充。
图9，包括图9A-9D，图示了根据本发明的替代实施例的具有多个穿通孔的半导体器件的俯视图。
图9图示了在各个替代实施例中在制造多个穿通孔时不同的可能的几何形状。图9A-9D图示了具有不同纵横比的穿通孔。图9A图示了具有大约1：1的纵横比的、设置在具有多个栅极线20和多个漏极区40的指状晶体管的部分的多个源极区30中的源极区中的多个穿通孔50。
图9B图示了具有大约2：1的纵横比的多个穿通孔50。如图9B中图示的，沿y轴测量的穿通孔的长度大约是沿x轴测量的穿通孔的宽度的两倍，x轴是晶体管内电流流动的方向。图9C图示了替代实施例，其中多个穿通孔50具有大约3：1的纵横比。如图9C中图示的，沿y轴测量的穿通孔的长度大约是沿x轴测量的穿通孔的宽度的三倍。图9D图示了替代实施例，其中多个穿通孔50的纵横比是大约4：1。如图9D中图示的，沿y轴测量的穿通孔的长度大约是沿x轴测量的穿通孔的宽度的四倍。在各个实施例中，沿y轴测量的穿通孔的长度是沿x轴测量的穿通孔的宽度的大约1倍到大约10倍。
图10，包括图10A-10F，图示了根据本发明的替代实施例的具有与顶部导电层集成的多个穿通孔的半导体器件的俯视图。
在进一步的替代实施例中，穿通孔可以耦合到顶部导电层70，穿通孔可以形成在一个或多个列中。参照图10A，具有大约1：1纵横比的多个穿通孔50耦合到顶部导电层70。图10B-10D图示了具有替代的纵横比(例如多个穿通孔50可以具有大约2：1(图10B)、3：1(图10C)、4：1(图10D)和其它比率的纵横比)的进一步实施例。
另外，如图10E和10F中图示的，在各个实施例中，多个穿通孔50中的邻近的穿通孔之间的间隔可以变化。在一个实施例中，作为示例，多个穿通孔50中的邻近的穿通孔之间的间隔可以依赖于技术节点。
图11，包括图11A和11B，图示了根据本发明的替代实施例的具有被设置为穿过晶体管漏极区或隔离区的一个或多个穿通孔的指状晶体管的截面图。
虽然前面的实施例图示了设置在晶体管的源极区中的多个穿通孔50，但是在一个或多个实施例中，多个穿通孔50可以设置在晶体管的其它区中。例如，图11A图示了一个实施例，其中多个穿通孔50设置在指状晶体管的漏极区40中。图11B图示了替代实施例，其中穿通孔包括隔离衬里65。
图12图示了根据本发明的替代实施例的具有被设置为穿过漏极、源极或栅极区的一个或多个穿通孔的指状晶体管的截面图。
在各个实施例中，多个穿通孔50可以设置在源极、漏极或甚至栅极区中。图12图示了根据这样的替代实施例的各种可能性。接触或延伸穿过栅极线20的穿通孔50可以设置在围绕有源器件的隔离区中。例如，栅极线20的在邻近的栅极线20之间的部分可以接触多个穿通孔50。
图13，包括图13A和13B，图示了包括双极结型器件的半导体器件的俯视图的替代实施例，该双极结型器件包括多个穿通孔。
参照图13，双极结型器件包括第一发射极/集电极区210、基极区220和第二发射极/集电极区230。在一个实施例中，双极结型器件可以是NPN晶体管。在另一实施例中，双极结型器件可以是PNP晶体管。
参照图13A，在一个实施例中，第一发射极/集电极区210可以包括多个穿通孔50。在各个实施例中，第一发射极/集电极区210可以是发射极或集电极。图13B图示了替代实施例，其示出了设置为穿过双极结型晶体管的基极区220的多个穿通孔50。
图14图示了包括具有穿通孔的多栅极晶体管的半导体器件的俯视图的替代实施例。
参照图14，在或多个实施例中，多个鳍片135形成多栅极场效应晶体管或鳍式场效应晶体管的部分。多个鳍片135可以在公共源极区30被耦合，公共源极区30可以是外延区，例如升高的源极/漏极区。在一个或多个实施例中，可以在源极区30的每个处形成多个穿通孔50。
图15，包括图15A-15H，图示了根据本发明的实施例的不同形状的穿通孔。
在各个实施例中，每个穿通孔可以被配置成具有任何适合的形状。在一个实施例中，图15A图示了矩形通孔。根据各个替代实施例，图15B图示了圆形穿通孔，图15C图示了椭圆形穿通孔，图15D图示了三角形穿通孔，图15E图示了多边穿通孔。在另一替代实施例中，图15F图示了徽章形穿通孔。在另一替代实施例中，图15G图示了骨头形穿通孔。图15H图示了根据另一替代实施例的骨头形穿通孔的组合。在这个实施例中，骨头形区的布置可以是对齐的，以便最小化穿通孔周围的应力集中。换句话说，来自穿通孔的应力可以通过使用交织的骨头形穿通孔阵列来均匀化。如图示的，骨头形穿通孔的第一阵列50A沿第一方向布置，而骨头形穿通孔的第二阵列50B沿与骨头形穿通孔的第一阵列50A垂直的第二方向布置。可以通过应用对导电层70的部分填充来获得图15H中的图案的总应力/应变场的最小值。
术语“源极”和“漏极”仅用于标识并且在各个实施例中可以是可互换的。例如，在一个或多个实施例中，源极可以是针对电子(负电流)或空穴(正电流)的源极。
如在各个实施例中描述的，包括金属的材料可以例如是纯金属、金属合金、金属化合物、金属间化合物等，即包括金属原子的任何材料。例如，铜可以是纯铜或包括铜的任何材料，诸如但不限于铜合金、铜化合物、铜金属间化合物、包括铜的绝缘体和包括铜的半导体。
虽然已参照说明性实施例描述了本发明，但是本描述不意图以限制的意义被解释。通过参考本描述，说明性实施例的各种修改和组合以及本发明的其它实施例对于本领域技术人员将是显而易见的。作为图示，在替代实施例中，图2-15中描述的实施例可以彼此组合。因此所附的权利要求意图包含任何这样的修改或实施例。
虽然已详细描述了本发明及其优点，但是应当理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，在本文中可以做出各种改变、替换和变更。例如，本领域技术人员将容易理解的是，可以改变本文中描述的许多特征、功能、过程和材料同时保持在本发明的范围内。
此外，本申请的范围不意图限制为说明书中描述的过程、机器、制造、物质成分、装置、方法和步骤的特定实施例。如本领域普通技术人员将从本发明的公开内容容易地意识到的，根据本发明可以利用现存的或以后将开发的、与本文中描述的对应的实施例执行基本相同功能或获得基本相同结果的过程、机器、制造、物质成分、装置、方法或步骤。因此，所附的权利要求意图在其范围内包括这样的过程、机器、制造、物质成分、装置、方法或步骤。

Claims (13)

1.一种半导体芯片，其包括：
器件区，所述器件区设置在半导体衬底中或半导体衬底上方；
导电层，所述导电层设置在所述半导体衬底上方；
第一掺杂区，所述第一掺杂区设置在所述器件区中；以及
开口，所述开口设置在所述半导体衬底中，所述开口完全穿过所述导电层、所述第一掺杂区和所述半导体衬底延伸，其中所述开口包括顶部部分、中心部分和底部部分，其中所述顶部部分穿过所述导电层延伸到所述第一掺杂区中，其中所述底部部分延伸到所述半导体衬底的主表面，其中所述中心部分设置在所述顶部部分与所述底部部分之间，其中所述开口包括从所述顶部部分延伸到所述底部部分的侧壁，其中导电填充材料部分填充包括所述底部部分的所述开口，其中所述导电填充材料沿着所述开口的所述侧壁设置，以便在所述中心部分中具有空隙，其中所述顶部部分用虚拟填充材料部分地填充，并且其中具有所述导电填充材料、所述空隙和所述虚拟填充材料的所述开口限定第一穿通孔，所述第一穿通孔完全穿过所述导电层、所述第一掺杂区和所述半导体衬底延伸，其中所述开口的所述侧壁是竖直的，并且其中所述顶部部分中的所述虚拟填充材料具有连续线性锥形形状，其中所述连续线性锥形形状仅沿着所述开口的整个所述顶部部分来形成。
2.根据权利要求1所述的芯片，进一步包括：
第二穿通孔，所述第二穿通孔设置在所述半导体衬底中并且穿过所述第一掺杂区延伸，其中所述第二穿通孔完全穿过所述半导体衬底延伸。
3.根据权利要求1所述的芯片，其中，所述器件区包括场效应晶体管，并且其中所述第一掺杂区是所述场效应晶体管的源极区。
4.根据权利要求1所述的芯片，进一步包括：
第二掺杂区，所述第二掺杂区设置在所述半导体衬底中或所述半导体衬底上方，
所述第一掺杂区和所述第二掺杂区形成场效应晶体管、双极晶体管、二极管或晶闸管的部分。
5.根据权利要求1所述的芯片，进一步包括：
第二掺杂区和第三掺杂区，所述第二掺杂区和所述第三掺杂区设置在所述器件区中；以及
具有第一区和第二区的栅极，所述栅极的所述第一区设置在所述第一掺杂区与所述第二掺杂区之间，所述栅极的所述第二区设置在所述第二掺杂区与所述第三掺杂区之间。
6.根据权利要求1所述的芯片，进一步包括接触层，所述接触层设置在所述半导体衬底中，所述第一穿通孔穿过所述接触层延伸。
7.根据权利要求6所述的芯片，进一步包括：
介电层，所述介电层设置在所述半导体衬底上方；以及
接触塞，所述接触塞穿过所述介电层设置，所述接触塞接触所述接触层。
8.根据权利要求6所述的芯片，其中，所述导电层包括所述导电填充材料。
9.根据权利要求1所述的器件，其中，所述虚拟填充材料包括氧化物。
10.一种半导体器件，其包括：
第一栅极线，所述第一栅极线设置在半导体衬底上方；
第二栅极线，所述第二栅极线设置在所述半导体衬底上方，所述第二栅极线平行于所述第一栅极线；
导电层，所述导电层设置在所述半导体衬底上方；
多个开口，所述多个开口设置在所述半导体衬底中，所述多个开口中的每个开口都完全穿过所述导电层、设置在所述半导体衬底中或所述半导体衬底上方的掺杂区和所述半导体衬底延伸，其中所述多个开口中的每个开口都包括顶部部分、中心部分和底部部分，其中，针对所述多个开口中的每个开口：
所述顶部部分穿过所述导电层延伸到所述掺杂区中，
所述底部部分延伸到所述半导体衬底的主表面，
所述中心部分设置在所述顶部部分与所述底部部分之间，
所述开口包括从所述顶部部分延伸到所述底部部分的侧壁，
导电填充材料部分填充包括所述底部部分的所述开口，
所述导电填充材料沿着所述开口的所述侧壁设置，以便在所述中心部分中具有空隙，
所述顶部部分用虚拟填充材料部分地填充，并且
其中所述多个开口中的每一个具有所述导电填充材料、所述空隙和所述虚拟填充材料的开口都限定多个穿通孔之一，所述多个穿通孔之一设置在所述第一栅极线与所述第二栅极线之间，所述多个穿通孔完全穿过所述导电层、所述掺杂区和所述半导体衬底延伸，其中所述开口的所述侧壁是竖直的，并且其中所述顶部部分中的所述虚拟填充材料具有连续线性锥形形状，其中所述连续线性锥形形状仅沿着所述开口的整个所述顶部部分来形成。
11.根据权利要求10所述的器件，其中，所述多个开口中的每个开口都用介电衬里来作衬里，所述介电衬里把所述导电填充材料与所述半导体衬底分离。
12.根据权利要求10所述的器件，其中，所述虚拟填充材料包括氧化物。
13.一种半导体芯片，其包括：
器件区，所述器件区设置在半导体衬底中或半导体衬底上方；
导电层，所述导电层设置在所述半导体衬底上方；
第一掺杂区，所述第一掺杂区设置在所述器件区中；以及
开口，所述开口设置在所述半导体衬底中，所述开口完全穿过所述导电层、所述第一掺杂区和所述半导体衬底延伸，其中所述开口包括顶部部分、中心部分和底部部分，其中所述顶部部分穿过所述导电层延伸到所述第一掺杂区中，其中所述底部部分延伸到所述半导体衬底的主表面，其中所述中心部分设置在所述顶部部分与所述底部部分之间，其中所述开口包括从所述顶部部分延伸到所述底部部分的侧壁，其中导电填充材料部分填充包括所述底部部分的所述开口，其中所述导电填充材料沿着所述开口的所述侧壁设置，以便在所述中心部分中具有空隙，其中所述顶部部分用虚拟填充材料部分地填充，并且其中具有所述导电填充材料、所述空隙和所述虚拟填充材料的所述开口限定第一穿通孔，所述第一穿通孔完全穿过所述导电层、所述第一掺杂区和所述半导体衬底延伸，其中所述开口的所述侧壁是竖直的，并且其中所述中心部分中的所述空隙具有连续线性锥形形状，其中所述连续线性锥形形状仅沿着所述开口的整个所述中心部分来形成。
CN202010310045.4A 2013-02-25 2014-02-25 穿通孔及其形成方法 Active CN111508930B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010310045.4A CN111508930B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/776,153 US9997443B2 (en) 2013-02-25 2013-02-25 Through vias and methods of formation thereof
US13/776153 2013-02-25
CN201410063357.4A CN104009085B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法
CN202010310045.4A CN111508930B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410063357.4A Division CN104009085B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法

Publications (2)

Publication Number Publication Date
CN111508930A CN111508930A (zh) 2020-08-07
CN111508930B true CN111508930B (zh) 2023-12-15

Family

ID=51349582

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410063357.4A Active CN104009085B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法
CN202010310045.4A Active CN111508930B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410063357.4A Active CN104009085B (zh) 2013-02-25 2014-02-25 穿通孔及其形成方法

Country Status (3)

Country Link
US (2) US9997443B2 (zh)
CN (2) CN104009085B (zh)
DE (1) DE102014101074B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015388A (ja) * 2013-07-05 2015-01-22 ソニー株式会社 半導体装置
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
US9887192B2 (en) * 2016-06-30 2018-02-06 Globalfoundries Inc. Interconnects for vertical-transport field-effect transistors
US10090227B1 (en) 2017-07-13 2018-10-02 Globalfoundries Inc. Back biasing in SOI FET technology
CN109671773B (zh) * 2017-10-16 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US11201123B2 (en) * 2018-12-12 2021-12-14 Unimicron Technology Corp. Substrate structure and manufacturing method thereof
TWI705745B (zh) * 2019-08-23 2020-09-21 欣興電子股份有限公司 基板結構及其製作方法
US10833003B1 (en) * 2019-05-31 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with backside power rails
US11450559B2 (en) * 2020-04-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure with backside dielectric layer having air gap
DE102021101178A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltkreis-struktur mit rückseitiger dielektrischer schicht mit luftspalt
KR102674033B1 (ko) 2020-05-29 2024-06-13 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340851A (ja) * 2005-06-27 2005-12-08 Sharp Corp 半導体装置及びその製造方法
CN101587892A (zh) * 2008-05-21 2009-11-25 海力士半导体有限公司 半导体器件及其制造方法
JP2012028696A (ja) * 2010-07-27 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012142414A (ja) * 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
CN102623437A (zh) * 2012-04-06 2012-08-01 上海集成电路研发中心有限公司 硅通孔结构及其制造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029079A1 (en) * 1997-03-28 2001-10-11 Nec Corporation Semiconductor device with multiple emitter contact plugs
US6048772A (en) 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
US6355950B1 (en) 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
JP4438133B2 (ja) * 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP3979258B2 (ja) * 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
DE10250832B4 (de) 2002-10-31 2010-02-11 Infineon Technologies Ag MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US6963114B2 (en) * 2003-12-29 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SOI MOSFET with multi-sided source/drain silicide
US7119399B2 (en) * 2004-02-27 2006-10-10 Infineon Technologies Ag LDMOS transistor
US20060035016A1 (en) * 2004-08-11 2006-02-16 Chandra Tiwari Electroless metal deposition methods
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
EP1643558B1 (en) * 2004-09-30 2012-05-02 STMicroelectronics Srl Vertical power semiconductor device and method of making the same
US20060081478A1 (en) * 2004-10-19 2006-04-20 Tsuyoshi Sahoda Plating apparatus and plating method
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US20060234499A1 (en) * 2005-03-29 2006-10-19 Akira Kodera Substrate processing method and substrate processing apparatus
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8154131B2 (en) * 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7449762B1 (en) * 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
JP2008211049A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 半導体記憶装置及びその製造方法
DE102007061191B4 (de) * 2007-12-17 2012-04-05 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
JP2009170747A (ja) 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US7968460B2 (en) * 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
US8039314B2 (en) * 2008-08-04 2011-10-18 International Business Machines Corporation Metal adhesion by induced surface roughness
US8138036B2 (en) 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US8283250B2 (en) 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8643149B2 (en) * 2009-03-03 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Stress barrier structures for semiconductor chips
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
JP2011082449A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置
KR20110055973A (ko) 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 칩 모듈 및 이를 포함하는 반도체 패키지
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
US8970006B2 (en) * 2010-06-15 2015-03-03 Stmicroelectronics S.R.L. Vertical conductive connections in semiconductor substrates
US9064712B2 (en) * 2010-08-12 2015-06-23 Freescale Semiconductor Inc. Monolithic microwave integrated circuit
US8928127B2 (en) * 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias
KR20120048991A (ko) * 2010-11-08 2012-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20120119302A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
KR20120052734A (ko) * 2010-11-16 2012-05-24 삼성전자주식회사 반도체 칩 및 반도체 칩의 형성 방법
US8410580B2 (en) * 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
US8753981B2 (en) 2011-04-22 2014-06-17 Micron Technology, Inc. Microelectronic devices with through-silicon vias and associated methods of manufacturing
US20120273882A1 (en) * 2011-04-27 2012-11-01 Perumal Ratnam Shallow-trench cmos-compatible super junction device structure for low and medium voltage power management applications
KR101828063B1 (ko) * 2011-05-17 2018-02-09 삼성전자주식회사 반도체 장치 및 그 형성방법
US8560982B2 (en) 2011-06-27 2013-10-15 Xilinx, Inc. Integrated circuit design using through silicon vias
US8492903B2 (en) 2011-06-29 2013-07-23 International Business Machines Corporation Through silicon via direct FET signal gating
US9147610B2 (en) * 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof
US9577035B2 (en) * 2012-08-24 2017-02-21 Newport Fab, Llc Isolated through silicon vias in RF technologies

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340851A (ja) * 2005-06-27 2005-12-08 Sharp Corp 半導体装置及びその製造方法
CN101587892A (zh) * 2008-05-21 2009-11-25 海力士半导体有限公司 半导体器件及其制造方法
JP2012028696A (ja) * 2010-07-27 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012142414A (ja) * 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
CN102623437A (zh) * 2012-04-06 2012-08-01 上海集成电路研发中心有限公司 硅通孔结构及其制造方法

Also Published As

Publication number Publication date
CN111508930A (zh) 2020-08-07
CN104009085A (zh) 2014-08-27
US9997443B2 (en) 2018-06-12
DE102014101074A1 (de) 2014-08-28
DE102014101074B4 (de) 2020-08-27
CN104009085B (zh) 2020-05-15
US20140239411A1 (en) 2014-08-28
US20180261534A1 (en) 2018-09-13
US11031327B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
US11031327B2 (en) Through vias and methods of formation thereof
US11257775B2 (en) Mechanisms for forming post-passivation interconnect structure
US8659126B2 (en) Integrated circuit ground shielding structure
CN105340071B (zh) 在绝缘体下方具有互连的绝缘体上覆半导体集成电路
TWI512896B (zh) 半導體晶粒及在基板穿孔上形成內連線結構的方法
US10297583B2 (en) Semiconductor device package and methods of packaging thereof
US11798848B2 (en) Semiconductor device structure with resistive element
TWI785010B (zh) 用於積體側向擴散場效電晶體之連接配置
US9768135B2 (en) Semiconductor device having conductive bump with improved reliability
US9412736B2 (en) Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
TWI785475B (zh) 半導體結構及其形成方法
JPH11317525A (ja) 半導体素子およびその製造方法
US20220384391A1 (en) Chip package structure with ring structure
CN103367407A (zh) 不通电的伪栅极
CN110520999B (zh) 芯片级封装的具有金属填充的深沉降区触点的功率mosfet
CN115472591A (zh) 半导体元件及其制备方法
CN115223986A (zh) 半导体元件及其制备方法
US11894304B2 (en) Semiconductor device with air gap below landing pad and method for forming the same
US20230131382A1 (en) Three-dimensional integrated circuit structure and method of manufacturing the same
US7732848B2 (en) Power semiconductor device with improved heat dissipation
CN115483191A (zh) 具有互连部的半导体元件及其制备方法
CN114725061A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant