CN115483191A - 具有互连部的半导体元件及其制备方法 - Google Patents

具有互连部的半导体元件及其制备方法 Download PDF

Info

Publication number
CN115483191A
CN115483191A CN202210215246.5A CN202210215246A CN115483191A CN 115483191 A CN115483191 A CN 115483191A CN 202210215246 A CN202210215246 A CN 202210215246A CN 115483191 A CN115483191 A CN 115483191A
Authority
CN
China
Prior art keywords
source
redistribution layer
interconnect
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210215246.5A
Other languages
English (en)
Inventor
庄景诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN115483191A publication Critical patent/CN115483191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种具有一互连部的半导体元件及其制备方法。该半导体元件包括一元件基底；以及一互连部，设置在该元件基底上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦包括一互连框架，设置在该下重分布层与该上重分布层之间并电性连接到该下重分布层与该上重分布层。该互连部还包括一钝化结构，围绕该互连框架设置。

Description

具有互连部的半导体元件及其制备方法
交叉引用
本申请案主张2021年6月15日申请的美国正式申请案第17/348,128号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
本公开涉及一种半导体元件及其制备方法。特别涉及一种具有一互连部的半导体元件及其制备方法。
背景技术
对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同形态与尺寸规模，整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同形态的半导体装置的整合(integration)。
然而，该等半导体元件的制造与整合包含许多复杂步骤与操作。在该等半导体元件中的整合变得越加复杂。该等半导体元件的制造与整合的复杂度中的增加可造成多个缺陷，且由于额外的制成步骤，所以可能增加制造成本与时间。据此，有持续改善该等半导体元件的制造流程的需要，以便对付该等缺陷并可加强其效能。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件。该半导体元件包括一元件基底；以及一互连部，设置在该元件基底上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦包括一互连框架，设置在该下重分布层与该上重分布层之间并电性连接到该下重分布层与该上重分布层。该互连部还包括一钝化结构，围绕该互连框架设置。
本公开的另一实施例提供一种半导体元件。该半导体元件包括一元件基底；一互连部，设置在该元件基底上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦具有一第一互连导体以及一第二互连导体，在该下重分布层与该上重分布层之间平行延伸。该下重分布层与该上重分布层通过该第一互连导体与该第二互连导体而电性连接。该互连部还包括一第一钝化衬垫以及一第二钝化衬垫，分别围绕该第一互连导体与该第二互连导体设置。
本公开的再另一实施例提供一种半导体元件的制备方法。该半导体元件的制备方法包括形成一元件基底在一载体基底上；以及形成一互连部在该元件基底上。形成该互连部的该步骤包括形成一下重分布层以电性连接到该后侧接触点；形成一互连结构在该下重分布层上并电性连接到该下重分布层；以及形成一上重分布层在该互连结构上并电性连接到该互连结构。
本公开的一实施例提供一种半导体元件。该半导体元件包括一第一源极/漏极结构，设置在一载体基底上；以及一后侧接触点，设置在该第一源极/漏极结构并电性连接到该第一源极/漏极结构。该半导体元件亦包括一互连部，设置在该后侧接触点上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦包括一互连框架，设置在该下重分布层与该上重分布层之间，并电性连接到该下重分布层与该上重分布层。该互连部还包括一钝化结构，围绕该互连框架设置。
本公开的另一实施例提供一种半导体元件。该半导体元件包括一第一源极/漏极结构，设置在一载体基底上；以及一后侧接触点，设置在该第一源极/漏极区上并电性连接到该第一源极/漏极结构。该半导体元件亦包括一互连部，设置在该后侧接触点上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦包括一第一互连导体以及一第二互连导体，在该下重分布层与该上重分布层之间平行延伸。该下重分布层与该上重分布层通过该第一互连导体与该第二互连导体而电性连接。该互连部还包括一第一钝化衬垫以及一第二钝化衬垫，分别围绕该第一互连导体与该第二互连导体设置。
本公开的再另一实施例提供一种半导体元件的制备方法。该半导体元件的制备方法包括形成一牺牲源极/漏极结构在一第一载体基底上；以及形成一重分布结构载该牺牲源极/漏极结构上。该制备方法亦包括将该重分布结构附接到一第二载体基底；以及在该重分布结构附接到该第二载体基底之后，移除该第一载体基底。该制备方法还包括以一第一源极/漏极结构取代该牺牲源极/漏极结构；以及形成一后侧接触点在该第一源极/漏极结构上并电性连接到该第一源极/漏极结构。此外，该制备方法包括形成一互连部在该后侧接触点上。形成该互连部的该步骤包括形成一下重分布层以电性连接到该后侧接触点；形成一互连结构在该下重分布层上并电性连接到该下重分布层；以及形成一上重分布层在该互连结构上并电性连接到该互连结构。
本公开提供一种半导体元件及其制备方法的一些实施例。在一些实施例中，该半导体元件具有一后侧接触点以及一互连部，该后侧接触点设置在一源极/漏极结构上并电性连接到该源极/漏极结构，而该互连部设置在该后侧接触点上并电性连接到该后侧接触点。在一些实施例中，该互连部具有一上重分布层以及一互连结构，该上重分布层设置在一下重分布层上，该互连结构设置在该下重分布层与该上重分布层之间，并电性连接到该下重分布层与该上重分布层。通过形成该互连部在该后侧接触点上，所以简化该后段(back-end-of-line，BEOL)布线(routing)。据此，达到实现该互连部与该后侧接触点的一模块化设计。此外，该半导体元件的制备方法是简单的，而且显著地降低该半导体元件的制造成本与时间。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员也应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
图1是剖视示意图，例示本公开一些实施例的半导体元件。
图2是剖视示意图，例示本公开一些实施例的半导体元件。
图3是流程示意图，例示本公开一些实施例的半导体元件的制备方法。
图4是流程示意图，例示本公开一些实施例在半导体元件形成期间形成一互连部的中间阶段。
图5是流程示意图，例示本公开一些实施例在半导体元件形成期间形成一互连部的中间阶段。
图6是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一半导体层在一第一载体基底上的中间阶段。
图7是剖视示意图，例示本公开一些实施例在半导体元件形成期间蚀刻该半导体层以形成多个鳍结构的中间阶段。
图8是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一绝缘结构在该多个鳍结构之间的中间阶段。
图9是顶视示意图，例示本公开一些实施例在半导体元件形成期间形成一栅极结构跨经该多个鳍结构并形成多个凹陷载该栅极结构的两侧处的中间阶段。
图10是剖视示意图，例示本公开一些实施例在沿着图9的剖线A-A’的半导体元件形成中的中间阶段。
图11是剖视示意图，例示本公开一些实施例在沿着图9的剖线A-A’的半导体元件形成中的中间阶段。
图12是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一源极/漏极结构以及多个牺牲源极/漏极结构在该多个蚀刻的鳍结构上的中间阶段。
图13是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一前侧接触点以及一重分布结构在该源极/漏极结构与该多个牺牲源极/漏极结构上的中间阶段。
图14是剖视示意图，例示本公开一些实施例在半导体元件形成期间将该重分布结构附接到一第二载体基底的中间阶段。
图15是剖视示意图，例示本公开一些实施例在半导体元件形成期间移除该第一载体基底的中间阶段。
图16是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一图案化遮罩(掩膜)在该源极/漏极结构上的中间阶段。
图17是剖视示意图，例示本公开一些实施例在半导体元件形成期间移除该多个鳍结构通过该图案化遮罩而暴露的一些部分的中间阶段。
图18是剖视示意图，例示本公开一些实施例在半导体元件形成期间移除该多个牺牲源极/漏极结构的中间阶段。
图19是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成多个替代源极/漏极结构的中间阶段。
图20是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成多个后侧接触点的中间阶段。
图21是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一重分布结构在该多个后侧接触点上的中间阶段。
图22是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一下重分布层以及一钝化结构的一下部在该重分布结构的中间阶段。
图23是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一介电结构的一下部以及一互连框架的一下部在该下重分布层上的中间阶段。
图24是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成该钝化结构的一上部、该介电结构的一上部以及该互连框架的一上部的中间阶段。
图25是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成具有多个开孔的一能量可移除层在该下重分布层上的中间阶段。
图26是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一钝化层以加衬该多个开孔且在该能量可移除层上延伸的中间阶段。
图27是剖视示意图，例示本公开一些实施例在半导体元件形成期间蚀刻该钝化层以形成多个钝化衬垫在该多个开孔的各侧壁上的中间阶段。
图28是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成多个互连导体在该多个开孔中的中间阶段。
图29是剖视示意图，例示本公开一些实施例在半导体元件形成期间形成一上重分布层在该能量可移除层上的中间阶段。
附图标记说明：
10：制备方法
100A：半导体元件
100B：半导体元件
101：第一载体基底
103：蚀刻终止层
105：半导体层
105’：基层
105A：鳍结构
105B：鳍结构
105C：鳍结构
107：图案化遮罩
109：绝缘结构
111：栅极结构
113C：通道区
113SD：源极/漏极区
116：凹陷
119A：源极/漏极结构
119B：源极/漏极结构
119C：源极/漏极结构
121A：晶种层
121B：晶种层
121C：晶种层
123：介电层
123T：上表面
125：介电层
127：前侧接触点
129：导电层
131：导电层
133：介电层
135：导电层
140：重分布结构
201：载体基底
203：图案化遮罩
206：开孔
207：下部
208：开孔
211B：源极/漏极结构
211C：源极/漏极结构
213B：后侧接触点
213C：后侧接触点
215：导电层
217：介电层
219：导电层
221：导电层
240：重分布结构
300：互连部
301：下重分布层
303：下部
306：开孔
307：下部
309：通孔部
311：线部
313：通孔部
315：上部
317：上部
319：通孔部
321：通孔部
323：通孔部
325：互连框架
327：上重分布层
400：互连部
401：下重分布层
403：能量可移除层
406：开孔
408：开孔
411：钝化层
411A：钝化衬垫
411B：钝化衬垫
413A：互连导体
413B：互连导体
427：上重分布层
430：气隙结构
430A：气隙
430B：气隙
430C：气隙
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S25：步骤
S25-1：步骤
S31：子步骤
S33：子步骤
S35：子步骤
S37：子步骤
S25-2：步骤
S41：子步骤
S43：子步骤
S45：子步骤
S47：子步骤
S49：子步骤
S51：子步骤
S53：子步骤
S55：子步骤
T1：上表面
T2：上表面
T3：上表面
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
图1是剖视示意图，例示本公开一些实施例的半导体元件100A。在一些实施例中，半导体元件100A包括一载体基底201；以及一重分布结构140，设置在载体基底201上。如所描述，重分布结构140包括两个介电层133、125以及三个导电层135、131、129。在其他实施例中，重分布结构140可包括任何数量的介电层、导电层以及通孔。
再者，半导体元件100A包括一介电层123，设置在重分布结构140上；以及多个源极/漏极结构119A、211B、211C以及多个晶种层121A、121B以及121C，设置在介电层123中。在一些实施例中，源极/漏极结构119A、211B、211C分别设置在晶种层121A、121B以及121C上。虽然图1仅显示三个源极/漏极结构，但应该理解是为了便于描述，且取决于半导体元件100A的功能需求而可使用任意数量的源极/漏极结构。
在一些实施例中，半导体元件100A还包括一前侧接触点127，设置在重分布结构140的晶种层121A与导电层129之间。在一些实施例中，源极/漏极结构119A经由晶种层121A、前侧接触点127以及重分布结构140的导电层129、131、133而电性连接到载体基底210。在一些实施例中，源极/漏极结构211B、211C则与重分布结构140电性绝缘。
在一些实施例中，半导体元件100A包括一绝缘结构109，设置在介电层123上；一鳍结构105A以及后侧接触点213B、213C，被绝缘结构109所围绕。再者，鳍结构105A设置在源极/漏极结构119上，且后侧接触点213B、213C分别设置在源极/漏极结构211B、211C上。此外，半导体元件100A包括一图案化遮罩203，设置在鳍结构105A上；以及一重分布结构240，设置在绝缘结构109与图案化遮罩203上。如所描述，重分布结构240包括三个导电层215、219、221以及一个介电层217。在其他实施例中，重分布结构240可包括任何数量的导电层、通孔以及介电层。
仍请参考图1，依据一些实施例，一互连部300设置在重分布结构240上。在一些实施例中，互连部300包括一下重分布层301、一上重分布层327以及一互连框架325，互连框架325设置在下重分布层301与上重分布层327之间，并电性连接到下重分布层301与上重分布层327。此外，依据一些实施例，下重分布曾301经由重分布结构240与后侧接触点213B、213C而电性连接到源极/漏极结构211B、211C。
下重分布层301与上重分布层327均可包括一或多个介电部(图未示)以及一或多个导电部(图未示)，介电部的数量以及导电部的数量取决于重分布层的布线需求。在一些实施例中，互连部300亦包括一介电结构以及一钝化结构，设置在下重分布层301与上重分布层327之间。在一些实施例中，互连框架325设置在介电结构中，而介电结构被钝化结构所围绕。在一些实施例中，依据一些实施例，介电结构包括一下部307以及一上部317，而钝化结构包括一下部303以及一上部315。
如所描述，互连框架325包括两个通孔部309与313、三个通孔部319、313与323以及一线部311，两个通孔部309与313经过介电结构的下部307垂直延伸，三个通孔部319、313与323经过介电结构的上部317垂直延伸，线部311在通孔部309与321之间水平延伸。在其他实施例中，互连框架325可包括任意数量的线部与通孔部。如图1所示，依据一些实施例，通孔部319与323分别设置在通孔部309与313上，并分别电性连接到通孔部309与313。
图2是剖视示意图，例示本公开一些实施例的半导体元件100B。半导体元件100B类似于半导体元件100A，而相同元件编号表示相同元件，且不再重复相同元件的一些细节或详细描述。
在一些实施例中，半导体元件100B包括一互连部400，设置在重分布结构240上。在一些实施例中，互连部400包括一下重分布层401、一上重分布层427以及互连导体413A、413B，互连导体413A、413B在下重分布层401与上重分布层427之间平行延伸。在一些实施例中，上重分布层427与下重分布层401通过互连导体413A与413B而电性连接。此外，依据一些实施例，下重分布层401通过重分布结构240与后侧接触点213B、213C而电性连接导源极/漏极结构211B、211C。
下重分布层401与上重分布层427均可包括一或多个介电部(图未示)以及一或多个导电部(图未示)，介电部的数量以及导电部的数量取决于重分布层的布线需求。在一些实施例中，互连部400亦包括一钝化衬垫411A以及一钝化衬垫411B，钝化衬垫411A围绕互连导体413A设置，钝化衬垫411B围绕互连导体413B设置。再者，钝化衬垫411A、411B被一气隙结构430所围绕。
在一些实施例中，气隙结构430包括气隙430A、430B、430C。如图2所示，互连导体413A设置在气隙结构430的气隙430A与430B之间，且互连导体413B设置在气隙结构430的气隙430B与430C之间。虽然在图2的剖视图中显示三个气隙430A、430B、430C，但三个气隙在其他剖视图中则为相互连接。
在一些实施例中，互连导体413A、413B的各侧壁完全分别被钝化衬垫411A、411B所覆盖，以使钝化衬垫411A、411B直接接触下重分布层401与上重分布层427。换言之，第一互连导体413A、413B分别通过钝化衬垫411A、411B而与气隙结构430分隔开。如所描述，半导体元件100B的互连部400包括两个互连导体413A、413B。在其他实施例中，互连部400可包括任意数量的互连导体。
图3是流程示意图，例示本公开一些实施例的半导体元件(例如半导体元件100A与100B)的制备方法10，而依据一些实施例，制备方法10包括步骤S11、S13、S15、S17、S19、S21、S23以及S25。图4是流程示意图，例示对应制备方法10的步骤S25的步骤S25-1的多个子步骤。步骤S25-1包括子步骤S31、S33、S35以及S37。图5是流程示意图，例示对应制备方法10的步骤S25的步骤S25-2的多个子步骤。步骤S25-2包括子步骤S41、S43、S45、S47、S49、S51、S53以及S55。图3的步骤S11到S25、图4的子步骤S31到S37以及图5的子步骤S41到S55为首次简短引入，之后则结合下列附图进行详细说明。
如图6所示，依据一些实施例，一蚀刻终止层103以及一半导体层105可依序形成在一第一载体基底101上。在一些实施例中，第一载体基底101用于当作一暂时基底。在接下来的处理步骤期间，暂时基底提供机械及结构支撑，例如在之后详细描述的那些处理步骤。在一些实施例中，第一载体基底101包含一半导体材料、陶瓷材料、聚合材料、金属材料、其他可应用的材料或其组合。在一些实施例中，第一载体基底101为一玻璃基底。
在一些实施例中，蚀刻终止层103包含氧化硅、氮化硅、氮氧化硅及/或其他适合的材料。再者，蚀刻终止层103的制作技术可包含一化学气相沉积(CVD)工艺、一物理气相沉积PVD)工艺、一原子层沉积(ALD)工艺、一旋转涂布工艺或其他适合的工艺。在一些实施例中，半导体层105包含多晶硅、非晶硅及/或半导电材料，且其制作技术可包含一沉积工艺，例如一CVD工艺、一PVD工艺或一ALD工艺。再者，依据一些实施例，一图案化遮罩107形成在半导体层105上。图案化遮罩107的制作技术可包含沉积工艺以及继续的一图案化工艺。
接着，如图7所示，依据一些实施例，在半导体层105上使用图案化遮罩107当作一遮罩而执行一蚀刻工艺。结果，获得一基层(base layer)105’以及在基层105’上的多个鳍结构105A、105B、105C。蚀刻工艺可为一干蚀刻工艺或一湿蚀刻工艺。
在一些实施例中，通过一干蚀刻工艺以蚀刻半导体层105。干蚀刻工艺包括使用一氟基蚀刻气体，例如SF6、CxFy、NF3或其组合。蚀刻工艺可为一时控(time-controlled)工艺，且继续直到鳍结构105A、105B、1045C达到一预定高度为止。在一些其他实施例中，每一鳍结构105A、105B、105C具有一宽度，其从上部到下部而逐渐变宽。
如图8所示，依据一些实施例，在鳍结构105A、105B、105C形成之后，可移除图案化遮罩107，而一绝缘结构109形成在鳍结构105A、105B、105C之间。在一些实施例中，绝缘结构109为一浅沟隔离(STI)结构，其围绕每一鳍结构105A、105B、105C的下部。在一些实施例中，鳍结构105A、105B、105C的各下部被绝缘结构109所围绕，同时鳍结构105A、105B、105C的各上部则从绝缘结构109突伸。
绝缘结构109经配置以避免电性干扰或扰(crosstalk)。在一些实施例中，绝缘结构109包含氧化硅、氮化硅、氮氧化硅或其他低介电常数(low-k)的介电材料。此外，绝缘结构109的制作技术可包含一沉积工艺以及继续的一蚀刻工艺。
接着，如图9到图11所示，依据一些实施例，形成一栅极结构111以跨经鳍结构105A、105B、105C并在绝缘结构109上延伸，并凹陷鳍结构105A、105B、105C邻近栅极结构111的该多个部分，以在鳍结构105A、105B、105C的两侧处形成多个凹陷116。在一些实施例中，栅极结构111形成在鳍结构105A、105B、105C的一通道区113C上，且该多个凹陷116形成在鳍结构105A、105B、105C的一源极/漏极区113SD上。
在一些实施例中，栅极结构111包括一栅极介电层(图未示)以及一栅极电极层(图未示)，栅极电极层设置在栅极介电层上。此外，栅极结构111的制作技术可包含一栅极先制工艺(gate first process)、一栅极后制工艺(gate last process)或其组合。栅极先制工艺、栅极后制工艺或其组合包括沉积工艺、图案化工艺、蚀刻工艺或其组合。在栅极结构111形成之后可形成该多个凹陷116，且该多个凹陷116的制作技术可包含一蚀刻工艺，包括一湿蚀刻工艺、一干蚀刻工艺或其组合。
然后，如图12所示，依据一些实施例，源极/漏极结构119A、119B、119C形成在该多个凹陷116中，其在源极/漏极区113SD中的鳍结构105A、105B、105C的一些部分上。应当理解，图1、图2以及图12到图29为沿着切经鳍结构105A、105B、105C的源极/漏极区113SD的一线段的剖视图。在一些实施例中，一应变(strained)材料使用一外延工艺(epitaxialprocess)而生长在该多个凹陷116中，以形成源极/漏极结构119A、119B、119C。在一些实施例中，源极/漏极结构119A、119B、119C的应变材料包含Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或类似物。
仍请参考图12，依据一些实施例，晶种层121A、121B、121C形成在源极/漏极结构119A、119B、119C上，并形成一介电层123以覆盖晶种层121A、121B、121C与绝缘结构109。源极/漏极结构119A、119B、119C中的至少一个可为一牺牲源极/漏极结构，其将在接下来的工艺中以一替代源极/漏极结构将其取代。在一些实施例中，源极/漏极结构119B、119C为牺牲源极/漏极结构，并形成晶种层121A、121B、121C以辅助后续的结构的翻转(inversion)、牺牲源极/漏极结构119B与119C的背侧移除以及该多个替代源极/漏极结构的生长。其对应步骤示出在如图3所示的制备方法10中的步骤S11。
晶种层121A、121B、121C可具有一蚀刻率，相对低于使用一给定蚀刻剂的牺牲源极/漏极结构119B、119C，以便可有效地移除牺牲源极/漏极结构119B、119C，同时留下种子层121B和121C可以从中生长该多个替代源极/漏极结构的至少一部分。换言之，晶种层121B、121C可当作牺牲源极/漏极结构119B、119C蚀刻工艺的一蚀刻终止。举例来说，晶种层121A、121B、121C包含Si或SiGe，相对于牺牲源极/漏极结构119B、119C的材料，Ge少10％。
此外，介电层123可为一层间介电(ILD)结构，包括一单层或多层。在一些实施例中，介电层123包含氧化硅、氮化硅、氮氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低介电常数的介电材料及/或其他适合的介电材料。低介电常数的介电材料的例子包括氟硅酸盐玻璃(fluorinated silica glass，FSG)、掺杂碳的氧化硅、非晶氟化碳、聚对二甲苯(Parylene)、双苯并环丁烯(bis-benzocyclobutenes，BCB)或聚酰亚胺(polyimide)，但并不以此为例。此外，介电层123的制作技术可包含一CVD工艺、一PVD工艺、一ALD工艺、一旋转涂布工艺或其他适合的工艺。
如图13所示，在一些实施例中，在介电层123形成之后，一前侧接触点127形成在源极/漏极结构119A，而一重分布结构140形成在前侧接触点127上。其对应步骤示出在如图3所示的制备方法10中的步骤S13及S15。在一些实施例中，重分布结构140包括导电层129、131、135以及介电层125、133。
在一些实施例中，前侧接触点127的下部嵌入在介电层123中，同时前侧接触点127的上部被重分布结构140的介电层125所围绕。在一些实施例中，前侧接触点127与导电层129、131、135包含一导电材料，例如铜、钨、铝、钛、钽、金、银或其组合，而介电层125、133包含氧化硅、氮化硅、氮氧化硅或其他低介电常数的介电材料。前侧接触点127的制备以及重分布结构140的制备包括多个沉积工艺以及多个蚀刻工艺。虽然前侧接触点127与导电层129、131、135显示成在其间具有可辨别的界面而相互分隔开，但是当前侧接触点127与导电层129、131、135包含相同或类似材料时，前侧接触点127与导电层129、131、135可连续相互连接而在其间没有可辨别的界面。
如图14所示，在一些实施例中，在重分布结构140形成之后，图13的结构上下翻转并置放在一第二载体基底201上。在一些实施例中，重分布结构140通过一粘着层(图未示)而附接到第二载体基底201。其对应步骤示出在如图3所示的制备方法10中的步骤S17。
第二载体基底201类似于第一载体基底101，在后续的各个处理步骤期间，其两者均提供机械与结构支撑。在一些实施例中，第二载体基底201为一集成电路(IC)芯片的一部分，其包括各式不同的被动与主动微电子元件，例如电阻器、电容器、电感器、二极管、p型场效晶体管(pFETs)、n型场效晶体管(nFETs)、金属氧化物半导体场效晶体管(MOSFETs)、互补金属氧化物半导体(CMOS)晶体管、双极接面晶体管(BJTs)、横向扩散MOS(LDMOS)晶体管、高压(high voltage)晶体管、高频(high frequency)晶体管、鳍式场效晶体管(FinFETs)、其他适合的IC元件或其组合。在这些例子中，源极/漏极结构119A经由前侧接触点127与重分布结构140而电性连接到在第二载体基底201中的多个元件。
接下来，如图15所示，依据一些实施例中，移除第一载体基底101与蚀刻终止层103。其对应步骤示出在如图3所示的制备方法10中的步骤S19。在一些实施例中，通过一平坦化工艺而移除第一载体基底101与蚀刻终止层103。平坦化工艺可包括一化学机械研磨(CMP)工艺、一抛光工艺(grinding process)、一蚀刻工艺或其组合。
接着，如图16所示，依据一些实施例，移除基层105’，同时保留在源极/漏极区113SD中的鳍结构105A、105B、105C的一些部分(请参考图9)。在一些实施例中，通过一平坦化工艺而移除基层105’，例如一蚀刻工艺、一研磨工艺(polishing process)或其组合。在一些实施例中，执行平坦化工艺直到绝缘结构109暴露为止。
由于源极/漏极结构119A并未设计于接下来的工艺中被取代，所以形成一图案化遮罩203以覆盖鳍结构105A在源极/漏极结构119A上的该部分，以保护源极/漏极结构119A免受后续处理步骤的影响。用于形成图案化遮罩203的一些材料类似于或相同于用于形成图案化遮罩107的材料，且在文中不再重复其详细描述。
然后，如图17所示，依据一些实施例，通过一蚀刻工艺而移除鳍结构105B、105C的一些部分。因此，获得在绝缘结构109中的多个开孔206。在一些实施例中，形成该多个开孔206的蚀刻工艺包括一湿蚀刻工艺、一干蚀刻工艺或其组合。在一些实施例中，绝缘结构109邻近鳍结构105B、105C的一些部分以及鳍结构105B、105C一起被移除，以使介电层123与源极/漏极结构119B、119C的一部分通过该多个开孔206而暴露。
接下来，如图18所示，依据一些实施例，通过一蚀刻工艺移除源极/漏极结构119B、119C。因此，获得在介电层123中的多个开孔208。在一些实施例中，形成该多个开孔208的蚀刻工艺包括一湿蚀刻工艺、一干蚀刻工艺或其组合。在一些实施例中，每一晶种层121B、121C的至少一部分通过该多个开孔208而暴露。在一些实施例中，鳍结构105A、105B、105C在通道区113C(请参考图9)中的一些部分的各侧壁通过该多个开孔208而暴露。
如图19所示，依据一些实施例，在该多个开孔208形成之后，源极/漏极结构211B、211C(亦表示成替代源极/漏极结构)分别从晶种层121B、121C生长。其对应步骤示出在如图3所示的制备方法10中的步骤S21。在一些实施例中，源极/漏极结构211B、211C以及晶种层121B、121C包括类似的高品质材料，导致包含源极/漏极结构211B、211C的多个晶体管基础(transistor-based)元件的效能改善。
在一些实施例中，源极/漏极结构211B、211C延伸进入该多个开孔206中，以覆盖介电层123的一些部分。在一些实施例中，源极/漏极结构211B的上表面T2以及源极/漏极结构211C的上表面T3均高于介电层123的上表面123T。在一些实施例中，源极/漏极结构211B的上表面T2以及源极/漏极结构211C的上表面T3均大于源极/漏极结构119A的上表面T1。
接着，如图20所示，依据一些实施例，后侧接触点213B、213C形成在源极/漏极结构211B、211C上。其对应步骤示出在如图3所示的制备方法10中的步骤S23。用于形成后侧接触点213B、213C的一些材料与工艺类似于或相同于用于形成前侧接触点127的材料与工艺，且在文中不再重复其详细描述。
然后，如图21所示，依据一些实施例，一重分布结构240形成在后侧接触点213B、213C上。在一些实施例中，重分布结构240包括导电层215、219、221以及一介电层217。用于形成重分布结构240的一些材料与工艺类似于或相同于用于形成重分布结构140的材料与工艺，且在文中不再重复其详细描述。
接下来，如图22所示，依据一些实施例，一下重分布层301形成在重分布结构240上。依据一些实施例，其对应步骤示出在如图4所示的步骤S25-1中的子步骤S31，其为图3中的步骤S25的初始步骤。下重分布层301可包括一或多个介电部(图未示)以及一或多个导电部(图未示)，而下重分布层301的制作技术可包含多个沉积工艺以及多个蚀刻工艺。在一些实施例中，下重分布层301经由重分布结构240与后侧接触点213B、213C而电性连接到源极/漏极结构211B、211C。
仍请参考图22，依据一些实施例，一钝化结构的一下部303形成在下重分布层301上。在一些实施例中，暴露下重分布层301的一开孔306被钝化结构的下部303所围绕。在一些实施例中，钝化结构的下部303包含氧化硅、氮化硅、氮氧化硅及/或其他适合的材料，而钝化结构的下部303的制作技术包含一沉积工艺以及继续的一蚀刻工艺。沉积工艺可包括一CVD工艺、一PVD工艺或一ALD工艺，而蚀刻工艺可包括一湿蚀刻工艺、一干蚀刻工艺或其组合。
接着，如图23所示，依据一些实施例，一介电结构的一下部207形成在开孔306中，且通孔部309、313以及一线部311形成在介电结构的下部207中。在一些实施例中，一介电结构的下部包含一低介电常数的介电材料，且其制作技术包含一沉积工艺，例如CVD、PVD或ALD。在一些实施例中，通孔部309、313以及线部311包含一导电材料，铜、钨、铝、钛、钽、金、银或其组合，而通孔部309、313以及线部311的制作技术包含一蚀刻工艺以及继续的一沉积工艺。蚀刻工艺可包括一湿蚀刻工艺、一干蚀刻工艺或其组合，而沉积工艺可包括一CVD工艺、一PVD工艺或一ALD工艺。在沉积工艺之后，可执行一平坦化工艺，例如一CMP工艺。
虽然通孔部309与线部311显示成在其间具有可辨别的界面而相互分隔开，但是当通孔部309与线部311包含相同或类似材料时，通孔部309与线部311可连续相互连接而在其间没有可辨别的界面。举例来说，通孔部309与线部311的制作技术为同时将一导电材料填满在一双镶嵌(dual damascene)开孔中。
然后，如图24所示，依据一些实施例，钝化结构的一上部315形成在钝化结构的下部303上，介电结构的一上部317形成在介电结构的下部307上，而通孔部319、321、323形成在介电结构的上部317中。因此，介电结构被钝化结构所围绕，且包含通孔部309、313、319、321、323以及线部311的一互连框架325则形成在介电结构中。其对应步骤示出在如图4所示的步骤S25-1中的子步骤S33及S35。用于形成钝化结构的上部315、介电结构的上部317以及通孔部319、321、323的一些材料，类似于或相同于用于形成钝化结构的下部303、介电结构的下部307以及通孔部319、313的材料，且在文中不再重复其详细描述。
请往回参考图1，一上重分布层327形成在介电结构与钝化结构上。其对应步骤示出在如图4所示的步骤S25-1中的子步骤S37。上重分布层327可包括一或多个介电部(图未示)以及一或多个导电部(图未示)，而上重分布层327的制作技术可包含多个沉积工艺以及多个蚀刻工艺。
在上重分布层327形成之后，即获得具有互连部300的半导体元件100A。在一些实施例中，包括下部303以及上部315的钝化结构夹置在下重分布层301与上重分布层327之间，且直接接触下重分布层301与上重分布层327。在一些实施例中，互连框架325通过介电结构而与钝化结构分隔开。应当理解，互连框架325电性连接下重分布层301与上重分布层327。
依据一些实施例，图25到图29例示从图21继续的形成半导体元件100B的各中间阶段。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S41到S55。
如图25所示，依据一些实施例，在重分布结构240形成之后，一下重分布层401形成在重分布结构240上，且具有开孔406、408的一能量可移除层形成在下重分布层401上。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S41、S43及S45。下重分布层401可类似于如上所述的下重分布层301，且在文中不再重复其描述。
在一些实施例中，能量可移除层403具有一基础材料以及一可分解成孔剂材料，而该可分解成孔剂材料在暴露在一能量源(意即热源)时而被大致地移除。在一些实施例中，基础材料包含氢倍半硅氧烷(hydrogen silsesquioxane，HSQ)、甲基硅酸盐(methylsilsesquioxane，MSQ)、多孔聚芳醚(porous polyarylether，PAE)、多孔SiLK(porous SiLK)或多孔氧化硅(porous SiO2)，而可分解成孔剂材料包含一成孔剂有机化合物(porogen organic compound)，其可提供孔隙率给原本被在接下来的工艺的能量可移除层403所占用的空间。
能量可移除层403的制作技术可包含一沉积工艺，例如一CVD工艺、一PVD工艺或一ALD工艺。在沉积工艺之后，通过一蚀刻工艺而移除能量可移除层403的一些部分，以便获得暴露下重分布层401的开孔406、408。蚀刻工艺可包括一湿蚀刻工艺、一干蚀刻工艺或其组合。
接下来，沉积一钝化层411以加衬开孔406、408，且在能量可移除层403上延伸。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S47。在一些实施例中，开孔406、408的各侧壁以及开孔406、408的各下表面(例如下重分布层401的该多个暴露表面)被钝化层411所覆盖。在一些实施例中，钝化层411包含氧化硅、氮化硅、氮氧化硅及/或其他适合的材料，而形成钝化层411的沉积工艺包括一CVD工艺、一PVD工艺或一ALD工艺。
接着，如图27所示，依据一些实施例，蚀刻钝化层411以形成钝化衬垫411A、411B在开孔406、408的各侧壁上。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S49。在一些实施例中，蚀刻工艺为一非等向性蚀刻工艺，在所有位置垂直移除相同数量的钝化层411，留下钝化衬垫411A、411B在能量可移除层403的各侧壁上。在一些实施例中，蚀刻工艺为一干蚀刻工艺。
如图28所示，依据一些实施例，互连导体413A、413B分别形成在开孔406、408的该多个余留部分。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S51。在一些实施例中，互连导体413A、413B包含一导电材料，例如铜、钨、铝、钛、钽、金、银或其组合。此外，互连导体413A、413B的制作技术可包含一沉积工艺(例如CVD、PVD或ALD)以及继续的一平坦化工艺(例如CMP)。
接下来，如图29所示，依据一些实施例，一上重分布层427形成在能量可移除层403上。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S53。上重分布层427可包括一或多个介电部(图未示)以及一或多个导电部(图未示)，且上重分布层427的制作技术可包含多个沉积工艺以及多个蚀刻工艺。
请往回参考图2，依据一些实施例，在图29的结构上执行一热处理工艺，以将能量可移除层403转变成一气隙结构430。其对应步骤示出在如图5所示的步骤S25-2中的子步骤S55。在一些实施例中，气隙结构430包括气隙430A、430B、430C。虽然气隙430A、430B、430C在图2的剖视图中为相互分隔开，但在其他剖视图中，气隙430A、430B、430C可为实体连接。
在一些实施例中，依据一些实施例，使用热处理工艺以移除能量可移除层403的可分解成孔剂材料，进而形成多个孔隙(pores)，而在移除可分解成孔剂材料之后，该多个孔隙则被空气所填满，以便获得气隙结构430。在一些其他实施例中，热处理工艺可被一光处理工艺、一电子束处理工艺、其组合或是其他可应用的能量处理工艺所取代。举例来说，可使用一紫外光或激光光以移除能量可移除层403的可分解成孔剂材料，以便获得气隙结构430。在形成气隙结构430之后，即获得具有互连部400的半导体元件100B。
本公开提供半导体元件100A、100B及其制备方法的一些实施例。在一些实施例中，每一半导体元件100A、100B具有一后侧接触点(例如后侧接触点213B、213C)以及一互连部(例如半导体元件100A的互连部300以及半导体元件100B的互连部400)，该后侧接触点设置在一源极/漏极结构上并电性连接到该源极/漏极结构，而该互连部设置在前述的后侧接触点上并电性连接到前述的后侧接触点。在一些实施例中，该互连部具有一上重分布层(例如半导体元件100A的上重分布层327以及半导体元件100B的上重分布层427)以及一互连结构(例如半导体元件100A的互连框架325以及半导体元件100B的互连导体413A、413B)，该上重分布层设置在一下重分布层(例如半导体元件100A的下重分布层301以及半导体元件100B的下重分布层401)上，该互连结构设置在该下重分布层与该上重分布层之间，并电性连接到该下重分布层与该上重分布层。通过形成该互连部在该后侧接触点上，所以简化该后段(back-end-of-line，BEOL)布线(routing)。据此，达到实现该互连部与该后侧接触点的一模块化设计。此外，该半导体元件的制备方法是简单的，而且显著地降低该半导体元件的制造成本与时间。
本公开的一实施例提供一种半导体元件。该半导体元件包括一第一源极/漏极结构，设置在一载体基底上；以及一后侧接触点，设置在该第一源极/漏极结构并电性连接到该第一源极/漏极结构。该半导体元件亦包括一互连部，设置在该后侧接触点上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦包括一互连框架，设置在该下重分布层与该上重分布层之间，并电性连接到该下重分布层与该上重分布层。该互连部还包括一钝化结构，围绕该互连框架设置。
本公开的另一实施例提供一种半导体元件。该半导体元件包括一第一源极/漏极结构，设置在一载体基底上；以及一后侧接触点，设置在该第一源极/漏极区上并电性连接到该第一源极/漏极结构。该半导体元件亦包括一互连部，设置在该后侧接触点上。该互连部包括一下重分布层，电性连接到该后侧接触点；以及一上重分布层，设置在该下重分布层上。该互连部亦包括一第一互连导体以及一第二互连导体，在该下重分布层与该上重分布层之间平行延伸。该下重分布层与该上重分布层通过该第一互连导体与该第二互连导体而电性连接。该互连部还包括一第一钝化衬垫以及一第二钝化衬垫，分别围绕该第一互连导体与该第二互连导体设置。
本公开的再另一实施例提供一种半导体元件的制备方法。该半导体元件的制备方法包括形成一牺牲源极/漏极结构在一第一载体基底上；以及形成一重分布结构载该牺牲源极/漏极结构上。该制备方法亦包括将该重分布结构附接到一第二载体基底；以及在该重分布结构附接到该第二载体基底之后，移除该第一载体基底。该制备方法还包括以一第一源极/漏极结构取代该牺牲源极/漏极结构；以及形成一后侧接触点在该第一源极/漏极结构上并电性连接到该第一源极/漏极结构。此外，该制备方法包括形成一互连部在该后侧接触点上。形成该互连部的该步骤包括形成一下重分布层以电性连接到该后侧接触点；形成一互连结构在该下重分布层上并电性连接到该下重分布层；以及形成一上重分布层在该互连结构上并电性连接到该互连结构。
本公开的该多个实施例具有一些有利的特征。通过形成一互连部在一后侧接触点上，而该后侧接触点电性连接到一源极/漏极结构，所以简化后段布线。据此，达到一模块化设计。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (22)

1.一种半导体元件，包括：
一元件基底，包括一后侧接触点；以及
一互连部，设置在该元件基底上，其中该互连部包括：
一下重分布层，电性连接到该后侧接触点；
一上重分布层，设置在该下重分布层上；
一互连框架，设置在该下重分布层与该上重分布层之间并电性连接到该下重分布层与该上重分布层；以及
一钝化结构，围绕该互连框架设置。
2.如权利要求1所述的半导体元件，其中该钝化结构夹置在该下重分布层与该上重分布层之间。
3.如权利要求1所述的半导体元件，还包括一介电结构，夹置在该下重分布层与该上重分布层之间，其中该互连框架通过该介电结构而与该钝化结构分隔开。
4.如权利要求3所述的半导体元件，其中该互连部的该互连框架包括：
一第一通孔部，经过该介电结构的一下部垂直延伸；
一第二通孔部，经过该介电结构的一上部垂直延伸；以及
一线部，在该第一通孔部与该第二通孔部之间水平延伸，其中该第一通孔部与该第二通孔部通过该线部而电性连接。
5.如权利要求1所述的半导体元件，还包括：
一第二源极/漏极结构，设置在该互连部与该元件基底的一载体基底之间；以及
一前侧接触点，设置在该第二源极/漏极结构与该载体基底之间，其中该第二源极/漏极结构经由该前侧接触点而电性连接到该载体基底。
6.如权利要求5所述的半导体元件，还包括一重分布结构，设置在该后侧接触点与该互连部的该下重分布层之间，其中一第一源极/漏极结构经由该重分布结构而电性连接到该下重分布层，而该第二源极/漏极结构与该重分布结构电性绝缘。
7.如权利要求6所述的半导体元件，其中该第一源极/漏极结构的一上表面高于该第二源极/漏极结构的一上表面。
8.如权利要求1所述的半导体元件，其中该元件基底包括：
一载体基底；
一第一源极/漏极结构，设置在该载体基底上；以及
一后侧接触点，设置在该第一源极/漏极结构上并电性连接到该第一源极/漏极结构。
9.一种半导体元件，包括：
一元件基底，具有一后侧接触点；
一互连部，设置在该元件基底上，其中该互连部包括：
一下重分布层，电性连接到该后侧接触点；
一上重分布层，设置在该下重分布层上；
一第一互连导体以及一第二互连导体，在该下重分布层与该上重分布层之间平行延伸，其中该下重分布层与该上重分布层通过该第一互连导体与该第二互连导体而电性连接；以及
一第一钝化衬垫以及一第二钝化衬垫，分别围绕该第一互连导体与该第二互连导体设置。
10.如权利要求9所述的半导体元件，其中该第一钝化衬垫与该第二钝化衬垫直接接触该下重分布层与该上重分布层。
11.如权利要求10所述的半导体元件，其中该第一钝化衬垫与该第二钝化衬垫之间具有一气隙。
12.如权利要求10所述的半导体元件，其中该第一钝化衬垫与该第二钝化衬垫均被一气隙结构的一部分所围绕。
13.如权利要求12所述的半导体元件，其中该第一互连导体与该第二互连导体分别通过该第一钝化衬垫与该第二钝化衬垫而与该气隙结构分隔开。
14.如权利要求10所述的半导体元件，还包括：
一第二源极/漏极结构，设置在该互连部与一载体基底之间；以及
一前侧接触点，设置在该第二源极/漏极结构与该载体基底之间，其中该第二源极/漏极结构经由该前侧接触点而电性连接到该载体基底。
15.如权利要求14所述的半导体元件，还包括一介电层，设置在该载体基底与该互连部之间，其中一第一源极/漏极结构与该第二源极/漏极结构设置在该介电层中，其中延伸该第二源极/漏极结构的一部分以覆盖该介电层的一部分。
16.如权利要求10所述的半导体元件，其中该元件基底包括：
一载体基底；
一第一源极/漏极结构，设置在该载体基底上；以及
一后侧接触点，设置在该第一源极/漏极结构上并电性连接到该第一源极/漏极结构。
17.一种半导体元件的制备方法，包括：
形成一元件基底在一载体基底上，该元件基底包括一后侧接触点；以及
形成一互连部在该元件基底上，其中形成该互连部的步骤包括：
形成一下重分布层以电性连接到该后侧接触点；
形成一互连结构在该下重分布层上并电性连接到该下重分布层；以及
形成一上重分布层在该互连结构上并电性连接到该互连结构。
18.如权利要求17所述的半导体元件的制备方法，还包括：
形成一第二源极/漏极结构在该载体基底上；
形成一前侧接触点在该第二源极/漏极结构上并电性连接到该第二源极/漏极结构；以及
形成该重分布结构在该前侧接触点上并电性连接到该前侧接触点。
19.如权利要求18所述的半导体元件的制备方法，其中形成该互连部的该互连结构的步骤包括：
形成一钝化结构以及一介电结构在该下重分布层上，其中该介电结构被该钝化结构所围绕；以及
形成一互连框架在该介电结构中。
20.如权利要求18所述的半导体元件的制备方法，其中形成该互连部的该互连结构的步骤包括：
形成一能量可移除层在该下重分布层上；
蚀刻该能量可移除层以形成一第一开孔以及一第二开孔，进而暴露该下重分布层；
形成一第一钝化衬垫以及一第二钝化衬垫分别在该第一开孔的各侧壁上以及在该第二开孔的各侧壁上；以及
形成一第一互连导体在该第一开孔中并被该第一钝化衬垫所围绕，并形成一第二互连导体在该第二开孔中并被该第二钝化衬垫所围绕。
21.如权利要求20所述的半导体元件的制备方法，还包括在该上重分布层形成之后，执行一热处理工艺以将该能量可移除层转变成一气隙结构。
22.如权利要求17所述的半导体元件的制备方法，其中形成该元件基底在该载体基底上的该步骤包括：
形成一牺牲源极/漏极结构在一第一载体基底上；
形成一重分布结构在该牺牲源极/漏极结构上；
将该重分布结构附接到一第二载体基底；
在该重分布结构附接到该第二载体基底之后，移除该第一载体基底；
以一第一源极/漏极结构替代该牺牲源极/漏极结构；以及
形成一后侧接触点在该第一源极/漏极结构上并电性连接到该第一源极/漏极结构。
CN202210215246.5A 2021-06-15 2022-03-07 具有互连部的半导体元件及其制备方法 Pending CN115483191A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/348,128 US11881451B2 (en) 2021-06-15 2021-06-15 Semiconductor device with interconnect part and method for preparing the same
US17/348,128 2021-06-15

Publications (1)

Publication Number Publication Date
CN115483191A true CN115483191A (zh) 2022-12-16

Family

ID=84390560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210215246.5A Pending CN115483191A (zh) 2021-06-15 2022-03-07 具有互连部的半导体元件及其制备方法

Country Status (3)

Country Link
US (1) US11881451B2 (zh)
CN (1) CN115483191A (zh)
TW (1) TWI825493B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101921465B1 (ko) * 2012-08-22 2018-11-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
EP3504738A4 (en) * 2016-08-26 2020-09-02 INTEL Corporation INTEGRATED CIRCUIT DEVICE STRUCTURES AND DOUBLE-SIDED MANUFACTURING TECHNIQUES
US10553533B2 (en) * 2017-11-08 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
CN113161366B (zh) 2018-06-29 2023-08-18 长江存储科技有限责任公司 具有使用内插器的堆叠器件芯片的三维存储器件
US11114433B2 (en) * 2018-07-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and method of fabricating the same
US11322464B2 (en) 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
US11217560B2 (en) 2019-10-28 2022-01-04 Nanya Technology Corporation Die assembly and method of manufacturing the same
US12021069B2 (en) * 2020-10-27 2024-06-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor die and photoelectric device integrated in same package
US11742286B2 (en) * 2021-06-11 2023-08-29 Nanya Technology Corporation Semiconductor device with interconnect part and method for forming the same

Also Published As

Publication number Publication date
TWI825493B (zh) 2023-12-11
US20220399268A1 (en) 2022-12-15
TW202301477A (zh) 2023-01-01
US11881451B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US11217482B2 (en) Method for forming semiconductor device with resistive element
US11881453B2 (en) Method for preparing a semiconductor device with interconnect part
US10903345B2 (en) Power MOSFET with metal filled deep sinker contact for CSP
US11532506B2 (en) Integrated circuit structure
US11694923B2 (en) Method for preparing semiconductor device with air spacer
TWI825493B (zh) 具有互連部的半導體元件及其製備方法
CN114464584A (zh) 具有瓶形硅穿孔的半导体元件结构及其制备方法
CN115223986A (zh) 半导体元件及其制备方法
US11955446B2 (en) Method for forming semiconductor device structure with conductive polymer liner
US20230386902A1 (en) Method for preparing semiconductor device with air spacer
US11309266B2 (en) Semiconductor device structure with air gap and method for forming the same
US20230352433A1 (en) Semiconductor device structure with composite bottle-shaped through silicon via and method for prepriang the same
US10840136B1 (en) Method for preparing conductive via
CN118039600A (zh) 具有气隙的半导体元件
CN113257784A (zh) 半导体元件结构
CN116631981A (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination