JP2012142414A - 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置 - Google Patents

Abstract

【課題】貫通電極に起因する応力を抑制し、半導体装置の動作を安定化し、半導体装置の信頼性を向上する。
【解決手段】半導体装置は、表面側に活性領域を有する半導体基板１と、半導体基板１の表面から裏面までを貫通するように形成され、導電材からなる貫通電極２４と、貫通電極２４に囲まれるように形成され、導電材とは異なる応力緩衝部２５とを備えている。応力緩衝部２５は、貫通電極２４の内部であって半導体基板１の表面が横切る位置に形成されている。
【選択図】図１

Description

本発明は半導体装置及びその製造方法並びにそれを用いた積層型半導体装置に関し、特に、半導体基板を貫通する貫通電極を有する半導体装置及びその製造方法並びに積層型半導体装置に関する。

近年、半導体装置の高集積化を目的として、複数の半導体装置が積み重ねられた積層型半導体装置の開発が広く行われている。従来の積層型半導体装置は、積層された半導体装置をインターポーザ等の中継基板を介して、ワイヤボンディングにより電気的に接続された構成を有する。この構成では、半導体装置同士の間を接続する引き回し配線が長くなるため、配線抵抗が大きくなると共に、配線の寄生容量も大きくなり、その結果、ＲＣ遅延が大きくなるため、高速動作を得るには限界がある。

この問題を解決するために、半導体基板の表面から裏面まで貫通した複数本の貫通電極を有する半導体装置を形成し、この半導体装置を積層し、貫通電極により半導体装置同士の間を電気的に接続する方法を用いて形成された積層型半導体装置が特許文献１等に提示されている。この構成により、積層された半導体装置同士の間を短距離で接続することができ、ワイヤボンディングにより接続する場合と比べて配線長を短縮することができるため、配線抵抗及び規制抵抗を低減することが可能となる。その結果、ＲＣ遅延を低減できるため、半導体装置の高速動作が可能となる。

従来の貫通電極を有する半導体装置について図１６を参照しながら説明する。

図１６に示すように、半導体基板５０１の集積回路形成面である表面の上に層間絶縁層５０２が形成されている。層間絶縁層５０２には、配線層５０３が形成されている。また、半導体基板５０１には、その表面から裏面までを貫通し、配線層５０３と接続する複数の貫通電極５０４が形成され、半導体基板５０１と各貫通電極５０４との間にはそれぞれ絶縁層５０５が形成されている。このような構成により、貫通電極５０４は配線層５０３と電気的に接続し、さらに半導体基板５０１の裏面側から信号を入出力することができる。

特開２００７−２５０５６１号公報

しかしながら、前記従来の貫通電極を有する半導体装置は、貫通電極の周囲における半導体基板に応力がかかり、トランジスタ及びダイオード等のデバイスの動作不良を引き起こすという問題がある。

具体的に、半導体基板を構成する材料に比べ、貫通電極を構成する金属材料は熱膨張係数が大きいため、温度が上昇すると、半導体基板の膨張量よりも貫通電極の膨張量のほうが大きくなる。このため、温度変化が生じると、貫通電極の近傍の半導体基板及び貫通電極の直上の配線層には、大きな応力の変動が生じることとなる。その結果、貫通電極の近傍に設けられたトランジスタ等のデバイスと、貫通電極から十分に離れた位置に設けられたデバイスとでは特性に差が生じることとなる。これにより、回路動作が不安定となり、貫通電極の上に形成された配線層では、層間絶縁膜の絶縁不良が生じる。このため、層間容量が変動し、結果的に回路動作が不安定となって、半導体装置の信頼性が低減することとなる。さらに、半導体基板の裏面側に、貫通電極と電気的に接続された裏面配線層及び裏面絶縁膜が形成されている場合、それらが貫通電極の膨張によって裏面絶縁膜が半導体基板から剥離し、裏面配線層と半導体基板とのショートが起こるおそれがあり、半導体装置の信頼性が低減する。

本発明は、前記の問題に鑑み、その目的は、貫通電極に起因する応力を抑制し、回路動作を安定化し、半導体装置の信頼性を向上することにある。

前記の目的を達成するために、本発明は半導体装置を、貫通電極の内部に形成された応力緩衝部を備えている構成とする。

具体的に、本発明に係る半導体装置は、表面側に活性領域を有する半導体基板と、半導体基板の表面から裏面までを貫通するように形成され、導電材からなる貫通電極と、貫通電極の内部に形成され、導電材とは異なる応力緩衝部とを備え、応力緩衝部は、貫通電極の内部であって半導体基板の表面が横切る位置に形成されている。

本発明に係る半導体装置によると、貫通電極は、該貫通電極の内部であって半導体基板の表面が横切る位置に、導電材とは異なる応力緩衝部を備えているため、貫通電極の周囲の半導体基板に加わる応力が緩和され、貫通電極の近傍のデバイスと貫通電極から離れた位置にあるデバイスとの特性の差を低減し、回路動作を安定化することが可能となる。その結果、信頼性が高い半導体装置を得ることができる。

本発明に係る半導体装置において、応力緩衝部は、半導体基板の表面側から裏面側に向かって貫通電極の中間の位置にまで延びていてもよい。

本発明に係る半導体装置において、応力緩衝部は、半導体基板の表面側から裏面の近傍にまで延びていてもよい。

本発明に係る半導体装置において、応力緩衝部は、気体からなっていてもよい。

本発明に係る半導体装置において、応力緩衝部は、導電材のヤング率よりも小さいヤング率を有する材料からなっていてもよい。

この場合、応力緩衝部は、エポキシ樹脂又はベンゾシクロブテン樹脂からなることが好ましい。

本発明に係る積層型半導体装置は、複数の半導体装置を積層させた積層型半導体装置であって、複数の半導体装置のうち少なくとも１つは、本発明の半導体装置である。

本発明に係る積層型半導体装置によると、複数の半導体装置のうち少なくとも１つは、前記の半導体装置であるため、貫通電極に起因する応力の変動の影響を受けにくく、回路動作を安定化することが可能となる。その結果、信頼性が高い積層型半導体装置を得ることができる。

本発明に係る第１の半導体装置の製造方法は、半導体基板の上部に電極用穴部を形成する工程（ａ）と、電極用穴部に、導電材からなる導電膜の一部を、電極用穴部の底面側から埋まると共に、電極用穴部の上部に空隙部が形成されるように成膜する工程（ｂ）と、半導体基板の表面側から導電膜の残部を堆積して、空隙部の上端をふさぐことにより、導電膜の内部に導電材とは異なる応力緩衝部を形成する工程（ｃ）と、半導体基板の裏面に導電膜を露出することにより貫通電極を形成する工程（ｄ）とを備えている。

本発明に係る第１の半導体装置の製造方法によると、電極用穴部に導電膜の一部を、電極用穴部の底面側から埋まると共に、電極用穴部の上部に空隙部が形成されるように成膜した後に、半導体基板の表面側から導電膜の残部を堆積して空隙部の上端をふさぐことにより、導電膜の内部に導電材とは異なる応力緩衝部を形成するため、貫通電極の周囲の半導体基板に加わる応力が緩和される。その結果、貫通電極の近傍のトランジスタと貫通電極から離れた位置にあるトランジスタとの特性の差を低減し、回路動作を安定化することが可能となるため、信頼性が高い半導体装置を得ることができる。

本発明に係る第１の半導体装置の製造方法は、工程（ｃ）において、応力緩衝部を、前記導電膜の内部であって半導体基板の表面が横切る位置に形成することが好ましい。

本発明に係る第１の半導体装置の製造方法は、工程（ｃ）において、応力緩衝部を、半導体基板の表面側から裏面側に向かって導電膜の中間の位置にまで延びるように形成してもよい。

本発明に係る第２の半導体装置の製造方法は、半導体基板の上部に電極用穴部を形成する工程（ａ）と、電極用穴部に、導電材からなる導電膜の一部を、電極用穴部の底面側及び壁面側から埋まると共に、電極用穴部の中心部に空隙部が形成されるように成膜する工程（ｂ）と、半導体基板の表面側から導電膜の残部を堆積して、空隙部の上端をふさぐことにより、導電膜の内部に導電材とは異なる応力緩衝部を形成する工程（ｃ）と、半導体基板の裏面に導電膜を露出することにより貫通電極を形成する工程（ｄ）とを備えている。

本発明に係る第２の半導体装置の製造方法によると、電極用穴部に導電膜の一部を、電極用穴部の底面側及び壁面側から埋まると共に、電極用穴部の中心部に空隙部が形成されるように成膜した後に、半導体基板の表面側から導電膜の残部を堆積して、空隙部の上端をふさぐことにより、導電膜の内部に導電材とは異なる応力緩衝部を形成するため、貫通電極の周囲の半導体基板に加わる応力を緩和できる。このため、信頼性が高い半導体装置を得ることができる。

本発明に係る第２の半導体装置の製造方法は、工程（ｃ）において、応力緩衝部を、半導体基板の表面側から裏面の近傍にまで延びるように形成することが好ましい。

本発明に係る第１の半導体装置の製造方法及び第２の半導体装置の製造方法において、応力緩衝部は気体からなっていてもよい。

本発明に係る第１の半導体装置の製造方法及び第２の半導体装置の製造方法において、応力緩衝部は、導電材のヤング率よりも小さいヤング率を有する材料からなっていてもよい。

本発明に係る第１の半導体装置の製造方法及び第２の半導体装置の製造方法において、応力緩衝部は、エポキシ樹脂又はベンゾシクロブテン樹脂からなることが好ましい。

本発明に係る半導体装置及びその製造方法並びにそれを用いた積層型半導体装置によると、貫通電極の周囲の半導体基板に加わる応力を緩和でき、貫通電極の近傍のデバイスと貫通電極から離れた位置にあるデバイスとの特性の差を低減し、回路動作を安定化することができるため、より信頼性が高い半導体装置を得ることが可能となる。

（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置を示し、（ａ）は断面図であり、（ｂ）は（ａ）における貫通電極の周辺を示す平面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置における貫通電極の周辺を示す平面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置を積層させた積層型半導体装置の断面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の裏面側の構成のバリエーションを示す断面図である。 本発明の第２の実施例に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法の工程を示す断面図である。 従来の貫通電極を有する半導体装置の断面図である。

本発明に係る各実施形態について、図面を参照しながら説明する。なお、各実施形態において用いられる材料及び数値等は例示であって、それらに本発明が限定されることはない。また、本発明の技術的思想を逸脱しない範囲で、各実施形態を適宜変更することは可能であり、さらに、各実施形態同士の組み合わせ等も可能である。

（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図１及び図２を参照しながら説明する。

図１（ａ）に示すように、半導体基板１の上部（表面側）に不純物領域２が形成され、半導体基板１の上における不純物領域２同士の間に、ゲート絶縁膜３が形成され、ゲート絶縁膜３の上にゲート電極４が形成されている。これらにより、デバイスである、例えばトランジスタが形成されている。また、半導体基板１の上部には、素子分離部５が形成され、素子分離部５はデバイスが形成されている活性領域を囲み、各活性領域は素子分離部５により互いに電気的に絶縁されている。半導体基板１の上にはゲート絶縁膜３及びゲート電極４を覆うように、例えば酸化シリコン（ＳｉＯ_２）からなる第１層間絶縁膜７ａが形成されている。第１層間絶縁膜７ａには、不純物領域２及びゲート電極４と接続する複数のコンタクト６が形成されている。第１層間絶縁膜７ａの上には、例えばＳｉＯ_２、炭素含有酸化シリコン（ＳｉＯＣ）又はフッ素含有酸化シリコン（ＳｉＯＦ）からなる第２層間絶縁膜７ｂが形成されている。第２層間絶縁膜７ｂには、コンタクト６と接続し、且つ、半導体装置内における信号の伝達及び電源電圧の供給を行う第１配線８ａが形成されている。第２層間絶縁膜７ｂの上には、例えばＳｉＯ_２、ＳｉＯＣ又はＳｉＯＦからなる第３層間絶縁膜７ｃが形成されている。第３層間絶縁膜７ｃには、第１配線８ａと接続する第１ビア９ａと、該第１ビア９ａを介して第１配線８ａと電気的に接続する第２配線８ｂとが形成されている。さらに、第３層間絶縁膜７ｃの上には第４層間絶縁膜７ｄが形成され、第４層間絶縁膜７ｄには、第２配線８ｂと接続する第２ビア９ｂと、該第２ビア９ｂと接続し且つ半導体装置の外部に信号を取り出すためのパッド１０が形成されている。第２層間絶縁膜７ｂ、第３層間絶縁膜７ｃ、第４層間絶縁膜７ｄ、第１配線８ａ、第２配線８ｂ、第１ビア９ａ及び第２ビア９ｂにより配線層１１が形成されている。また、これらの配線及びビアは、例えば銅（Ｃｕ）により形成されている。

また、半導体基板１及び第１層間絶縁膜７ａには、これらを貫通し且つ第１配線８ａと接続する貫通電極２４が形成されている。貫通電極２４の側面上には、バリア膜２２が形成され、バリア膜２２と半導体基板１との間には、例えばＳｉＯ_２又は窒化シリコン（ＳｉＮ）からなる絶縁膜２１が形成されている。絶縁膜２１は、半導体基板１と貫通電極２４とを電気的に絶縁し、バリア膜２２は、貫通電極２４を構成する導電材が半導体基板１に拡散することを防ぐ。なお、半導体基板１の上部において、絶縁膜２１を囲むように素子分離部５が形成されている。ここで、バリア膜２２は、貫通電極２４を構成する導電材に対してバリア性を有する材料であることが好ましく、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、タングステン化チタン（ＴｉＷ）若しくは窒化チタン（ＴｉＮ）等又はこれらを２つ以上組み合わせた材料等を用いてもよい。貫通電極２４はタングステン（Ｗ）、ニッケル（Ｎｉ）又は金（Ａｕ）等であってもよい。

半導体基板１の下面（裏面）側には、半導体基板１を覆い且つ絶縁膜２１と接続するように第１裏面絶縁膜３０ａが形成されている。また、第１裏面絶縁膜３０ａの半導体基板１と反対側の面には、貫通電極２４と接続するように裏面配線層３１が形成され、裏面配線層３１を覆うように第２裏面絶縁膜３０ｂが形成され、さらに裏面配線層３１と電気的に接続するようにバンプ３２が形成されている。

貫通電極２４の内部における半導体基板１の表面付近の領域には、貫通電極２４を構成する導電材とは異なる材料からなる応力緩衝部２５が形成されている。具体的に、応力緩衝部２５は、貫通電極２４の内部であって半導体基板１の表面が横切る位置に形成されている。応力緩衝部２５は、空気等の気体からなることが好ましく、その気圧は１０^−６Ｐａ〜１０^−２Ｐａ程度であることが好ましい。このようにすると、温度変動により貫通電極２４が膨張したとしても、応力緩衝部２５側に容易に膨張することができるため、貫通電極２４の周囲の半導体基板１に加わる応力が緩和される。また、応力緩衝部２５の体積は、貫通電極２４の総体積に対して０．０１％〜０．５％程度であり、好ましくは０．０５％〜０．３％程度である。例えば、直径が５μｍであり、基板面に垂直な方向の長さが５０μｍである貫通電極２４に対して、応力緩衝部２５は貫通電極２４の中心部に形成され、直径が０．５μｍであり、基板面に垂直な方向の長さが２．５μｍ程度である。これにより、貫通電極２４の周囲に与える応力を約半分程度に低減することが可能となる。

ここで、応力緩衝部２５は、貫通電極２４の内部における半導体基板１の表面付近の領域に形成されているが、半導体基板１の表面側から裏面側に向かって貫通電極２４の中間の位置にまで延びていてもよい。このようにすると、半導体基板１の裏面側に生じる応力を緩和でき、半導体基板１の裏面側に形成された第１裏面絶縁膜３０ａ等の半導体基板１からの剥離を防ぐことができ、また、半導体装置を積層する際に加わる応力により、貫通電極２４が損傷を受けることを防ぐことができる。

また、本実施形態では、図１（ｂ）に示すように、半導体基板１の表面側から見た貫通電極２４の形状が円形である場合を例示したが、図２（ａ）〜（ｃ）に示すように、その形状が正方形、正方形以外の四角形又は六角形であってもよく、さらに、これら以外の多角形であってもよい。なお、図１（ｂ）及び図２（ａ）〜（ｃ）は、図１（ａ）の貫通電極２４の周辺の平面図であり、半導体基板１よりも上に形成されている部材を省略している。

本発明の第１の実施形態に係る半導体装置によると、貫通電極の周囲の半導体基板に掛かる応力を低減することができ、貫通電極の近傍のデバイスと貫通電極から離れた位置にあるデバイスとの特性の差を低減できるため、回路動作を安定化することが可能となる。その結果、信頼性が高い半導体装置を得ることができる。

次に、本発明の第１の実施形態に係る半導体装置の製造方法について図３〜図６を参照しながら説明する。

まず、図３（ａ）に示すように、半導体基板１の上部に、例えば公知の技術により、トランジスタ及びダイオード等のデバイスを構成する不純物領域２及び素子分離部５を形成する。次に、半導体基板１の上における不純物領域２同士の間に、ゲート絶縁膜３を形成し、形成したゲート絶縁膜３の上にゲート電極４を形成する。トランジスタ等が形成された各活性領域は、素子分離部５により互いに電気的に絶縁される。続いて、半導体基板１の上に、ゲート絶縁膜３及びゲート電極４を覆うように第１層間絶縁膜７ａを形成し、第１層間絶縁膜７ａに、不純物領域２及びゲート電極４とそれぞれ接続する複数のコンタクト６を形成する。

次に、図３（ｂ）に示すように、ドライエッチング法及びウェットエッチング法等を用いて、第１層間絶縁膜７ａ及び素子分離部５を貫通し、半導体基板１の下部まで延びる電極用穴部２０を形成する。前記のエッチング法ではなく、例えば、炭酸ガス（ＣＯ_２）レーザ及びＹＡＧ（yttrium aluminium garnet）レーザ等を用いて電極用穴部２０を形成してもよい。ここで、電極用穴部２０の口径は、例えば０．１μｍ〜５０μｍ程度（好ましくは１μｍ〜２０μｍ程度）であり、電極用穴部２０の深さは、例えば５μｍ〜２００μｍ程度（好ましくは２０μｍ〜５０μｍ程度）である。

なお、半導体基板１の上面側から見た電極用穴部２０の形状は円形であることが好ましいが、本発明はこれに限定されるものではなく、前述のように、その形状は正方形、正方形以外の四角形又は六角形であってもよく、これら以外の多角形であってもよい。

次に、図３（ｃ）に示すように、第１層間絶縁膜７ａの上並びに電極用穴部２０の底面上及び壁面上に絶縁膜２１を形成する。絶縁膜２１の材料は、ＳｉＯ_２及びＳｉＮ等であることが好ましい。絶縁膜２１の膜厚は、０．０５μｍ〜２μｍ程度であることが好ましい。

次に、図４（ａ）に示すように、絶縁膜２１を覆うようにバリア膜２２を形成する。バリア膜２２の膜厚は０．５ｎｍ〜１０ｎｍ程度であることが好ましい。バリア膜２２は、後の工程において形成する貫通電極を構成する導電材に対してバリア性を有する材料であることが好ましく、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＷ若しくはＴｉＮ等又はこれらを２つ以上組み合わせた材料等を用いてもよい。

次に、図４（ｂ）に示すように、バリア膜２２を覆うように、導電性を有する金属材料からなるめっき膜２３を形成する。ここで、用いる金属材料は、Ｃｕ等の導電体であることが好ましい。

次に、図４（ｃ）に示すように、電解めっき法を用いて、電極用穴部２０の上部に空隙部２５Ａができるように導電材からなる導電膜２４Ａを形成する。ここで、導電材はＣｕを用いることが好ましい。この際に、めっき薬液の添加剤として、一般にレベラーと呼ばれる硫黄化合物を適当な量だけ含ませることによって、電極用穴部２０の壁面側よりも底面側から優先的に導電膜２４Ａが成長して電極用穴部２０を埋めるようにボトムアップ成長をさせることにより、半導体基板１の表面の近傍の領域まで導電膜２４Ａを成長する。

次に、図５（ａ）に示すように、例えば物理気相成長（physical vapor deposition：ＰＶＤ）及び化学気相成長（chemical vapor deposition：ＣＶＤ）等を用いて、半導体基板１の表面側から電極用穴部２０に前記の導電材と同一の材料、例えばＣｕからなる導電膜２４Ａを形成する。これにより、電極用穴部２０の開口端部は導電膜２４Ａによって閉じられ、導電膜２４Ａの内部に導電材と異なる応力緩衝部２５が形成される。なお、前述したように、応力緩衝部２５は、導電膜２４Ａの内部であって半導体基板１の表面が横切る位置に形成されている。ここで、図３（ｃ）の工程において、導電膜２４Ａの成長時間を短くすることにより、応力緩衝部２５を半導体基板１の表面側から裏面側に向かって、導電膜２４Ａの中間の位置にまで延びるように形成しても構わない。前記の通り、この導電材と異なる材料からなる応力緩衝部２５は、空気等の気体からなることが好ましく、その気圧は１０^−６Ｐａ〜１０^−２Ｐａ程度であることが好ましい。

次に、図５（ｂ）に示すように、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）等を用いて、半導体基板１の表面側に堆積した導電膜２４Ａ、バリア膜２２、絶縁膜２１を除去し、第１層間絶縁膜７ａを露出する。ここで、前述したように、電極用穴部２０に埋め込まれた導電膜２４Ａと応力緩衝部２５との大きさの関係は、導電膜２４Ａの総体積に対して応力緩衝部２５の総体積はその０．０１％〜０．５％程度であり、好ましくは０．０５％〜０．３％程度である。例えば、直径が５μｍであり、基板面に垂直な方向の長さが５０μｍである導電膜２４Ａに対して、応力緩衝部２５は導電膜２４Ａの中心部に形成され、直径が０．５μｍであり、基板面に垂直な方向の長さが２．５μｍ程度である。

次に、図５（ｃ）に示すように、公知の技術を用いて、第１層間絶縁膜７ａの上に、配線層１１を形成する。具体的に、第１層間絶縁膜７ａの上に、導電膜２４Ａを覆うように第２層間絶縁膜７ｂを形成し、形成した第２層間絶縁膜７ｂにコンタクト６及び導電膜２４Ａとそれぞれ接続する複数の第１配線８ａを形成する。続いて、第２層間絶縁膜７ｂの上に、第３層間絶縁膜７ｃを形成し、形成した第３層間絶縁膜７ｃに第１配線８ａと接続する第１ビア９ａ、及び該第１ビア９ａを介して第１配線８ａと接続する第２配線８ｂを形成する。続いて、第３層間絶縁膜７ｃの上に第４層間絶縁膜７ｄを形成し、形成した第４層間絶縁膜７ｄに第２配線８ｂと接続する第２ビア９ｂと、該第２ビア９ｂと接続し且つ半導体装置の外部に信号を取り出すためのパッド１０とを形成する。図５（ｃ）では、２層の配線層１１を示しているが、本発明は２層に限定されるものでなく、３層以上であってもよい。

次に、図６（ａ）に示すように、例えばグラインド及びＣＭＰ等を用いて、裏面側から半導体基板１を薄くし、半導体基板１の裏面に導電膜２４Ａを露出することにより貫通電極２４を形成する。

次に、図６（ｂ）に示すように、薄化した半導体基板１の裏面側に、絶縁膜２１と接続するように第１裏面絶縁膜３０ａを形成する。第１裏面絶縁膜３０ａの半導体基板１と反対側には、貫通電極２４と接続するように裏面配線層３１を形成し、裏面配線層３１を覆うように第２裏面絶縁膜３０ｂを形成する。さらに、第２裏面絶縁膜３０ｂをパターニングし、裏面配線層３１と接続するように、バンプ３２を形成する。

本発明の第１の実施形態に係る半導体装置の製造方法によると、貫通電極が温度変動により膨張したとしても、応力緩衝部の方向に容易に膨張することができるため、貫通電極の周囲の半導体基板に加わる応力が緩和される。その結果、貫通電極の近傍のトランジスタと貫通電極から離れた位置にあるトランジスタとの特性の差を低減でき、回路動作を安定化することが可能となり、信頼性が高い半導体装置を得ることができる。

次に、本発明の第１の実施形態に係る積層型半導体装置について図７を参照しながら説明する。

図７に示すように、インターポーザ３４の上に、第１の実施形態の半導体装置と同一の構成を有する半導体装置１００ａ、１００ｂが積層されている。ここで、上側の半導体装置１００ａの裏面側に形成されたバンプ３２と、下側の半導体装置１００ｂのパッド１０とが、例えば共晶結合を介して電気的に接続されていると共に、上側の半導体装置１００ａと下側の半導体装置１００ｂとがアンダーフィル３３によって互いに固着されている。また、下側の半導体装置１００ｂにおいて、半導体基板１の裏面に露出する貫通電極２４と、インターポーザ３４とが、例えば半田からなるバンプ３２を介して電気的に接続されていると共に、下側の半導体装置１００ｂとインターポーザ３４とがアンダーフィル３３によって互いに固着されている。

本実施形態では、２つの半導体装置が積層された積層型半導体装置について説明したが、３つ以上の半導体装置が積層されていても構わない。また、積層型半導体装置を構成する半導体装置のうち少なくとも１つが本発明の第１の実施形態に係る半導体装置であればよい。

なお、半導体装置同士の間の積層方式に応じて、半導体装置の裏面の構造を最適化することが可能である。例えば、図８（ａ）に示すように、半導体基板１の裏面側に貫通電極２４が突出するような構造とし、金属同士の直接の接合を行ってもよい。また、図８（ｂ）に示すように、半導体基板１の裏面側において、貫通電極２４に直接に接合するバンプ３２を形成し、これを用いて半導体装置同士を積層してもよい。

本発明の第１の実施形態に係る積層型半導体装置によると、半導体装置同士及び半導体装置とインターポーザとを最短距離で接続できるため、積層型半導体装置を小型化でき、且つ、応力の変動の影響を受けにくい半導体装置を積層するため、信頼性が高い積層型半導体装置を得ることができる。

（第２の実施形態）
本発明の第２の実施形態に係る半導体装置について図９を参照しながら説明する。本実施形態において、第１の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。

本実施形態の半導体装置は、第１の実施形態の半導体装置と比較して、応力緩衝部２５の大きさが異なる。具体的に、図９に示すように、貫通電極２４の内部に、該貫通電極２４における半導体基板１の表面側から裏面にまで延び、且つ、導電材と異なる材料により構成された応力緩衝部２５が形成されている。また、応力緩衝部２５は、貫通電極２４の内部であって半導体基板１の表面が横切る位置に形成されている。これにより、貫通電極２４を構成する導電材に起因して貫通電極２４の周辺の半導体基板１に加わる応力を緩和すると共に、半導体基板１の裏面側に形成された第１裏面絶縁膜３０ａ等に生じる応力を緩和することができ、第１裏面絶縁膜３０ａ等が半導体基板１から剥離することを防ぐことができる。これにより、裏面配線層３１と半導体基板１とのショートを防ぐことができる。

ここで、第１の実施形態と同様に、半導体基板１の上面側から見た貫通電極２４の形状は円形であることが好ましいが、本発明はこれに限定されるものではなく、その形状は正方形、正方形以外の四角形又は六角形であってもよく、これら以外の多角形であってもよい。

本発明の第２の実施形態に係る半導体装置によると、貫通電極の周囲の半導体基板に加わる応力を緩和でき、貫通電極の近傍のトランジスタと貫通電極から離れた位置にあるトランジスタとの特性の差を低減でき、回路動作を安定化することが可能となる。また、半導体基板の裏面側に形成された裏面絶縁膜等が半導体基板から剥離することを防ぐことができるため、信頼性が高い半導体装置を得ることができる。

次に、本発明の第２の実施形態に係る半導体装置の製造方法について図１０〜図１３を参照しながら説明する。本実施形態において、第１の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。

本実施形態の半導体装置の製造方法は、第１の実施形態の半導体装置の製造方法と比較して、応力緩衝部２５を形成する方法が異なる。具体的に、図１０（ａ）に示すように、めっき膜２３を形成するまでの工程は第１の実施形態と同一である。また、第１の実施形態と同様に、半導体基板１の上面側から見た電極用穴部２０の形状は円形であることが好ましいが、本発明はこれに限定されるものではなく、前述のように、その形状は正方形、正方形以外の四角形又は六角形であってもよく、これら以外の多角形であってもよい。

めっき膜２３を形成した後に、図１０（ｂ）に示すように、電解めっき法を用いて、電極用穴部２０の中心部に空隙部２５Ａができるように導電材からなる導電膜２４Ａを形成する。ここで、導電材はＣｕを用いることが好ましい。この際に、めっき薬液の添加剤であるレベラーと呼ばれる硫黄化合物を適当な量だけ含ませることによって、電極用穴部２０の底面側及び壁面側から導電膜２４Ａが一様に成長して電極用穴部２０を埋めるようにコンフォーマル成長をさせる。このようにすると、電極用穴部２０の開口端部に電解が集中するため、めっきがされやすく、その結果、開口端部に比較的に厚く導電膜２４Ａが形成される。

次に、図１０（ｃ）に示すように、例えばＰＶＤ及びＣＶＤ等を用いて、半導体基板１の表面側から電極用穴部２０に前記の導電材と同一の材料、例えばＣｕからなる導電膜２４Ａを形成する。これにより、電極用穴部２０の開口端部は導電膜２４Ａによって閉じられ、導電膜２４Ａの中心部に導電材と異なる材料からなる応力緩衝部２５が形成される。なお、第１の実施形態と同様に、応力緩衝部２５は、空気等の気体からなることが好ましく、その気圧としては１０^−６Ｐａ〜１０^−２Ｐａ程度であることが好ましい。

次に、図１１（ａ）に示すように、半導体基板１の表面側からＣＭＰ等を用いて半導体基板１の表面上に堆積した導電膜２４Ａ、バリア膜２２及び絶縁膜２１を除去し、再び第１層間絶縁膜７ａを露出する。ここで、電極用穴部２０に埋め込まれた導電膜２４Ａと応力緩衝部２５の大きさの関係において、応力緩衝部２５の総体積は導電膜２４Ａの総体積の０．０１％程度以上である。例えば、直径が５μｍであり、基板面に垂直な方向の長さが５０μｍである貫通電極２４に対して、応力緩衝部２５の直径が１００ｎｍであり、基板面に垂直な方向の長さが４８μｍ程度である。このような応力緩衝部２５を形成することにより、貫通電極２４が温度変動により膨張したとしても、応力緩衝部２５側に容易に膨張することができるため、貫通電極２４の周囲の半導体基板１に加わる応力が緩和される。その結果、貫通電極２４の近傍のトランジスタと貫通電極２４から離れた位置にあるトランジスタとの特性の差は小さくなり、回路の動作を安定化することが可能となる。

その後、第１の実施形態と同一の方法により、半導体基板１の表面側の配線層１１を形成し、裏面側に導電膜２４Ａを露出することにより貫通電極２４を形成し、裏面側に貫通電極２４と接続する裏面配線層３１等を形成することにより、図１１（ｂ）に示す半導体装置を得る。

本発明の第２の実施形態に係る半導体装置の製造方法によると、貫通電極の周囲の半導体基板に加わる応力を緩和でき、貫通電極の近傍のトランジスタと貫通電極から離れた位置にあるトランジスタとの特性の差を低減でき、回路動作を安定化することが可能となる。また、半導体基板の裏面側に形成された裏面絶縁膜等が半導体基板から剥離することを防ぐことができるため、信頼性が高い半導体装置を得ることができる。さらに、電極用穴部に導電材を埋める体積を減少できるため、電極用穴部に導電材を埋め込むために必要な時間を短縮でき、その結果、半導体装置の製造時間を短縮することができる。

なお、第２の実施形態の半導体装置を用いて、第１の実施形態に係る積層型半導体装置と同様に積層構造を有する積層型半導体装置を形成することもでき、これにより、信頼性が高い積層型半導体装置を得ることができる。なお、積層される各半導体装置において、半導体基板の裏面側に貫通電極が突出するような構造とし、金属同士の直接の接合を行ってもよいし、半導体基板の裏面側において、貫通電極に直接に接合するバンプを形成し、これを用いて半導体装置同士を積層してもよい。

（第３の実施形態）
本発明の第３の実施形態に係る半導体装置について図１２を参照しながら説明する。本実施形態において、第１の実施形態及び第２の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。

本実施形態の半導体装置は、第１の実施形態及び第２の実施形態の半導体装置と比較して、応力緩衝部２５の材料が異なる。具体的に、図１２（ａ）に示すように、応力緩衝部２５は、空気等の気体ではなく、貫通電極２４を構成する導電材よりもヤング率が小さい材料からなる。応力緩衝部２５は、貫通電極２４の内部における半導体基板１の表面の近傍の領域に形成されている。また、応力緩衝部２５は、貫通電極２４の内部であって半導体基板１の表面が横切る位置に形成されている。これにより、温度変動により貫通電極２４が膨張したとしても、応力緩衝部２５側に容易に膨張することができるため、貫通電極２４の周辺の半導体基板１及び貫通電極２４の直上の配線層１１に応力を与えることを防ぐことができる。なお、応力緩衝部２５は、半導体基板１の表面側から裏面側に向かって貫通電極２４の中間の位置にまで延びていてもよい。また、図１２（ｂ）に示すように、第２の実施形態と同様に、応力緩衝部２５は半導体基板１の表面側から裏面の近傍にまで延びていてもよい。ここで、第１の実施形態と同様に、半導体基板１の上面側から見た貫通電極２４の形状は円形であることが好ましいが、本発明はこれに限定されるものではなく、その形状は正方形、正方形以外の四角形又は六角形であってもよく、これら以外の多角形であってもよい。

なお、応力緩衝部２５に用いる導電材よりもヤング率が低い材料は、エポキシ樹脂及びベンゾシクロブテン（benzo cyclobuten：ＢＣＢ）樹脂等であることが好ましい。

本発明の第３の実施形態に係る半導体装置によると、貫通電極の周囲の半導体基板に掛かる応力を低減することができ、貫通電極の近傍のデバイスと貫通電極から離れた位置にあるデバイスとの特性の差を低減できるため、回路動作を安定化することが可能となる。その結果、信頼性が高い半導体装置を得ることができる。また、貫通電極に、固体が埋め込まれていない領域を形成しないため、半導体装置の機械強度を保つことが可能となる。

次に、第３の実施形態に係る半導体装置の製造方法について図１３〜図１５を参照しながら説明する。本実施形態において、第１の実施形態及び第２の実施形態と同一の部分については説明を省略し、異なる部分についてのみ説明する。

本実施形態の半導体装置の製造方法は、第１の実施形態及び第２の実施形態の半導体装置の製造方法と比較して、応力緩衝部２５を形成する方法が異なる。具体的に、図１３（ａ）に示すように、めっき膜２３を形成するまでの工程は第１の実施形態と同一である。また、第１の実施形態と同様に、半導体基板１の上面側から見た電極用穴部２０の形状は円形であることが好ましいが、本発明はこれに限定されない。

めっき膜２３を形成した後に、図１３（ｂ）に示すように、第１の実施形態と同様に電解めっき法を用いて、電極用穴部２０の上部に空隙部２５Ａができるように導電材からなる導電膜２４Ａを形成する。ここで、導電材はＣｕを用いることが好ましい。この際に、めっき薬液の添加剤であるレベラーと呼ばれる硫黄化合物を適当な量だけ含ませることによって、電極用穴部２０の壁面側よりも底面側から優先的に導電膜２４Ａが成長して電極用穴部２０を埋めるようにボトムアップ成長をさせることにより、半導体基板１の表面の近傍の領域まで導電膜２４Ａを成長する。

次に、図１３（ｃ）に示すように、スピンコート法及びスプレーコート法等を用いて、電極用穴部２０に形成した導電膜２４Ａの上に、空隙部２５Ａを埋めるように導電膜２４Ａよりもヤング率が小さい材料である低ヤング率膜４０を形成する。

次に、図１４（ａ）に示すように、ドライエッチング法及びウェットエッチング法等を用いて、半導体基板１の表面側の全面に対してエッチングを行い、低ヤング率膜４０の上面を第１層間絶縁膜７ａの上面よりも低くなるようにエッチバックする。

次に、図１４（ｂ）に示すように、例えばＰＶＤ及びＣＶＤ等を用いて、半導体基板１の表面側から、電極用穴部２０に埋め込まれた導電材と同一の材料、例えばＣｕからなる導電膜２４Ａを堆積することにより、電極用穴部２０の開口端部を導電膜２４Ａにより閉じる。これにより、半導体基板１の表面の近傍の領域に、導電膜２４Ａの内部に、電極用穴部２０に埋め込まれた導電膜２４Ａよりもヤング率が小さい材料からなる応力緩衝部２５を形成する。なお、応力緩衝部２５は、導電膜２４Ａの内部であって半導体基板１の表面が横切る位置に形成される。ここで、図１３（ｂ）の工程において、導電膜２４Ａの成長時間を短くすることにより、応力緩衝部２５を半導体基板１の表面側から裏面側に向かって導電膜２４Ａの中間の位置にまで延びるように形成しても構わない。また、第２の実施形態と同様に、レベラーの量を変えて、導電膜２４Ａをコンフォーマル成長させることにより、半導体基板１の表面側から裏面の近傍にまで延びるように応力緩衝部２５を形成してもよい。

次に、図１４（ｃ）に示すように、半導体基板の表面側からＣＭＰ等を用いて半導体基板１の表面上に堆積した導電膜２４Ａ、バリア膜２２及び絶縁膜２１を除去し、再び第１層間絶縁膜７ａを露出する。

その後、第１の実施形態と同一の方法により、半導体基板１の表面側の配線層１１を形成し、裏面側に導電膜２４Ａを露出することにより貫通電極２４を形成し、裏面側に貫通電極２４と接続する裏面配線層３１等を形成することにより、図１５に示す半導体装置を得る。

本発明の第３の実施形態に係る半導体装置の製造方法によると、貫通電極の周囲の半導体基板に掛かる応力を低減することができ、貫通電極の近傍のデバイスと貫通電極から離れた位置にあるデバイスとの特性の差を低減できるため、回路動作を安定化することが可能となる。その結果、信頼性が高い半導体装置を得ることができる。また、貫通電極に、固体が埋め込まれていない領域を形成しないため、半導体装置の機械強度を保つことが可能となる。

なお、第３の実施形態の半導体装置を用いて、第１の実施形態に係る積層型半導体装置と同様に積層構造を有する積層型半導体装置を形成することもでき、これにより、信頼性が高い積層型半導体装置を得ることができる。なお、積層される各半導体装置において、半導体基板の裏面側に貫通電極が突出するような構造とし、金属同士の直接の接合を行ってもよく、また、半導体基板の裏面側において、貫通電極に直接に接合するバンプを形成し、これを用いて半導体装置同士を積層してもよい。

本発明に係る半導体装置及びその製造方法並びにそれを用いた積層型半導体装置は、貫通電極の周囲の半導体基板に加わる応力を緩和することにより信頼性を増大でき、特に、半導体基板を貫通する貫通電極を有する半導体装置及びその製造方法並びに積層型半導体装置等に有用である。

１ 半導体基板
２ 不純物領域
３ ゲート絶縁膜
４ ゲート電極
５ 素子分離部
６ コンタクト
７ａ 第１層間絶縁膜
７ｂ 第２層間絶縁膜
７ｃ 第３層間絶縁膜
７ｄ 第４層間絶縁膜
８ａ 第１配線
８ｂ 第２配線
９ａ 第１ビア
９ｂ 第２ビア
１０ パッド
１１ 配線層
２０ 電極用穴部
２１ 絶縁膜
２２ バリア膜
２３ めっき膜
２４Ａ 導電膜
２４ 貫通電極
２５Ａ 空隙部
２５ 応力緩衝部
３０ａ 第１裏面絶縁膜
３０ｂ 第２裏面絶縁膜
３１ 裏面配線層
３２ バンプ
３３ アンダーフィル
３４ インターポーザ
４０ 低ヤング率膜
１００ａ （上側の）半導体装置
１００ｂ （下側の）半導体装置

Claims (15)

1. 表面側に活性領域を有する半導体基板と、
   前記半導体基板の表面から裏面までを貫通するように形成され、導電材からなる貫通電極と、
   前記貫通電極の内部に形成され、前記導電材とは異なる応力緩衝部とを備え、
   前記応力緩衝部は、前記貫通電極の内部であって前記半導体基板の表面が横切る位置に形成されていることを特徴とする半導体装置。
2. 前記応力緩衝部は、前記半導体基板の表面側から裏面側に向かって前記貫通電極の中間の位置にまで延びていることを特徴とする請求項１に記載の半導体装置。
3. 前記応力緩衝部は、前記半導体基板の表面側から裏面の近傍にまで延びていることを特徴とする請求項１に記載の半導体装置。
4. 前記応力緩衝部は、気体からなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
5. 前記応力緩衝部は、前記導電材のヤング率よりも小さいヤング率を有する材料からなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
6. 前記応力緩衝部は、エポキシ樹脂又はベンゾシクロブテン樹脂からなることを特徴とする請求項５に記載の半導体装置。
7. 複数の半導体装置を積層させた積層型半導体装置であって、
   前記複数の半導体装置のうち少なくとも１つは、請求項１〜６のうちのいずれか１項に記載の半導体装置であることを特徴とする積層型半導体装置。
8. 半導体基板の上部に電極用穴部を形成する工程（ａ）と、
   前記電極用穴部に、導電材からなる導電膜の一部を、前記電極用穴部の底面側から埋まると共に、前記電極用穴部の上部に空隙部が形成されるように成膜する工程（ｂ）と、
   前記半導体基板の表面側から前記導電膜の残部を堆積して、前記空隙部の上端をふさぐことにより、前記導電膜の内部に前記導電材とは異なる応力緩衝部を形成する工程（ｃ）と、
   前記半導体基板の裏面に前記導電膜を露出することにより貫通電極を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
9. 前記工程（ｃ）において、前記応力緩衝部を、前記導電膜の内部であって前記半導体基板の表面が横切る位置に形成することを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記工程（ｃ）において、前記応力緩衝部を、前記半導体基板の表面側から裏面側に向かって前記導電膜の中間の位置にまで延びるように形成することを特徴とする請求項８又は９に記載の半導体装置の製造方法。
11. 半導体基板の上部に電極用穴部を形成する工程（ａ）と、
    前記電極用穴部に、導電材からなる導電膜の一部を、前記電極用穴部の底面側及び壁面側から埋まると共に、前記電極用穴部の中心部に空隙部が形成されるように成膜する工程（ｂ）と、
    前記半導体基板の表面側から前記導電膜の残部を堆積して、前記空隙部の上端をふさぐことにより、前記導電膜の内部に前記導電材とは異なる応力緩衝部を形成する工程（ｃ）と、
    前記半導体基板の裏面に前記導電膜を露出することにより貫通電極を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
12. 前記工程（ｃ）において、前記応力緩衝部を、前記半導体基板の表面側から裏面の近傍にまで延びるように形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記応力緩衝部は、気体からなることを特徴とする請求項８〜１２のうちのいずれか１項に記載の半導体装置の製造方法。
14. 前記応力緩衝部は、前記導電材のヤング率よりも小さいヤング率を有する材料からなることを特徴とする請求項８〜１２のうちのいずれか１項に記載の半導体装置の製造方法。
15. 前記応力緩衝部は、エポキシ樹脂又はベンゾシクロブテン樹脂からなることを特徴とする請求項１４に記載の半導体装置の製造方法。

Images