JP2007067216A - 半導体装置およびその製造方法、回路基板およびその製造方法 - Google Patents

半導体装置およびその製造方法、回路基板およびその製造方法 Download PDF

Info

Publication number
JP2007067216A
JP2007067216A JP2005252186A JP2005252186A JP2007067216A JP 2007067216 A JP2007067216 A JP 2007067216A JP 2005252186 A JP2005252186 A JP 2005252186A JP 2005252186 A JP2005252186 A JP 2005252186A JP 2007067216 A JP2007067216 A JP 2007067216A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
hole
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005252186A
Other languages
English (en)
Inventor
Mitsuo Umemoto
光雄 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005252186A priority Critical patent/JP2007067216A/ja
Priority to TW095130225A priority patent/TW200711068A/zh
Priority to KR1020060080998A priority patent/KR100882703B1/ko
Priority to US11/511,503 priority patent/US7646079B2/en
Priority to CNB2006101256909A priority patent/CN100524713C/zh
Publication of JP2007067216A publication Critical patent/JP2007067216A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】 半田等の接合材との接続信頼性が向上された半導体装置およびその製造方法を提供する。
【解決手段】 本発明の半導体装置１０Ａは、半導体基板１１の上面に活性領域２０が形成され、この活性領域は酸化物が埋め込まれたトレンチ２４により囲まれている。また、活性領域と電気的に接続された貫通電極１６は、半導体基板の上面から裏面まで延在している。ここで、貫通孔１６の下端は、半導体基板１１の裏面を被覆する絶縁膜２７よりも下方に突出している。従って、半田等の接合材を用いて半導体装置１０Ａを実装する際に、外部に突出する貫通電極１６が接合材に埋め込まれて、接続信頼性が向上する。
【選択図】図１

Description

本発明は半導体基板を貫通する貫通電極を具備する半導体装置およびその製造方法、回路基板およびその製造方法に関する。
従来に於いて回路装置は、例えば表面に導電路が形成された実装基板に、ＩＣチップ等の半導体素子を搭載することにより形成されていた。実装基板上の導電路と、半導体素子とを接続する構造としては、フェイスアップおよびフェイスダウン（フリップチップ法）の２つの実装構造がある。
半導体素子が実装基板にフェイスアップで実装される場合は、半導体素子の裏面が実装基板に固着される。そして、半導体素子の上面に形成されたパッドと実装基板の導電路とは、金属細線によりワイヤボンディグされる。しかしながらワイヤボンディングを用いた接続方法では、金属細線を形成するための領域を半導体素子の周辺部に確保する必要があるため、半導体素子の実装に必要な面積が増大してしまう問題があった。
フェイスダウンにて半導体素子が実装基板に実装される場合は、下面に配置された半導体素子のパッド電極と実装基板上の導電路とは、半田バンプ等を用いて接続される。フェイスダウンにて半導体素子を実装することにより、実装に必要とされる面積を素子の大きさと同等にすることができる。しかしながら、実装基板と半導体素子とでは熱膨張係数が異なるので、両者を接合させる半田バンプには、温度変化に伴い熱応力が作用する。この熱応力により半田バンプにクラックが発生し、半導体素子の接続信頼性が低下してしまう問題があった。
この問題を解決するために、チップと同等の線膨張係数を持つインターポーザーを介して、半導体素子と実装基板とを接続する構造が提案されている。
図９の断面図を参照して、インターポーザーとしての回路基板を用いた半導体素子の接続構造を説明する。ここでは、多数のパッドを有するＬＳＩチップである半導体素子１０１が、回路基板１００を介して、実装基板１０４に実装されている。半導体素子１０１の裏面に位置するパッドと回路基板１００とは、接続電極１０２により接続されている。また、実装基板１０４の上面に形成された導電路１０５と回路基板１００とは、外部電極１０３により接続されている。更に、回路基板１００の上面および裏面には、絶縁膜１０７により絶縁された導電パターン１０６が形成されている。
インターポーザーである回路基板１００の材料として、熱膨張係数が実装基板１０４よりも半導体素子１０１に近い材料を採用すると、接続電極１０２に作用する熱応力が低減される。従って、接続電極１０２の熱応力に対する接続信頼性を向上させることができる。回路基板１００の具体的な材料としては、樹脂、金属、セラミック等が採用される。回路基板１００の材料として、シリコン等の半導体を採用した技術が下記特許文献１に記載されている。
特開２００１−３２６３０５号公報
しかしながら、背景技術に示した半導体素子１０１に於いては、裏面に位置する電極１０８に、半田等の接続電極１０２が付着されていた。従って、電極１０８と接続電極１０２との接合強度が充分でなく、使用状況下の温度変化等に起因した熱応力により、接続電極１０２が電極１０８から分離してしまう問題があった。
更に、回路基板１００の表面に設けられる導電パターン１０６に関しても、導電パターン１０６の平坦な表面に、上記した接続電極１０２が付着していた。従って、大きな熱応力が作用すると、接続電極１０２と導電パターン１０６とが、両者の界面から剥離してしまう問題があった。
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、熱応力等の外力に対する接続信頼性が向上された半導体装置およびその製造方法、回路基板およびその製造方法を提供することにある。
本発明の半導体装置は、半導体基板の一主面に形成された活性領域と、前記半導体基板を厚み方向に貫通して設けた貫通孔と、前記貫通孔の内部に形成されて前記活性領域と電気的に接続され、且つ、前記半導体基板の他主面まで延在する貫通電極とを具備し、前記貫通電極は前記半導体基板の他主面よりも外部に突出することを特徴とする。
本発明の半導体装置の製造方法は、半導体基板の一主面に活性領域を形成する工程と、前記半導体基板の他主面を絶縁膜で被覆する工程と、前記半導体基板を貫通して前記絶縁膜まで到達する貫通孔を形成する工程と、前記活性領域と電気的に接続された貫通電極を前記貫通孔の内部に形成する工程と、前記貫通孔の先端部が外部に突出するまで前記絶縁膜を除去する工程とを具備することを特徴とする。
本発明の回路基板は、半導体基板と、前記半導体基板の一主面に形成された導電パターンと、前記導電パターンと電気的に接続されて前記半導体基板を貫通して他主面まで延在する貫通電極とを具備し、前記貫通電極の端部は、前記半導体基板の他主面よりも外部に突出することを特徴とする。
本発明の回路基板の製造方法は、一主面が絶縁膜により被覆された半導体基板を用意する工程と、前記半導体基板を貫通して前記絶縁膜まで到達する貫通孔を形成する工程と、前記半導体基板の他の主面に導電パターンを形成し、前記導電パターンと電気的に接続された貫通電極を前記貫通孔の内部に形成する工程と、前記貫通電極の先端部が外部に突出するまで前記絶縁膜を除去する工程とを具備することを特徴とする。
本発明の半導体装置および回路基板によれば、半導体基板を貫通する貫通電極を、半導体基板の主面から外部に突出させているので、突出する貫通電極が外部電極として機能する。従って、外部に突出する貫通電極が、半田等の接合材に埋め込まれるので、接合材と貫通電極とが接触する面積が大きくなり、熱応力等に対する接続信頼性を向上させることができる。
更に、貫通電極の幅は３０μｍ〜４０μｍ程度に微細に形成可能であるので、半導体基板の主面に、外部に突出する微細な外部電極を貫通電極により形成することができる。
更にまた、半導体基板を貫通する貫通孔の内壁に凹部を設けることで、貫通孔を部分的に太くすることが可能となり、貫通孔とその内部に形成される貫通電極とが密着する強度を向上させることができる。
製法上に於いては、半導体基板の他主面を被覆する絶縁膜まで到達するように貫通電極を形成し、この絶縁膜を除去することにより、貫通電極を外部に突出させることができる。従って、本発明では、外部に突出する外部電極を形成するために特別な工程が必要とされない。貫通電極を形成する工程が外部電極を形成する工程を兼ねている。従って、簡素化された製法で、外部に突出する微細な外部電極を形成することができる。
＜第１の実施の形態＞
図１から図３を参照して、本実施の形態の半導体装置の構成を説明する。
図１（Ａ）の断面図を参照して、本形態の半導体装置１０Ａは、半導体基板１１の上面（一主面）に活性領域２０が形成され、この活性領域２０は、酸化物が埋め込まれたトレンチ２４により囲まれている。また、活性領域２０と電気的に接続された貫通電極１６は、半導体基板１１の上面から裏面（他主面）まで延在している。ここで、貫通電極１６の下端は、半導体基板１１の裏面を被覆する絶縁膜２７よりも下方（外部）に突出している。
活性領域２０は、一般にトランジスタまたはダイオード等の能動素子が形成される領域である。ここでは、活性領域２０にバイポーラトランジスタが形成されている。また、活性領域２０には、ＭＯＳＦＥＴ、ＩＣ、ＬＳＩ等が形成されても良い。
活性領域２０の具体的な構造は次の通りである。Ｐ型の半導体基板１１の上部には、Ｎ＋型の埋め込み層１２が設けられ、その上にはＮ−型のエピタキシャル層１３が形成されている。更に、エピタキシャル層１３の表面には、Ｐ＋型のベース領域２３、Ｎ＋型のコレクタコンタクト領域２１が形成されている。ベース領域２３の上部には、Ｎ型のエミッタ領域２５が形成されている。また、コレクタコンタクト領域２１は、エピタキシャル層１３の表面からＮ＋型埋め込み層１２に到達するまで形成されている。ここでは、バイポーラトランジスタを一例として説明しているため、エピタキシャル層１３が形成されているが、ＭＯＳＦＥＴが活性領域２０に形成される場合は、エピタキシャル層が省略されても良い。
上記したベース領域２３、コレクタコンタクト領域２１、エミッタ領域２５は、各々が、ベース電極２６Ｂ、コレクタ電極２６Ｃ、エミッタ電極２６Ｅと接続される。これら各領域と各電極とは、エピタキシャル層１３の上面を被覆する絶縁膜１４に設けた開口部を介して接続されている。更に、ベース電極２６Ｂ、コレクタ電極２６Ｃおよびエミッタ電極２６Ｅは、再配線等を介してトレンチ２４よりも外側まで延在し、貫通電極１６と接続される。図では、エミッタ電極２６Ｅのみが貫通電極１６と接続されているが、他のベース電極２６Ｂおよびコレクタ電極２６Ｃも、不図示の貫通電極と接続され、半導体基板１１の裏面まで引き回されてもよい。
トレンチ２４は、エピタキシャル層１３の表面から半導体基板１１に到達するまで延在しており、その内部には絶縁膜１４が埋設されている。活性領域２０を囲むようにトレンチ２４は形成され、このことにより活性領域２０が素子分離されている。ここでは、トレンチ構造により活性領域２０が分離されているが、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜や、ＰＮ接合分離により活性領域２０が分離されても良い。またトレンチ２４の表面に酸化膜を形成し、中にポリシリコンが埋め込まれたもので素子分離しても良い。ＬＯＣＯＳ酸化膜による分離は、ＭＯＳ型やＢｉ―ＣＭＯＳ型の場合に適用できる。ＰＮ接合分離は、ＢＩＰ型の場合に適用できる。
半導体基板１１の上面および裏面は、シリコン酸化膜、シリコン窒化膜または絶縁性樹脂膜から成る絶縁膜１４、２７により被覆されている。半導体基板１１の上面を被覆する絶縁膜１４には、活性領域２０内に設けられたエミッタ領域２５、ベース領域２３およびコレクタコンタクト領域２１が部分的に露出するように、開口部が設けられている。また、絶縁膜２７は、貫通電極１６が突出する箇所を除いて、半導体基板１１の裏面を全面的に被覆している。
貫通電極１６は、半導体基板１１、エピタキシャル層１３および絶縁膜１４、２７を貫通するように形成された貫通孔１５に埋め込まれた導電材料から成る。貫通電極１６が形成される平面的な位置は、トレンチ２４よりも外側である。また、貫通電極１６の最下部は、半導体基板１１の裏面を被覆する絶縁膜２７よりも下方に突出している。具体的に、貫通電極１６が外部に突出する長さは、数μｍ〜数十μｍ程度（例えば２０μm）である。ここで、貫通電極１６の平面的な形状は、円または四角形等の多角形であり、断面的に見たその幅は３０μｍ〜４０μｍ程度である。更に、貫通電極１６は、平面的には、トレンチ２４を囲むように多数個が形成される。
更に、貫通電極１６は、半導体基板１１の上面に形成されるエミッタ電極２６Ｅ等と一体となる金属膜により形成することができる。また半導体チップの表面が一般的なＩＣ、ＬＳＩまたはシステムＬＳＩ等でなる場合、メタルは、複数層で形成される。この場合は、例えば貫通電極とエミッタ電極とは、電気的に接続されるが電極材料が異なる場合がある。しかし、貫通電極１６を構成するメタル材料は、最上層の電極や配線と同一材料で構成されても良い。
例えば、最上層に、いわゆるダマシン法を採用し、Ｃｕをメッキにより埋め込む方法を考えた場合、最初に下層からＴｉそしてＴｉＮをバリア膜として形成する。この場合、このバリア膜は、どうしても図1の貫通電極１６の突出部に露出する。一般に半田等の接続を考えると、この部分はＣｕが露出したほうが使い勝手が良いので、凸部を形成した後に、プラズマエッチングやスパッタリングによりここに露出するバリア膜を取り除いたほうが良い。
そして、貫通孔１５の側壁と貫通電極１６との間には、側壁絶縁膜１７が形成されている。側壁絶縁膜１７としては、厚みが数μｍ程度のシリコン酸化膜またはシリコン窒化膜が採用される。ここで、半導体基板１１は、トレンチ２４、埋め込み層１２で活性領域２０（素子領域）と分離しているので、半導体基板１１と貫通電極１６との間には、側壁絶縁膜１７が形成されなくても良い。
また、貫通電極１６としては、上記した貫通孔１５の内壁に形成された膜状以外の形状でも良い。例えば、貫通孔１５に完全に埋め込まれた導電材料により貫通電極１６が形成されても良い。この場合は、フィリングメッキ処理により貫通孔１５の内部を金属により充填することができる。または、半田等の金属または導電ペーストを貫通孔１５に充填しても良い。
本形態では、半導体基板１１の裏面から下方に突出する貫通電極１６により外部電極が形成されている。従って、半田や導電性ペースト等の接合材を用いて、半導体装置１０Ａを実装する場合、外部に突出する貫通電極１６が接合材に埋め込まれる。従って、貫通電極１６と接合材との接合強度が向上されて、熱応力等に対する接続信頼性が向上される。
図１（Ｂ）を参照して、他の形態の半導体装置１０Ｂの構造を説明する。ここでは、貫通孔１５下端付近の内壁に、内壁を部分的に窪ませた凹部２８が形成されている。この構造は、貫通孔１５の内壁がオーバーエッチングされることにより形成される。凹部２８が設けられた部分の貫通孔１５は、他の部分よりも幅が広くなっている。凹部２８にも充填されるように、貫通孔１５の内部に貫通電極１６が形成されることで、貫通電極１６と貫通孔１５内部の間にアンカー効果が発生し、貫通電極１６が半導体基板１１から分離しにくい構造となっている。
図２を参照して、更なる他の形態の半導体装置１０Ｃの構造を説明する。半導体装置１０Ｃでは、貫通孔１５の上面側の端部の幅が広く形成されて、断面が漏斗形状の開口部１８が形成されている。幅広の開口部１８は、ドライエッチングを行う際のエッチング条件を等方性にすることにより、形成することができる。またウェットエッチングにより等方的にエッチングしても良い。開口部１８は、半導体装置を厚み方向に積層する場合に於いて、各半導体装置間の接続に寄与する。図３を見ればわかるように、幅広な開口部１８Ｅの上には、凸状の貫通電極１６Ｄが位置する。従って、たとえ凸状の貫通電極１９Ｄがずれても、開口部１８Ｅが若干広く形成されているので、位置ずれによる問題を緩和させることができる。
図３を参照して、図２に示した開口部１８を有する半導体装置１０Ｄ、１０Ｅが積層された構造を説明する。
下層の半導体装置１０Ｅは、実装基板３０の主面に形成された導電路３１に、半田等の接合材３２を介して実装されている。更に、半導体装置１０Ｅの上部に、半導体装置１０Ｄが積層されることでスタック構造が実現されている。スタック構造を採用することにより、半導体装置同士を最短の距離にて接続することができる。
下層の半導体装置１０Ｅには、漏斗形状に幅広に形成された開口部１８Ｅが設けられている。更に、上層の半導体装置１０Ｄに設けた貫通電極１６Ｄの下端は、下層の開口部１８Ｅの内部まで延在している。そして、貫通電極１６Ｄの下端が、半田等の接合材３２を介して、下層の半導体装置１０Ｅの貫通電極１６Ｅに固着されている。このことにより、半導体装置１０Ｄと半導体装置１０Ｅとが積層され、電気的に接続される。
上層の半導体装置１０Ｄに設けた貫通電極１６Ｄの端部が、下層の半導体装置１０Ｅに設けた開口部１８Ｅの内部まで延在することにより、貫通電極１６Ｄと開口部１８Ｅとの接合強度が向上される。従って、貫通電極１６Ｄと開口部１８Ｅとの接合部の熱応力に対する接続信頼性が向上されている。
ここでは、貫通電極を具備する２個の半導体装置が積層されているが、３個以上の半導体装置を積層させることも可能である。この場合に於いても、幅広の開口部１８Ｅを設けることにより、半導体装置同士の接続信頼性が向上される。
また、下層の半導体装置１０Ｅの貫通電極１６Ｅの下端は外部に突出し、接合材３２に埋め込まれている。貫通電極１６Ｅが接合材３２に埋め込まれることにより、両者の接合強度が向上されるので、熱応力等の外力に対する接続信頼性が向上される。
ここで一番問題として取り上げたいのは、実装基板３０に直接接続される凸状の貫通電極１６Ｅである。この部分は、実装基板３０の熱膨張も作用し、接続部のクラック等が問題となる。従って、下層の半導体装置１０Ｅに設けられる凸状の貫通電極１６Ｅの突出量を、他の貫通電極の貫通量よりも大きくすれば、応力の緩和が可能となる。図３で説明すれば、貫通電極１６Ｅの突出量が大きくなればなるほど、熱応力をこの貫通電極で緩和させることができる。
＜第２の実施の形態＞
本形態では、図４および図５を参照して、図１（Ａ）に示した半導体装置１０Ａの製造方法を説明する。
図４（Ａ）を参照して、先ず、バイポーラトランジスタから成る活性領域２０を、厚みが６００μｍ程度のＰ型の半導体基板１１の表面に形成する。
活性領域２０の製造方法は次の通りである。先ず、Ｐ型の半導体基板１１の表面に、イオン注入法によりＮ＋型の埋め込み層１２を設ける。次に、半導体基板１１の上面にＮ−型のエピタキシャル層１３を形成する。ここで、エピタキシャル層１３の厚みは約１．５μｍである。次に、コレクタコンタクト領域２１、ベース領域２３およびエミッタ領域２９をイオン注入により形成する。コレクタコンタクト領域２１は、埋め込み層１２に到達するまで形成され、リン（Ｐ）がイオン種として採用される。ベース領域２３を形成するために注入されるイオン種としてはボロン（Ｂ）が採用される。また、エミッタ領域２９の形成は、リン（Ｐ）がイオン種として採用される。
活性領域２０が形成された後に、活性領域２０を包囲するようにトレンチ２４を形成して、そのトレンチ２４の内部に酸化膜を充填させる。トレンチ２４は、ＳＦ６、Ｏ２、Ｃ４Ｆ８等を含むエッチングガスを用いたドライエッチングにより行うことができる。トレンチ２４は、半導体基板１１まで到達するように形成され、その深さは例えば３．５μｍ程度である。ここで、トレンチ２４に替えて、ＬＯＣＯＳ酸化膜またはＰＮ接合により活性領域２０が包囲されてもよい。更に、貫通孔１５を形成する後の工程に於いて、貫通孔１５と同時にトレンチ２４が形成されても良い。
また、エピタキシャル層１３の上面は、絶縁膜１４により被覆される。更に、半導体基板１１の裏面も絶縁膜２７により被覆される。絶縁膜１４、２７の厚みは、１μｍから５μｍ程度である。
図４（Ｂ）を参照して、次に、半導体基板１１を貫通して絶縁膜２７まで到達する貫通孔１５を形成する。具体的には、貫通孔１５が形成される領域を除いた絶縁膜１４の上面が被覆されるように、耐エッチングマスク３５を形成する。マスク３５としてはホトレジストを採用することができる。マスク３５に設けられる開口部の幅は、例えば３０μｍ〜４０μｍ程度である。更に、半導体基板１１は、エポキシ樹脂等から成る接着層３３を介して、ガラス基板等の支持基板３４に貼着されている。
マスク３５を介して上方からドライエッチングを行うことで、半導体基板１１を貫通して、絶縁膜２７まで到達する貫通孔１５が形成される。本工程では、シリコン窒化膜またはシリコン酸化膜から成る絶縁膜１４をエッチングした後に、シリコンから成るエピタキシャル層１３および半導体基板１１をエッチングする。その後に、シリコン窒化膜またはシリコン酸化膜から成る絶縁膜２７を、厚み方向に途中までエッチングする。絶縁膜２７がエッチングされる深さは１μｍ〜４μｍ程度である。このように、絶縁膜２７の厚み方向の途中まで延在するように貫通孔１５を形成することで、図１（Ａ）に示すような外部に突出する貫通電極１６を形成することができる。
本工程では、組成が異なる絶縁膜１４、エピタキシャル層１３、半導体基板１１および絶縁膜２７を、エッチングガスを用いたドライエッチングにより除去している。本形態では、単一のエッチングガスを用いてこれらを一括してエッチングしても良いし、被エッチング材の組成に応じて異なるエッチングガスを用いても良い。
被エッチング材の組成に応じて異なるエッチングガスを用いる場合は、具体的に次のようにエッチングガスを使い分ける。即ち、シリコンから成るエピタキシャル層１３および半導体基板１１をエッチングするときは、ＣＦ４とＯ２の混合ガス、またはＣＦ６とＯ２の混合ガスを用いる。また、シリコン酸化膜またはシリコン窒化膜から成る絶縁膜１４、２７をエッチングするときは、ＣＦ４とＨ２の混合ガス、ＣＨＦ４またはＣ２Ｆ６等を用いる。
図４（Ｃ）を参照して、次に、シリコン酸化膜またはシリコン窒化膜から成る側壁絶縁膜１７を、貫通孔１５の側壁に形成する。側壁絶縁膜１７の形成方法は、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）法等が採用される。
図５（Ａ）を参照して、次に、貫通孔１５の内壁および絶縁膜１４が覆われるように金属膜を形成する。本工程は、この金属膜を、バリア膜、シード膜およびメッキ膜から形成する。バリア膜は、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、チタンタングステン（ＴｉＷ）、タンタルナイトライド（ＴａＮ）等からなり、スパッタ法またはＣＶＤ法等により形成される。更に、このバリア膜の上面に、スパッタ法またはＣＶＤ法等により、厚みが数百ｎｍ程度の金属膜から成るシード膜を形成する。その後に、このシード膜を電極として用いて電解メッキを行いメッキ膜を形成することで、厚みが数μｍ程度の金属膜を形成する。形成された金属膜は、ウェットエッチング等により所定の形状にパターニングされる。また、貫通孔１５の内部に導電材料を埋め込むことにより、貫通電極１６を形成しても良い。
また、本工程に先行して、活性領域２０のエミッタ領域２５、ベース領域２３およびコレクタコンタクト領域２１の上部は、絶縁膜１４に設けた開口部から露出されている。そして、これら各領域と接続するエミッタ電極２６Ｅ、ベース電極２６Ｂおよびコレクタ電極２６Ｃも形成される。更に、各電極は貫通電極１６と接続される。図では、エミッタ電極２６Ｅおよびコレクタ電極２６Ｃのみが貫通電極１６と接続されているが、実際は、ベース電極２６Ｂも貫通電極１６と接続される。
上記工程が終了した後は、各電極等が被覆されるようにパッシベーション膜（不図示）が形成される。更に、半導体基板１１は、支持基板３４から剥離される。
図５（Ｂ）を参照して、次に、半導体基板１１の裏面を被覆する絶縁膜２７をエッチングすることにより、貫通電極１６の下端を外部に突出させる。具体的には、絶縁膜２７の裏面を全面的にドライエッチングすることにより、絶縁膜２７に埋め込まれるように形成された貫通電極１６の下端を突出させる。本工程では、シリコン酸化膜またはシリコン窒化膜から成る絶縁膜１４をエッチングするので、エッチングガスとしては、ＣＦ４とＨ２の混合ガス、ＣＨＦ４またはＣ２Ｆ６等を用いる。
本工程により、絶縁膜２７の厚みを、例えば５μから１μｍ程度に薄くする。そして、貫通電極１６の下端は、例えば１μｍ〜４μｍ程度外部に突出する。
ここで前述したように、バリア膜として採用した金属膜が、半田接続等で不必要であれば、エッチングやスパッタリングにより取り除いても良い。
また、これまでの工程では、１つの半導体ウェハ（不図示）に多数個の半導体装置が形成されているので、この半導体ウェハをダイシングすることで個別の半導体装置を得る。
上記工程により、図１（Ａ）に示す半導体装置１０Ａが製造される。
＜第３の実施の形態＞
本形態では、図６を参照して、図１（Ｂ）に構造を示した半導体装置１０Ｂの製造方法を説明する。本形態の製造方法は、基本的には上述した第２の実施の形態と同様であり、相違点は貫通孔に凹部２８を設ける点にある。この相違点を中心に説明する。
図６（Ａ）を参照して、半導体基板１１の表面に活性領域２０を設けて、半導体基板１１およびそれに積層された各層を貫通する貫通孔１５を形成する。本形態の特徴とするところは、半導体基板１１の最下部に位置する貫通孔１５に凹部２８を形成する点にある。凹部２８を設けた部分の貫通孔１５は、他の部分と比較すると樽状に太く形成されている。
凹部２８は、半導体基板１１の最下部に於いて、オーバーエッチングを行うことにより形成することができる。本形態では、シリコンである半導体基板１１をエッチングする時と、シリコン酸化膜またはシリコン窒化膜である絶縁膜２７をエッチングする時とでは、異なるエッチングガスを用いる。シリコンである半導体基板１１をエッチングする際に用いるエッチングガス（ＣＦ４とＯ２の混合ガス、またはＣＦ６とＯ２の混合ガス）は、絶縁膜２７に対してはエッチングレートが低い。従って、エッチングの進行に伴い、貫通孔１５が半導体基板１１を貫通して絶縁膜２７まで到達すると、エッチングが横方向に進行して凹部２８が形成される。また、単一のエッチングガスを用いてドライエッチングを行っても、絶縁膜２７の表面に於いてエッチングレートが低くなり、凹部２８が形成される場合がある。
図６（Ｂ）を参照して、次に、更にドライエッチングを行うことにより、絶縁膜２７の厚み方向の途中まで、貫通孔１５を延在させる。ここでは、シリコン酸化膜またはシリコン窒化膜から成る絶縁膜１４、２７をエッチングするために、ＣＦ４とＨ２の混合ガス、ＣＨＦ４またはＣ２Ｆ６等を用いる。
図６（Ｃ）を参照して、上記工程が終了した後に、貫通孔１５の内部も含めた絶縁膜１４の表面に金属膜を形成し、所定の形状にパターニングする。形成された金属膜により、貫通電極１６、エミッタ電極２６Ｅ、ベース電極２６Ｂおよびコレクタ電極２６Ｃが形成される。本形態では、貫通孔１５に設けた凹部２８の内部にも貫通電極１６が形成されるので、貫通電極１６と貫通孔１５の内壁との密着強度が向上されている。
更に、図６（Ｄ）を参照して、ドライエッチングを行い、絶縁膜２７を裏面から全体的に除去して、貫通孔１５の下端を絶縁膜２７から下方に突出させる。
上記工程により、図１（Ｂ）に示した半導体装置１０Ｂが製造される。
＜第４の実施の形態＞
本形態では、図７を参照して、外部に突出する貫通電極４３を具備する回路基板の構造を説明する。本形態で説明する回路基板はインターポーザーとして使用できるものである。インターポーザーとは、半導体素子等の回路素子と実装基板との間に位置して、回路装置等を構成するために用いられる基板である。
図７（Ａ）を参照して、本形態の回路基板４０Ａは、シリコンから成る半導体基板４１と、半導体基板４１の裏面（一主面）に形成された導電パターン４５と、導電パターン４５と接続されて半導体基板４１を貫通する貫通電極４３とを具備し、貫通電極４３の上端が、半導体基板４１から外部に突出する構造と成っている。
半導体基板４１はシリコン等の半導体から成り、その厚みは例えば１００μｍ〜２００μｍ程度である。半導体基板４１の材料としては、真性半導体または不純物半導体を採用することができる。不純物半導体としては、ボロン等のＰ型不純物が導入されたＰ型半導体、リン等のＮ型不純物が導入されたＮ型半導体が採用される。不純物半導体を半導体基板４１の材料として用いることで、半導体基板４１の電気抵抗が低くなり電流が流れやすくなるので、接続電極４８と半導体基板４１との導通を容易にすることができる。
絶縁膜４２は、シリコン酸化膜、シリコン窒化膜またはポリイミド等の樹脂膜から成り、半導体基板４１の上面及び裏面を被覆している。絶縁膜４２により、導電パターン４５と、半導体基板４１とが絶縁されている。また、貫通孔４６の側面も側壁絶縁膜４４により被覆されている。更に、接続孔４７に関しては、側面は絶縁膜４２により被覆され、底面は半導体基板４１が露出するため、絶縁膜４２により覆われていない。
導電パターン４５は、半導体基板４１の裏面を被覆する絶縁膜４２上に形成されている。導電パターン４５は、実装基板上の導電路や半導体素子等が接続されるパッド（例えばダイパッドまたはボンディングパッド）や、パッドどうしを接続する配線等を形成している。即ち、本形態では、半導体基板４１の上面に貫通電極４３の端部が突出し、その裏面に貫通電極４３と接続された導電パターン４５が形成されている。ここで、半導体基板４１の表面に、貫通電極４３と接続された導電パターンが形成されても良い。
ここでは、単層の導電パターン４５が形成されているが、この導電パターン４５を多層に形成することも可能である。
貫通電極４３は、半導体基板４１を厚み方向に貫通して設けた貫通孔４６に設けられた導電材料から成る。この貫通電極４３は、半導体基板４１の裏面に設けた導電パターン４５と連続して形成される。貫通電極４３と半導体基板４１とは、貫通孔４６の内壁に設けた側壁絶縁膜４４により絶縁されている。ここでは、幅（Ｗ１）が４０μｍ程度の貫通孔４６の内壁に、厚みが数μｍ程度の金属膜から成る貫通電極４３が形成されている。また、貫通孔４６に埋め込まれた導電材料により、貫通電極４３を構成しても良い。
接続電極４８は、半導体基板４１の裏面から厚み方向に途中まで延在する接続孔４７に埋め込まれた導電材料から成る。接続電極４８の端部が、接続孔４７の底面に露出する半導体基板４１にオーミック接触することで、接続電極４８と半導体基板４１とは電気的に接続される。接続電極４８は、導電パターン４５と半導体基板４１とを電気的に接続させる機能を有する。接続電極４８の幅Ｗ２は、貫通電極４３と同等かそれ以下が好ましく、例えば４０μｍ〜１０μｍ程度に設定される。接続電極４８の深さは、半導体基板４１を貫通しない程度であれば良く、例えば５０μｍ〜１００μｍ程度である。また、接続電極４８は、導電パターン４５と一体に形成される金属膜により形成することができる。更に、接続孔４７に導電材料が埋め込まれて接続電極４８が形成されている。
接続電極４８を介して導電パターン４５と半導体基板４１とを電気的に接続することで、導電パターン４５と半導体基板４１との間に発生する寄生容量を低減させることができる。更に、半導体基板４１を固定電位（接地電位や電源電位）に接続するとにより、半導体基板４１の電位が変動することを防止することもできる。更に、半導体基板４１のシールド効果を向上させることもできる。
貫通電極４３の端部は、上述した第１の実施の形態と同様に、半導体基板４１を被覆する絶縁膜４２の上面から外部に突出して、外部電極（パッド）を形成している。貫通電極４３が外部に突出する厚みは、例えば数μｍ〜数十μｍ程度である。貫通電極４３により外部に突出する外部電極が形成されることにより、半田等の接合材に貫通電極４３が埋め込まれ、両者の接続信頼性が向上する利点がある。
図７（Ｂ）を参照して、他の形態の回路基板４０Ｂの構造を説明する。回路基板４０Ｂの基本的な構造は、上述した回路基板４０Ａと同様であり、相違点は貫通孔４６に凹部４９を設けた点にある。ここでは、貫通孔４６の上端部付近の内壁を窪ませて凹部４９が形成されている。凹部４９が窪む深さは数μｍ程度である。凹部４９を設ける事により、貫通孔４６が部分的に樽状に太く形成される。従って、貫通孔４６と貫通電極４３との間にアンカー効果が発生して、両者の接続強度が向上され、貫通電極４３の貫通孔４６からの分離が防止されている。
図７（Ｃ）を参照して、上記した回路基板４０Ａがインターポーザーとして用いられた実装構造を説明する。ここでは、ＬＳＩである半導体素子５０が回路基板４０Ａを介して、実装基板３０に実装されて、回路モジュールが構成されている。
半導体素子５０は、所定の電気回路が構成されており、裏面に形成された電極は、半田等の接合材５１を介して回路基板４０Ａにフィリップチップ実装されている。半導体素子５０と回路基板４０Ａとは、両者ともシリコンから成るので、外部雰囲気の温度が変化しても、両者を接続する接合材５１には殆ど熱応力が作用しない。従って、接合材５１の熱応力に対する接続信頼性は非常に高い。
上述したように、貫通電極４３の上端部は、半導体基板４１の上面を被覆する絶縁膜４２の上面から数μｍ程度上方に突出している。従って、貫通電極４３の上部に突出する端部が、接合材５１に埋め込まれる事により、両者の接続信頼性は非常に高くなっている。
回路基板４０Ａの裏面に形成された導電パターン４５は、半田等の接合材５２を介して、実装基板３０の上面に形成された導電路３１に接続される。また、接続電極４８と連続して形成された導電パターン４５も、接合材５２を介して導電路３１と接続される。従って、接続電極４８、導電パターン４５、接合材５２および導電路３１を介して、半導体基板４１を、外部の固定電位（接地電位や電源電位）に接続することができる。
図８を参照して、次に、上記した回路基板４０Ａの製造方法を説明する。図８の各図は、製造工程の各工程に於ける回路基板の断面図である。
図８（Ａ）を参照して、先ず、半導体基板４１をドライエッチングすることにより、貫通孔４６および接続孔４７を形成する。ここでは、厚みが１００μｍ〜４００μｍ程度の半導体基板４１が、接着層３３を介して支持基板３４に貼着された状態で、エッチングが行われる。半導体基板４１の上面は、耐エッチングマスク５３により選択的に被覆される。即ち、貫通孔４６および接続孔４７が形成される領域のマスク５３は部分的に除去され、開口部３６、３７が形成される。
ここで、貫通孔４６を形成するために設けられる開口部３６は、接続孔４７を形成するために設けられる開口部３７よりも大きく形成される。具体的には、開口部３６の幅Ｗ１は例えば４０μｍ程度であり、開口部３７の幅Ｗ２は例えば２０μｍ程度である。幅の狭い開口部３７から進行するエッチングのスピードは、開口部３６よりも遅い。従って、半導体基板４１を貫通する貫通孔４６が開口部３６から形成されるまでエッチングを行うと、開口部３７から進行するエッチングは、半導体基板４１の途中でストップする。このことにより、深さが異なる貫通孔４６および接続孔４７を、１回のドライエッチングにより形成することができる。
本工程では、半導体基板４１の裏面を被覆する絶縁膜４２が部分的に除去されるまで、ドライエッチングを行っている。このようにすることで、後の工程に於いて、貫通電極４３を外部に突出させることができる（図８（Ｄ）参照）。
ドライエッチングに用いるガスは、上述した第２の実施の形態と同様でよい。即ち、半導体基板４１および絶縁膜４２を同一のエッチングガスを用いてエッチングしても良い。更には、組成に応じて異なるエッチングガスを用いても良い。また、半導体基板４１の下部に於いて、オーバーエッチングを行うことにより、図７（Ｂ）に示すような凹部４９を形成しても良い。本工程のエッチングの工程が終了した後に、マスク５３は半導体基板４１から剥離される。
図８（Ｂ）を参照して、次に、貫通孔４６および接続孔４７の内壁および半導体基板４１の上面に、シリコン酸化膜またはシリコン窒化膜から成る絶縁膜４２を形成する。その後に、接続孔４７の底部を被覆する絶縁膜４２を、エッチング工程等により除去する。
図８（Ｃ）を参照して、次に、貫通孔４６および接続孔４７の内壁も含めた半導体基板４１の上面に金属膜を形成し、この金属膜をパターニングすることで導電パターン４５を形成する。上記した金属膜は、第２の実施の形態と同様に、バリヤ膜、シード膜およびメッキ膜より形成しても良い。ここでは、貫通孔４６の内壁に形成された金属膜により貫通電極４３が形成されているが、貫通孔４６に埋め込まれた導電材料により貫通電極４３が形成されても良い。更に、接続孔４７に埋め込まれた導電材料により接続電極４８が形成されているが、貫通孔４７の内壁に形成された金属膜により接続電極４８が形成されても良い。上記工程が終了した後に、半導体基板４１は、支持基板３４から剥離される。
図８（Ｄ）を参照して、次に、貫通電極４３の下端が外部に露出するまで、絶縁膜４２を裏面から全面的にドライエッチングエッチングする。本工程により、貫通電極４３の下端は、絶縁膜４２の下面から１μｍ〜４μｍ程度外部に突出している。
上記工程により、外部に突出する貫通電極４３を有する回路基板４０Ａ（図７（Ａ）参照）が製造される。
本形態では、貫通電極４３を外部に突出させることにより、微細な外部電極を形成することができる。従って、外部電極を形成するためのメッキ膜の構成やエッチングの工程等が必要とされない。このことから、簡素化された工程にて、外部に突出する微細な外部電極を形成することができる。
本発明の半導体装置を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置を示す断面図である。 本発明の半導体装置を示す断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。 本発明の回路基板を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の回路基板の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。 従来の回路基板および半導体装置を示す断面図である。
符号の説明
１０Ａ〜１０Ｆ 半導体装置
１１ 半導体基板
１２ 埋め込み層
１３ エピタキシャル層
１４ 絶縁膜
１５ 貫通孔
１６ 貫通電極
１７ 側壁絶縁膜
１８ 開口部
２０ 活性領域
２１ コレクタコンタクト領域
２３ ベース領域
２４ トレンチ
２５ エミッタ領域
２６Ｅ エミッタ電極
２６Ｂ ベース電極
２６Ｃ コレクタ電極
２７ 酸化膜
２８ 凹部
２９ エミッタ領域
３０ 実装基板
３１ 導電路
３２ 接合材
３３ 接着層
３４ 支持基板
３５ マスク
３６ 開口部
３７ 開口部
４０Ａ、４０Ｂ 回路基板
４１ 半導体基板
４２ 絶縁膜
４３ 貫通電極
４４ 側壁絶縁膜
４５ 導電パターン
４６ 貫通孔
４７ 接続孔
４８ 接続電極
４９ 凹部
５０ 半導体素子
５１ 接合材
５２ 接合材
５３ マスク

Claims (13)

  1. 半導体基板の一主面に形成された活性領域と、
    前記半導体基板を厚み方向に貫通して設けた貫通孔と、
    前記貫通孔の内部に形成されて前記活性領域と電気的に接続され、且つ、前記半導体基板の他主面まで延在する貫通電極とを具備し、
    前記貫通電極は前記半導体基板の他主面よりも外部に突出することを特徴とする半導体装置。
  2. 前記貫通電極は、前記貫通孔の内壁を被覆する絶縁膜の表側に形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記貫通孔の側壁に凹部を設け、前記貫通孔の開口径を部分的に広くすることを特徴とする請求項１記載の半導体装置。
  4. 前記貫通孔は、前記半導体基板の一主面側において開口径が広くなることを特徴とする請求項１記載の半導体装置。
  5. 複数の前記半導体装置が厚み方向に積層され、
    下層の前記半導体装置の前記貫通孔は、前記下層の半導体基板の一主面側において開口径が広くなり、
    上層の前記半導体装置に設けられた前記貫通電極の下端は、前記下層の半導体基板の貫通孔と電気的に接続されることを特徴とする請求項１記載の半導体装置。
  6. 半導体基板の一主面に活性領域を形成する工程と、
    前記半導体基板の他主面を絶縁膜で被覆する工程と、
    前記半導体基板を貫通して前記絶縁膜まで到達する貫通孔を形成する工程と、
    前記活性領域と電気的に接続された貫通電極を前記貫通孔の内部に形成する工程と、
    前記貫通孔の先端部が外部に突出するまで前記絶縁膜を除去する工程とを具備することを特徴とする半導体装置の製造方法。
  7. 前記貫通孔は、前記半導体基板をエッチングすることにより形成され、
    前記貫通孔が前記半導体基板を貫通した後に更にオーバーエッチングすることにより、前記貫通孔の開口径を部分的に広くすることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記貫通孔の内壁を絶縁膜により被覆し、
    前記絶縁膜の表側に前記貫通電極を形成することを特徴とする請求項６記載の半導体装置の製造方法。
  9. 前記半導体基板と前記絶縁膜とは、異なるエッチングガスを用いてエッチングすることを特徴とする請求項６記載の半導体装置の製造方法。
  10. 半導体基板と、前記半導体基板の一主面に形成された導電パターンと、前記導電パターンと電気的に接続されて前記半導体基板を貫通して他主面まで延在する貫通電極とを具備し、
    前記貫通電極の端部は、前記半導体基板の他主面よりも外部に突出することを特徴とする回路基板。
  11. 前記半導体基板の厚み方向の途中まで延在して、前記導電パターンと前記半導体基板を電気的に接続する接続電極を有することを特徴とする請求項１０記載の回路基板。
  12. 一主面が絶縁膜により被覆された半導体基板を用意する工程と、
    前記半導体基板を貫通して前記絶縁膜まで到達する貫通孔を形成する工程と、
    前記半導体基板の他の主面に導電パターンを形成し、前記導電パターンと電気的に接続された貫通電極を前記貫通孔の内部に形成する工程と、
    前記貫通電極の先端部が外部に突出するまで前記絶縁膜を除去する工程とを具備することを特徴とする回路基板の製造方法。
  13. 前記貫通孔を形成する工程では、前記半導体基板を厚み方向に途中まで延在する接続孔を形成し、
    前記貫通電極を形成する工程では、前記接続孔の内部に、前記導電パターンと前記半導体基板とを電気的に接続させる接続電極を形成することを特徴とする請求項１２記載の回路基板の製造方法。
JP2005252186A 2005-08-31 2005-08-31 半導体装置およびその製造方法、回路基板およびその製造方法 Withdrawn JP2007067216A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005252186A JP2007067216A (ja) 2005-08-31 2005-08-31 半導体装置およびその製造方法、回路基板およびその製造方法
TW095130225A TW200711068A (en) 2005-08-31 2006-08-17 Semiconductor device and method for making the same, circuit board and method for making the same
KR1020060080998A KR100882703B1 (ko) 2005-08-31 2006-08-25 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법
US11/511,503 US7646079B2 (en) 2005-08-31 2006-08-29 Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same
CNB2006101256909A CN100524713C (zh) 2005-08-31 2006-08-31 半导体装置及其制造方法、电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005252186A JP2007067216A (ja) 2005-08-31 2005-08-31 半導体装置およびその製造方法、回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007067216A true JP2007067216A (ja) 2007-03-15

Family

ID=37817705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252186A Withdrawn JP2007067216A (ja) 2005-08-31 2005-08-31 半導体装置およびその製造方法、回路基板およびその製造方法

Country Status (5)

Country Link
US (1) US7646079B2 (ja)
JP (1) JP2007067216A (ja)
KR (1) KR100882703B1 (ja)
CN (1) CN100524713C (ja)
TW (1) TW200711068A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004722A (ja) * 2007-06-20 2009-01-08 Hynix Semiconductor Inc 半導体パッケージの製造方法
JP2009070966A (ja) * 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
JP2009260284A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体素子、および半導体素子の製造方法
WO2010052816A1 (ja) * 2008-11-07 2010-05-14 パナソニック株式会社 半導体装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置
US8338921B2 (en) 2008-01-22 2012-12-25 SK Hynix Inc. Wafer level chip scale package having an enhanced heat exchange efficiency with an EMF shield and a method for fabricating the same
KR20130055349A (ko) * 2011-11-18 2013-05-28 삼성전자주식회사 반도체 장치 및 그 형성방법
US8766103B2 (en) 2007-12-28 2014-07-01 Taiyo Yuden Co., Ltd. Electronic component
US9793165B2 (en) 2011-02-21 2017-10-17 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
KR101828063B1 (ko) * 2011-05-17 2018-02-09 삼성전자주식회사 반도체 장치 및 그 형성방법
US10229948B2 (en) 2012-09-28 2019-03-12 Canon Kabushiki Kaisha Semiconductor apparatus
WO2020230442A1 (ja) * 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
JP2021515389A (ja) * 2018-02-22 2021-06-17 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配
US11189571B2 (en) 2017-09-11 2021-11-30 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
US11330712B2 (en) 2019-04-12 2022-05-10 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023738B2 (ja) * 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
JP5154819B2 (ja) * 2007-04-03 2013-02-27 新光電気工業株式会社 基板及びその製造方法
EP2165362B1 (en) * 2007-07-05 2012-02-08 ÅAC Microtec AB Low resistance through-wafer via
KR100886720B1 (ko) * 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
TWI384602B (zh) * 2008-06-13 2013-02-01 Unimicron Technology Corp 嵌埋有感光半導體晶片之封裝基板及其製法
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN102246299B (zh) * 2008-10-15 2014-12-10 Aac微技术有限公司 用于制作通路互连的方法
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US8158515B2 (en) * 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8148824B2 (en) * 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
US8466060B2 (en) * 2010-04-30 2013-06-18 Alpha & Omega Semiconductor, Inc. Stackable power MOSFET, power MOSFET stack, and process of manufacture
DE102010026344A1 (de) 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
US8847400B2 (en) 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
JP2012256679A (ja) * 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
EP2602818A1 (en) * 2011-12-09 2013-06-12 Ipdia An interposer device
US20130154109A1 (en) * 2011-12-16 2013-06-20 Lsi Corporation Method of lowering capacitances of conductive apertures and an interposer capable of being reverse biased to achieve reduced capacitance
KR101840846B1 (ko) 2012-02-15 2018-03-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
SE538058C2 (sv) * 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur
JP5984134B2 (ja) * 2012-05-15 2016-09-06 ローム株式会社 半導体装置およびその製造方法、電子部品
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
TWI492343B (zh) * 2012-11-02 2015-07-11 矽品精密工業股份有限公司 半導體基板及其製法
TWI518864B (zh) * 2012-12-26 2016-01-21 財團法人工業技術研究院 變容器
US10153180B2 (en) * 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
JP5846185B2 (ja) * 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP2016157880A (ja) * 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9786593B1 (en) 2016-04-11 2017-10-10 Nanya Technology Corporation Semiconductor device and method for forming the same
DE102016219275B3 (de) 2016-10-05 2017-08-10 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten
CN111968955B (zh) * 2020-08-27 2021-10-12 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855529B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US7075896B1 (en) * 2000-03-16 2006-07-11 Hewlett-Packard Development Company, L.P. Method for automatic layout of switched network topologies
JP3796099B2 (ja) 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
KR100366635B1 (ko) 2000-11-01 2003-01-09 삼성전자 주식회사 반도체 소자의 금속 배선 및 그 제조방법
JP2003022850A (ja) 2001-07-09 2003-01-24 Tokyo Electron Ltd フィードスルーの製造方法およびフィードスルー
KR100455380B1 (ko) * 2002-02-27 2004-11-06 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
JP3918935B2 (ja) 2002-12-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4035066B2 (ja) * 2003-02-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004297019A (ja) * 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP3646719B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP4323303B2 (ja) 2003-12-17 2009-09-02 株式会社フジクラ 基板の製造方法
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004722A (ja) * 2007-06-20 2009-01-08 Hynix Semiconductor Inc 半導体パッケージの製造方法
JP2009070966A (ja) * 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
US7888778B2 (en) 2007-09-12 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor device and producing method of the same
US8766103B2 (en) 2007-12-28 2014-07-01 Taiyo Yuden Co., Ltd. Electronic component
US8338921B2 (en) 2008-01-22 2012-12-25 SK Hynix Inc. Wafer level chip scale package having an enhanced heat exchange efficiency with an EMF shield and a method for fabricating the same
JP2009260284A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体素子、および半導体素子の製造方法
US7994634B2 (en) 2008-03-25 2011-08-09 Panasonic Corporation Semiconductor element and semiconductor element fabrication method
WO2010052816A1 (ja) * 2008-11-07 2010-05-14 パナソニック株式会社 半導体装置
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
US10847558B2 (en) 2010-06-30 2020-11-24 Canon Kabushiki Kaisha Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
JP2022132369A (ja) * 2010-06-30 2022-09-08 キヤノン株式会社 固体撮像装置
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
US9972650B2 (en) 2010-06-30 2018-05-15 Canon Kabushiki Kaisha Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置
US9793165B2 (en) 2011-02-21 2017-10-17 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
KR101828063B1 (ko) * 2011-05-17 2018-02-09 삼성전자주식회사 반도체 장치 및 그 형성방법
KR101959284B1 (ko) 2011-11-18 2019-03-19 삼성전자주식회사 반도체 장치 및 그 형성방법
KR20130055349A (ko) * 2011-11-18 2013-05-28 삼성전자주식회사 반도체 장치 및 그 형성방법
US10229948B2 (en) 2012-09-28 2019-03-12 Canon Kabushiki Kaisha Semiconductor apparatus
US11189571B2 (en) 2017-09-11 2021-11-30 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
JP2021515389A (ja) * 2018-02-22 2021-06-17 ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ 抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配
US11670585B1 (en) 2018-02-22 2023-06-06 Xilinx, Inc. Power distribution for active-on-active die stack with reduced resistance
US11330712B2 (en) 2019-04-12 2022-05-10 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
US11696400B2 (en) 2019-04-12 2023-07-04 Rising Technologies Co., Ltd. Embedded module
WO2020230442A1 (ja) * 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US11557542B2 (en) 2019-05-16 2023-01-17 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device

Also Published As

Publication number Publication date
TW200711068A (en) 2007-03-16
KR100882703B1 (ko) 2009-02-06
US7646079B2 (en) 2010-01-12
KR20070026045A (ko) 2007-03-08
CN1925147A (zh) 2007-03-07
CN100524713C (zh) 2009-08-05
US20070052067A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100882703B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법
US11616008B2 (en) Through-substrate via structure and method of manufacture
JP4979213B2 (ja) 回路基板、回路基板の製造方法および回路装置
US8378462B2 (en) Semiconductor device having through substrate vias
JP4800585B2 (ja) 貫通電極の製造方法、シリコンスペーサーの製造方法
JP5048230B2 (ja) 半導体装置およびその製造方法
CN101465332B (zh) 半导体芯片及其制造方法和半导体芯片堆叠封装
US8362515B2 (en) Chip package and method for forming the same
TWI463604B (zh) 封裝件互連結構及其製造方法
JP2006278646A (ja) 半導体装置の製造方法
KR20090031828A (ko) 백 사이드 리디스트리뷰션 층을 구비한 쏘우 스트리트 상의관통-홀 비아들을 갖는 반도체 웨이퍼
US20220115342A1 (en) Electronic component and semiconductor device
WO2011057238A2 (en) Integrated decoupling capacitor employing conductive through-substrate vias
JP5352534B2 (ja) 半導体装置及びその製造方法
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
JP4851163B2 (ja) 半導体装置の製造方法
US7898052B2 (en) Component with a semiconductor junction and method for the production thereof
KR20210028801A (ko) 반도체 소자
JP5025922B2 (ja) 回路基板、回路基板の製造方法および半導体装置
JP2007317839A (ja) 半導体装置およびその製造方法
JP2013247139A (ja) 半導体装置及びその製造方法
US20220223498A1 (en) Backside or frontside through substrate via (tsv) landing on metal
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
US20090085128A1 (en) Semiconductor device and method for manufacturing same
JP2018152514A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706