JP2021515389A - 抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配 - Google Patents

抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配 Download PDF

Info

Publication number
JP2021515389A
JP2021515389A JP2020544000A JP2020544000A JP2021515389A JP 2021515389 A JP2021515389 A JP 2021515389A JP 2020544000 A JP2020544000 A JP 2020544000A JP 2020544000 A JP2020544000 A JP 2020544000A JP 2021515389 A JP2021515389 A JP 2021515389A
Authority
JP
Japan
Prior art keywords
die
substrate
layer
active
power distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020544000A
Other languages
English (en)
Other versions
JP7523352B2 (ja
Inventor
プラフル ジェイン，
プラフル ジェイン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2021515389A publication Critical patent/JP2021515389A/ja
Application granted granted Critical
Publication of JP7523352B2 publication Critical patent/JP7523352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K16/00—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies
    • C07K16/18—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans
    • C07K16/32—Immunoglobulins [IGs], e.g. monoclonal or polyclonal antibodies against material from animals or humans against translation products of oncogenes
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/68—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving nucleic acids
    • C12Q1/6876—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes
    • C12Q1/6883—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes for diseases caused by alterations of genetic material
    • C12Q1/6886—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes for diseases caused by alterations of genetic material for cancer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/50—Chemical analysis of biological material, e.g. blood, urine; Testing involving biospecific ligand binding methods; Immunological testing
    • G01N33/53—Immunoassay; Biospecific binding assay; Materials therefor
    • G01N33/574—Immunoassay; Biospecific binding assay; Materials therefor for cancer
    • G01N33/57407—Specifically defined cancers
    • G01N33/57434—Specifically defined cancers of prostate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K2317/00—Immunoglobulins specific features
    • C07K2317/50—Immunoglobulins specific features characterized by immunoglobulin fragments
    • C07K2317/56—Immunoglobulins specific features characterized by immunoglobulin fragments variable (Fv) region, i.e. VH and/or VL
    • C07K2317/565—Complementarity determining region [CDR]
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/106—Pharmacogenomics, i.e. genetic variability in individual responses to drugs and drug metabolism
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/112—Disease subtyping, staging or classification
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/118—Prognosis of disease development
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/158—Expression markers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2333/00—Assays involving biological materials from specific organisms or of a specific nature
    • G01N2333/435—Assays involving biological materials from specific organisms or of a specific nature from animals; from humans
    • G01N2333/46—Assays involving biological materials from specific organisms or of a specific nature from animals; from humans from vertebrates
    • G01N2333/47—Assays involving proteins of known structure or function as defined in the subgroups
    • G01N2333/4701—Details
    • G01N2333/4703—Regulators; Modulating activity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2800/00—Detection or diagnosis of diseases
    • G01N2800/52—Predicting or monitoring the response to treatment, e.g. for selection of therapy based on assay results in personalised medicine; Prognosis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Organic Chemistry (AREA)
  • Molecular Biology (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Genetics & Genomics (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Oncology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Hospice & Palliative Care (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Urology & Nephrology (AREA)
  • Biomedical Technology (AREA)
  • Biotechnology (AREA)
  • Microbiology (AREA)
  • Hematology (AREA)
  • Biophysics (AREA)
  • Medicinal Chemistry (AREA)
  • Cell Biology (AREA)
  • Food Science & Technology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

アクティブオンアクティブのマイクロ電子デバイス（２００Ａ、２００Ｂ、４００Ａ、４００Ｂ）が説明される。たとえば、第１のダイ（２１１、４１１）は、第１の基板（２１３、４１４）の底面が、それぞれ、第２の基板（２１４、２１３）の頂面に面した状態で第２のダイ（２１２、２１１）の上にあり、ダイ積層（２１０Ａ、２１０Ｂ、４１０Ａ、４１０Ｂ）をもたらす。第１および第２のダイ（２１２、２１１）がそれぞれ、それぞれＩＬＤ層（ＩＬＤ１〜ＩＬＤ１１、ＩＬＤ１〜ＩＬＤ１３）に金属層（Ｍ１〜Ｍ１１、Ｍ１〜Ｍ１３）を有し、それぞれ第１の積層構造（２１７、４１７）および第２の積層構造（２２７、２１７）をもたらす。第１の積層構造（２１７、４１７）が、第１のダイ（２１１、４１１）のＴＳＶ（２２２、４２２）の上端と相互接続されている。第１の基板（２１３、４１４）の底面近くの第２の積層構造（２２７、２１７）の金属層（Ｍ１１、Ｍ１３）が、ＴＳＶ（２２２、４２２）の下端と相互接続されている。金属層（Ｍ１〜Ｍ１１、Ｍ１〜Ｍ１３）の下層と上層の間に第２の積層構造（２２７、２１７）の電力分配ネットワーク層（Ｍ５）が配置されている。第２の基板（２１４、２１３）に少なくとも部分的に配置されたトランジスタ（２２３、２２４）が電力分配ネットワーク層（Ｍ５）と相互接続されて、供給電圧または接地を受け取る。【選択図】図２−１

Description

以下の説明は集積回路デバイス（「ＩＣ」）に関するものである。より具体的には、以下の説明は、マイクロ電子デバイスにおける電流抵抗（「ＩＲ」）損失を低減するための抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配に関するものである。
集積回路は、時間の経過につれてより「密に」なっており、すなわち所与のサイズのＩＣにおいてより多くの論理フィーチャが実装されている。しかしながら、回路密度をさらに増加するために、集積回路ダイが互いに積層されて「３Ｄ」ＩＣ用などのダイ積層を形成する。しかしながら、そのようなダイ積層では電圧降下による制約がある。たとえば、制約の１つには、ダイ積層の電力レールすなわち電力および／または接地の導電経路に沿った電圧降下があり得る。
装置は、一般的にはアクティブオンアクティブのマイクロ電子デバイスに関するものである。そのような装置では、第１のダイは第１の基板を有し、第１の基板の頂面と底面の間に基板貫通ビアが延在している。第２のダイは、頂面および底面を伴う第２の基板を有する。第１のダイは、第１の基板の底面が第２の基板の頂面に面した状態で第２のダイの上にあり、ダイ積層をもたらす。第１のダイおよび第２のダイはそれぞれ、導電性のために、それぞれ、複数のインタレベル誘電体層の中に形成された複数の金属層を有し、第１の積層構造および第２の積層構造をもたらす。導電性のために、第１の積層構造が基板貫通ビアの上端と相互接続されている。導電性のために、第１の基板の底面近くの第２の積層構造の金属層が、基板貫通ビアの下端と相互接続されている。第２の積層構造の複数の金属層の下層と上層の間に電力分配ネットワーク層が配置されている。第１の基板および第２の基板には、それぞれ第１のトランジスタおよび第２のトランジスタが少なくとも部分的に配置されている。第２のトランジスタは、電力分配ネットワーク層と相互接続されて、供給電圧または接地のうち少なくとも１つを受け取る。
方法は、一般的にはアクティブオンアクティブのマイクロ電子デバイスの形成に関するものである。そのような方法では第１のダイが取得される。第１のダイは、第１の基板の頂面と底面の間に延在する基板貫通ビアを伴う第１の基板を有する。頂面および底面を伴う第２の基板を有する第２のダイが取得される。第１のダイは、第１の基板の底面が第２の基板の頂面と面した状態で第２のダイの上で相互接続されて、ダイ積層をもたらす。第１のダイおよび第２のダイはそれぞれ、導電性のために、それぞれ、複数のインタレベル誘電体層の中に形成された複数の金属層を有し、第１の積層構造および第２の積層構造をもたらす。導電性のために、第１の積層構造が基板貫通ビアの上端と相互接続されている。導電性のために、第１の基板の底面近くの第２の積層構造の金属層が、第１のダイと第２のダイの相互接続の一部分として基板貫通ビアの下端に接続されている。第２の積層構造の複数の金属層の下層と上層の間に第２の積層構造の電力分配ネットワーク層が配置されている。第１の基板および第２の基板には、それぞれ第１のトランジスタおよび第２のトランジスタが少なくとも部分的に配置されている。第２のトランジスタは、電力分配ネットワーク層と相互接続されて、供給電圧または接地のうち少なくとも１つを受け取る。
別の例では、第１の複数の金属層および第１の標準的なセルを含む半導体ダイが開示される。第１の標準的なセルおよび第１の複数の金属層は、第１のダイ本体の内部に配設されている。第１の複数の金属層は、第１のＢＥＯＬ積層の一部分を形成する。第１の金属層を含む第１の複数の金属層が第１の標準的なセルの最も近くに配設されており、最後の金属層が第１の標準的なセルから最も遠くに配設されている。第１の電力分配ネットワーク層を含む第１の複数の金属層が、第１の標準的なセルより上で第１の複数の金属層の最後の金属層より下に配設されている。第１の電力分配ネットワーク層は、第１の標準的なセルに対して供給電圧または接地のうち少なくとも１つを与えるように構成されている。
さらに別の例では、アクティブオンアクティブのマイクロ電子デバイスが提供される。アクティブオンアクティブのマイクロ電子デバイスは、第１のダイと、内部に標準的なセルが形成されている第２のダイと、電力分配ネットワーク層とを含む。第２のダイの上に第１のダイが積層されてダイ積層をもたらす。第１のダイおよび第２のダイのそれぞれが、複数のインタレベル誘電体層の中に形成された複数の金属層を有し、第１の積層構造および第２の積層構造をもたらす。第２の積層構造の電力分配ネットワーク層は、複数の金属層のうち標準的なセルに最も近い第１の金属層と、複数の金属層のうち標準的なセルから最も遠い最後の金属層の間に配置されている。電力分配ネットワーク層は、標準的なセルに対して供給電圧または接地を与えるように構成されている。
以下の発明を実施するための形態および特許請求の範囲を検討すれば、他の特徴が認識されよう。
添付図面は例示的装置および／または方法を示す。しかしながら、添付図面は説明および理解のみを目的とするものであり、特許請求の範囲を限定するように解釈されるべきではない。
ウェーハレベル処理（「ＷＬＰ」）に関する例示的製造過程のウェーハ積層の上から下への側面を表す透視図である。 ダイ積層を有するマイクロ電子デバイスの例示的部分の側面を表すブロック図である。 別のダイ積層を有する別のマイクロ電子デバイスの例示的部分の側面を表すブロック図である。 下部の金属化レベルにおける半導体ダイの例示的部分の断面を表すブロック図である。 上部の金属化レベルにおける半導体ダイの例示的部分の断面を表すブロック図である。 中間の電力分配ネットワークレベルにおける半導体ダイの例示的部分の断面を表すブロック図である。 図２−１のようなダイ積層を有する別のマイクロ電子デバイスの例示的部分の側面を表すブロック図である。 もう１つのダイ積層を有するさらに別のマイクロ電子デバイスの例示的部分の側面を表すブロック図である。 例示的マイクロ電子デバイスを形成する流れを表す流れ図である。 例示的縦欄式フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）アーキテクチャを表す簡略ブロック図である。
以下の説明では、本明細書で説明された特定の例をより十分に説明するために、多くの特定の詳細が明らかにされる。しかしながら、以下に示される特定の詳細のすべてはなくとも、これらの例の１つまたは複数の他の例および／または変形形態が実施され得ることが当業者には明らかなはずである。他の実例では、本明細書例の説明が曖昧にならないように、周知の特徴は詳細には説明されない。例証の容易さのために、同一の項目を参照するために、異なる図において同一の番号ラベルが使用されているが、代替の例では項目が異なることがある。
本明細書では例示的装置および／または方法が説明される。「例示的」という語は、本明細書では、「一例、実例、または例証として役立つ」ことを意味するように使用されることを理解されたい。本明細書で「例示的」として説明されるあらゆる例または特徴は、必ずしも他の例または特徴よりも望ましいものまたは有利なものと解釈されるべきではない。
いくつかの図において例示的に表される例を説明する前に、さらなる理解のための全般的な紹介が提供される。半導体処理ノードがますます小さくなる状況で、従来の「２Ｄ」スケーリングの難易度がより高くなるにつれて、基板貫通ビア（「ＴＳＶ」）を使用して半導体基板ダイまたは半導体ダイなどの個別のダイどうしを積層することが、回路密度を高めるためのより魅力的な手法になる。そのように、アクティブオンアクティブのダイ積層が、ダイ積層として、またはダイ積層の一部分として使用され得る。
ダイ積層の構造のために、２Ｄダイの構成によって束縛され続ける意味はない。言い換えれば、ダイ積層を従来の２Ｄダイの積層で構成する必要はない。
各半導体処理ノードの進行とともに電圧降下または電流抵抗（「ＩＲ」）降下が増し、いくつかの事例では２倍になる。サブ２０ナノメートル半導体プロセスノードにおいて、電力レールおよび接地レールにおけるＩＲ降下の急増が観測されている。これは、たとえばアクティブオンアクティブのダイ積層を設けることなどの積層用に従来の２Ｄダイを使用すると、著しいＩＲ降下が生じ得ることを意味する。ＩＲ降下が累積すると、たとえばトランジスタなどの素子にわたる利用可能な電圧が低下する。ＩＲ降下のそのような累積に対処するために供給電圧または供給電力を増加すると、電力消費が増加する可能性がある。
しかしながら、マイクロ電子デバイスの電力消費を低減するために、供給電圧の下方スケーリングが使用されている。追加のＩＲ降下と組み合わされた供給電圧低下により、性能目標の達成がかなり困難になっている。
そのようなダイ積層において電力および接地電流を伝えるために使用されるＴＳＶならびに対応する煙突状の積層構造（すなわち「煙突」または「組合せ煙突」）には累積的なＩＲ降下があり、従来の非積層２ＤダイにおけるＩＲ降下よりも大きくなり得る。従来の非積層２Ｄダイ構成では、電力および接地の分配は最上部の導電層が起源であり、金属化レベルを下って基板まで伝播する。従来の２Ｄダイのダイ積層では、電力および接地の分配は基板の背面が起源であり、ＴＳＶおよび煙突金属化レベルを通って最上部の金属化レベルまで上昇し、次いで、そのような金属化レベルを戻って基板まで下降してよい。
従来の、煙突構造のための、設置してルーティングする（「ＰｎＲ」）セルまたはブロックは、金属層の間により多くの導電性ビアを有することによってＩＲ降下を低下させる。さらに、より多くの煙突を有することにより、ＩＲ降下またはＩＲ損失の影響を緩和することができる。しかしながら、これらの構成では、より大きな領域が使用されてダイ当たりのコストが増加する。
そのような従来のダイ積層における電力および接地の分配とは対照的に、電力および接地の分配のための低抵抗経路が以下でさらに詳細に説明される。以下で説明されるように、ＩＲ降下を低下させるために、煙突金属化レベルをバイパスするための、煙突の暫定バス経路が設けられる。そのような煙突の暫定バス経路には、電力および接地の分配ネットワーク（「ＰＤＮ」）の金属化層が備わっていてよい。電力または接地の経路の電流を導くための煙突からの「早期の流出ランプ」バスは、ＩＲ降下を低下させる。そのような「早期の流出ランプ」には、従来の中間の金属化レベルよりも厚く形成された中間の金属化レベルが備わっている。電力および接地の分配のためにより厚い中間の金属化レベル（すなわち電力および接地のバッシング用の厚いパターン）を設けることにより、ダイ積層において従来の電力および接地のルーティングと比較してＩＲ降下が低減され得る。面積を増加、それゆえにダイ当たりのコストを増加する必要はなく、ＩＲ降下を少なくとも２０パーセント低減することができる。
上記の一般的な理解を念頭に置いて、ダイ積層用の様々な構成が以下で全般的に説明される。
図１は、ウェーハレベル処理（「ＷＬＰ」）に関する例示的製造過程を表す、ウェーハ積層１００の上から下への側面透視図である。頂部ウェーハ１０１と底部ウェーハ１０２は互いに結合され得る。たとえば、導電性ならびに機械的結合のために、ダイ対ダイレベル、ウェーハ対ウェーハレベル、またはダイ対ウェーハレベルでのダイ対別のダイの接合または相互接続のためのＣｕ／Ｓｎマイクロバンプの過渡液相（「ＴＬＰ」）接合技術が使用され得る。しかしながら、ダイ対別のダイの他のタイプの相互接続が使用されてもよい。
３Ｄダイ積層のダイの上面と下面の一方または両方に相互接続層があってよい。導電性のために、ダイ積層の対応するダイを相互接続するダイ対ダイ相互接続を用いてそのように結合した後には、ウェーハ１０１の下面１０１ｂとウェーハ１０２の上面１０２ａが互いに面してよい。そのように、頂部ウェーハ１０１の半導体ダイ（「アクティブダイ」）１０４が底部ウェーハ１０２の対応するアクティブダイ１０５に結合されて、積層されたダイまたはダイ積層の積層されたウェーハ１０３を形成する。
半導体ダイ１０４および１０５の各々が、シリコン（Ｓｉ）、砒化ガリウム（ＧａＡｓ）、シリコンカーボン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、Ｓｉｉ−ｘＧｅｘ等の半導体材料の基板を含み得る。その上、１つまたは複数の基板貫通ビア構造および２つ以上のアクティブダイを含む基板を伴うダイ積層を有する任意のマイクロ電子素子が使用され得る。アクティブダイはトランジスタを含み、パッシブダイはトランジスタを有していないので、アクティブダイはパッシブダイと区別され得る。以下でアクティブオンアクティブのダイ積層を説明する。
数ある構造の中で、ウェーハ、ダイおよび基板に関して本明細書で使用されるように、「上面」および「下面」などの用語は、全体的に「水平方向」または他の横方向に延在し、厚さにおいて全体的に互いに平行なフィーチャを指示するために使用される。「水平方向の」、「上の」および「下の」などの用語または他の方向を示す用語は、図の基準座標系および／または処理中の配向に関して使用され、さらなる組立体においてまたは様々なシステムで使用されるなど可能性のある代替配向に対する制限を意味するわけではない。
そのように、ウェーハ１０１または１０２の処理において、上面１０１ａまたは１０２ａは、一般に、それぞれ製造過程のウェーハの「前面」と称されるものに関連づけられてよく、下面１０１ｂまたは１０２ｂは、一般に、それぞれ製造過程のウェーハの「背面」と称されるものに関連づけられてよい。そのように、製造過程のウェーハの前面は、ライン製造のフロントエンド（「ＦＥＯＬ」）構造と称されるものを形成するために使用されてよく、製造過程のウェーハの背面はライン製造のバックエンド（「ＢＥＯＬ」）構造を形成するために使用されてよい。一般に、ＦＥＯＬ構造は、数あるＦＥＯＬ構造の中で、シャロウトレンチアイソレーション（「ＳＴＩ」）、トランジスタのゲート、トランジスタのソース／ドレイン領域、トランジスタのゲート誘電体、接触エッチング停止層（「ＣＥＳＬ」）、プレ金属化誘電体すなわちプレ金属誘電体（「ＰＭＤ」）、および接触プラグを含み得る。ＰＭＤは１つまたは複数の層から成り得る。一般に、ＢＥＯＬ構造は、１つまたは複数のレベル間誘電体（「ＩＬＤ」）および１つまたは複数の金属化（「Ｍ」）のレベルを含み得る。以下の例では例示的に複数のＩＬＤが表されるが、他の構成では、例示的に表されたものよりも少ないＩＬＤまたは多くのＩＬＤがあり得る。その上、各ＩＬＤは１つまたは複数の誘電体層から成ってよい。以下の例では、複数の金属化レベルまたは金属層が例示的に表されるが、他の構成では、例示的に表されたものよりも少ない金属化のレベルまたは多くの金属化のレベルがあり得る。さらに、知られているように、金属化レベルからの金属は、導電性ビアの形態で１つまたは複数のＩＬＤを通って延在し得る。その上、それぞれの金属化のレベルは１つまたは複数の金属層から成ってよい。
最後すなわち最上部の金属化層または金属化レベルにはパッシベーションレベルが形成されてよい。そのようなパッシベーションレベルは１つまたは複数の誘電体層を含み得、反射防止コーティング（「ＡＲＣ」）をさらに含み得る。パッシベーション層は、ポリマ層など１つまたは複数の誘電体層から形成され得る。たとえば、パッシベーション層は、ベンゾシクロブテン（「ＢＣＢ」）層またはシリコン窒化物層とＢＣＢ層の組合せでよい。いくつかのダイ積層用途では、パッシベーション層はダイ間層と称されることがある。
銅、銅合金、または他の金属などの金属層が、パッシベーション層上および最上部のビア導体の下端接触面上に形成されてよい。この金属層はＲＤＬ金属層でよい。ボールまたはバンプがそれぞれ接合パッド上に形成されてよく、そのようなパッドは、そのような金属層の一部分上に、またはその一部分として形成され得る。ボールは、はんだまたは他の共晶接合材料などの接合材から形成されてよい。ボールは、マイクロバンプ、Ｃ４バンプ、ボールグリッドアレイ（「ＢＧＡ」）ボール、またはいくつかの他のダイ相互接続構造でよい。いくつかの用途では、最上部の金属層はランディングパッド層またはランディングパッドと称されることがある。
その上、そのようなパッシベーションレベルに再分配層（「ＲＤＬ」）が形成されてよい。従来、ＲＤＬは、たとえばポリイミド層などの誘電体層と、そのような誘電体層上にあり、最後の金属化レベルの金属層のボンドパッドに接続された別の金属層と、そのようなＲＤＬ金属層を、別のボンドパッドをもたらすように一部分は露出させたまま覆う、たとえば別のポリイミド層などの別の誘電体層とを含み得る。端子開口が、そのようなＲＤＬ金属層の他のそのようなボンドパッドを露出し得る。その後、そのようなボンドパッドに対して、慣例通りにハンダバンプまたはワイヤボンドが結合されてよい。
ＦＥＯＬ構造またはＢＥＯＬ構造の形成の一部分として、基板に形成されて基板の中へ延在する開口の中に複数のビア構造が延在してよい。ビア構造は、一般に、基板に形成された開口または穴を充填するかまたはめっきすることによって形成された任意の形状の任意の固体の形態であり得る。そのような固体形状の例は、一般に、円柱形、円錐形、円錐台状、四角筒状、立方体等を含む。
従来、基板貫通ビア構造すなわちＴＳＶは、基板の上面から下面まで、または基板の下面に向かって延在してよく、すなわち最初に基板の前面からエッチングし、次いで、そのような基板のそのようなエッチング穴の中に材料をめっきするかまたは堆積することによって前面ＴＳＶが形成される。そのように、そのようなＴＳＶの底部を露出するための背面暴露の後に、基板の厚さがＴＳＶの下端面を暴露するように効果的に薄くなり得るので、基板の上面と下面の間にＴＳＶが延在し得る。しかしながら、ＴＳＶは背面ビア構造を有し得る。背面ＴＳＶの製作は一般に「ビアラスト手法」と称され、したがって、前面ＴＳＶの製作は一般に「ビアファースト手法」と称される。その上、「ビアミドル手法」が使用されてもよい。「ビアミドル手法」は同様にビア形成のための前面手法であるが、ビアがＦＥＯＬ動作の後、一般に、ＢＥＯＬ動作の前に作製されるため、「ミドル」と称される。以下の説明は、一般に、形成するためのビアファースト手法、ビアラスト手法、またはビアミドル手法のいずれかまたはすべての前面ＴＳＶまたは背面ＴＳＶに対して同様に当てはまる。
ＴＳＶは、それぞれが、基板の上面と同じ高さの上端接触面と、背面暴露の後などのそのような基板の下面と同じ高さの下端接触面とを含み得る。以下でさらに詳細に説明されるように、末端面は、ＴＳＶを他の内部部品または外部部品と相互接続するために使用され得る。
たとえば、ビア導体の上端接触面は、それぞれの導体パッドによって第１の金属化レベル（「Ｍ１」）と相互接続され得る。導体パッドは、Ｍ１が延在するＰＭＤに形成されたそれぞれの開口に形成されてよい。しかしながら、他の構成では、１つまたは複数のビア導体が、１つまたは複数のＩＬＤを通って１つまたは複数の他の高レベルの金属化まで延在してよい。
最近になって、ＴＳＶは、３次元（「３Ｄ」）ＩＣすなわち「３Ｄ ＩＣ」と称されるものをもたらすために使用されている。一般に、接合パッドレベルまたはオンチップ電気配線レベルでは、基板を通る導電性経路としてＴＳＶを用いて１つのダイが別のダイに取り付けられ得るが、ウェーハ対ウェーハの接合が使用されてもよい。半導体ダイ１０４および１０５などの半導体ダイは、ウェーハ１０１および１０２からそれぞれ単一ダイにダイシングされ得る。そのような単一ダイが互いに接合されてよく、または回路プラットフォームに接合されてよい。回路プラットフォームの例には、インタポーザ、パッケージ基板、およびプリント回路基板がある。
２つ以上のダイの相互接続、１つまたは複数のダイとインタポーザの相互接続、またはそれらの任意の組合せのために３Ｄウェーハレベルパッケージング（「３Ｄ−ＷＬＰ」）が使用され得、相互接続にはＴＳＶが使用され得る。任意選択で、ダイは、ダイ対ダイ（「Ｄ２Ｄ」）またはチップ対チップ（「Ｃ２Ｃ」）の相互接続が可能であり、相互接続にはＴＳＶが使用され得る。その上、任意選択で、ダイは、ダイ対ウェーハ（「Ｄ２Ｄ」）またはチップ対ウェーハ（「Ｃ２Ｗ」）の相互接続が可能であり、相互接続にはＴＳＶが使用され得る。それゆえに、３Ｄの積層されたＩＣ（「３Ｄ−ＳＩＣ」または「３Ｄ−ＩＣ」）をもたらすために、種々のダイ積層手法またはチップ積層手法のうち任意のものが使用され得る。
明瞭さのために、限定でない例として、ダイ積層に少なくとも２つのアクティブダイを有するＤ２Ｄダイ積層を用いるダイレベルのパッケージングが使用されると想定する。ダイ対ダイ積層用のＷＬＰは、現在３Ｄダイ積層の商業生産向けの慣例ではないので、ダイシングされるダイ対ダイ積層が以下でさらに詳細に説明される。しかしながら、本明細書の説明に従って、ＷＬＰを含むがこれに限らない他の構成が使用されてもよい。その上、半導体ダイの形成に関する前述の詳細の多くは、限定ではなく明瞭さのために、以下では繰り返されない。
図２−１は、ダイ積層２１０Ａを有するマイクロ電子デバイス２００Ａの例示的部分の側面を表すブロック図である。ダイ積層２１０Ａは、互いに結合された上部の半導体ダイ２１１と下部の半導体ダイ２１２とを含む。上部の半導体ダイ２１１、２１２のそれぞれが一体型本体を有し、図２−１内の同一の参照数字を利用して参照され得る。上部の半導体ダイ２１１の背面２０１が下部の半導体ダイ２１２の前面２０２に結合されており、すなわち下面２０１と上面２０２は互いに面する。
上部の半導体ダイ２１１は、ＴＳＶ ２２２を有する基板２１３を含む。明瞭さのためにＴＳＶ ２２２は１つしか例示的に表されていないが、基板２１３は２つ以上のＴＳＶを含み得る。ＴＳＶ ２２２は、基板２１３の上面２０８と基板２１３の背面２０１の間に延在する。この例では、限定ではなく明瞭さのために、背面２０１は上部の半導体ダイ２１１の基板２１３のものである。しかしながら、別の例では、半導体ダイの背面は、裏側ＲＤＬの表面あるいは基板２１３のそのような背面２０１に形成された他の１つまたは複数の層でよい。その上に、この例では、ＴＳＶ ２２２は、ＴＳＶ ２２２の一部分に対する形態を提供するために使用されるＰＭＤ層を使用するなどして、上面２０８より上に延在する。これは、ＴＳＶ ２２２が、上部の半導体ダイ２１１に形成されたＭ１〜Ｍ１３として例として例示的に示された複数の金属化層のうち金属層Ｍ１と相互接続されていることを示すための単なる便宜上のことである。しかしながら、以下でさらに詳細に説明されるように、金属層Ｍ１は、ＴＳＶ ２２２に対する相互接続であり得る導電性ビアを形成するために使用されてよい。
限定ではなく明瞭さのために全体的に表されているように、上部の半導体ダイ２１１は回路を形成する回路素子を含み得、そのような回路素子は１つまたは複数のトランジスタ２２４ならびに他の回路素子を含み得る。一例では、ゲートおよびゲート誘電体（限定ではなく明瞭さのために、詳細には表されていない）は、基板２１３の上面２０８より上に配置されてよい。
上部の半導体ダイ２１１は「煙突」または「組合せ煙突」２１７を含む。「煙突」または「組合せ煙突」は、明瞭さのために１つしか例示的に表されていないが、本明細書で説明される上部の半導体ダイ２１１または別の半導体ダイは２つ以上の「煙突」を含み得る。煙突２１７は複数の金属化レベルおよびＩＬＤレベルを用いて形成されている。この例では、半導体ダイ２１１の下部の金属化レベルおよびＩＬＤレベル２１８の非煙突部分は、一般に、たとえば１つまたは複数のトランジスタ２２４を含み得る回路素子などの素子間の相互接続のために使用される。この例では、半導体ダイ２１１の上部の金属化レベルおよびＩＬＤレベル２１９の非煙突部分は、一般に半導体ダイ２１１と回路プラットフォーム２１５の間の相互接続ならびにクロックおよび他の信号などの「全体的な」ダイ上のルーティングのために使用される。
この例については、Ｍ１〜Ｍ１３の１３の金属化レベルと、対応するＩＬＤ１〜ＩＬＤ１３の１３のＩＬＤレベルとがある。この例では、電力分配ネットワーク（「ＰＤＮ」）金属層（この例ではＭ５として示されている）は、隣接した金属層よりも厚いかまたは丈が高くてよく、Ｍ１〜Ｍ１３の金属化レベルのうち他のすべての金属化レベルよりも厚いかまたは丈が高くてよい。１つまたは複数の例において、ＰＤＮ層は、最初の金属化層（Ｍ１）または最後の金属化層（Ｍ１３）の厚さよりも少なくとも２倍厚い。そのようなＰＤＮ層は、上部の金属化レベルと下部の金属化レベルの間にあり、一般に、最後の「標準的なセル」の金属ルーティング層の上の最初の金属化レベルと称されることもある、回路の反復セルの直接的な相互接続ルーティングのための最後のルーティング金属化レベルより上の第１、第２、第３、または第４の金属化レベルでよい。そのため、金属化層および「標準的なセル」は、すべてダイ本体２１１の内部にある。言い方を変えると、ＰＤＮ層は、標準的なセルの直ぐ上に連続して存在する複数の金属層のうち、第１の金属層、第２の金属層、第３の金属層、または第４の金属層の上に存在し得る。「標準的なセル」は、ブール論理機能（たとえばＡＮＤ、ＯＲ、ＸＯＲ、ＸＮＯＲ、インバータ、バッファ等）または記憶機能（フリップフロップまたはラッチ）をもたらす、トランジスタおよび相互接続構造のグループである。最も簡単なセルは、基本的なＮＡＮＤ、ＮＯＲ、およびＸＯＲのブール関数の直接型表現形式であるが、はるかに大きく複雑なセル（２ビットの全加算器、または多重化されたＤ入力フリップフロップなど）が一般に使用されている。ＰＤＮ層も、最後の２つの（たとえば最も高い）金属層ではない。ＰＤＮ層も、複数の金属層のうち最後の金属層よりも標準的なセルに近い金属層上に存在する。一例では、ＰＤＮ層は、上部の金属化レベルの最後の金属層（Ｍ１３）の下の、たとえば最後の金属層の下の少なくとも５つ、７つ、さらには８つ以上の金属層といった、少なくとも２つ以上の金属層である。この例では、ＰＤＮ層Ｍ５は、直ぐ上の金属層よりも、それぞれの水平方向のパターンの厚さに関して丈が少なくとも２倍高い。この例では、ＰＤＮ層Ｍ５の水平方向のパターン２４５の高さＨ１は、金属化層Ｍ１またはＭ１３の組合せ煙突部分の水平パターン２４７の高さＨ２の少なくともの２倍である。より一般的には、ＰＤＮ層Ｍ５は、一例では固有抵抗を低減するように構成されており、そのような例では、水平方向のパターン２４５などの水平方向のパターンの少なくとも３０ミクロンの長さについて３０Ω未満の固有抵抗が観測された。水平方向のパターンは、一般に、ＩＬＤに画定されたトレンチの中に形成された導電性ラインを意味し、慣例的にそのようなトレンチを辿るそのような導電性ラインは、ＩＬＤ平面に対して水平方向の広がりを有し得る。前述の向上がなければ、ＢＥＯＬ積層における最上部の金属層から「２Ｄ」ＩＣにおける基板のトランジスタ領域までの全抵抗は、複雑なＦＰＧＡでは１２０Ωになり得る。この数値は、従来の設置してルーティングされたＡＳＩＣにとっては大幅に小さいであろうが、１つまたは複数の電力レール上の電圧降下に関して、なお重荷である。
１３レベルのＢＥＯＬ煙突が例示的に表されているが、他の例では、本明細書の説明に従って、より少数またはより多数の金属化レベルおよび対応するＩＬＤレベルが使用され得る。材料の１つまたは複数の層を含み得る、半導体ダイ２１１の上面２０３に関連した最上部の金属層すなわち金属化レベルＭ１３は、導電性のために、回路プラットフォーム２１５の表面２０４に沿って導電性接触子（限定ではなく明瞭さのために図示されていない）と相互接続されてよく、したがって、この例におけるそのような金属化レベルＭ１３は、部分的に電力および接地の分配層であり得る。
煙突２１７の領域では、下部の金属化レベルおよびＩＬＤレベル２１８ならびに上部の金属化レベルおよびＩＬＤレベル２１９の部分は、金属化レベル対金属化レベルの導電性のためにそのような煙突領域における導電性ビア密度を増加することによって、固有抵抗が低い経路をもたらすために使用される。下部の金属化レベルおよびＩＬＤレベル２１８と上部の金属化レベルおよびＩＬＤレベル２１９の間に、ＰＤＮ金属層Ｍ５および対応するＩＬＤレベルＩＬＤ５がある。ＰＤＮ金属層の代替（すなわちＭ５以外の）位置は、上記で論じられたように決定されてよい。同様に、煙突２１７の領域におけるＩＬＤレベルＩＬＤ５を伴うＰＤＮ金属層Ｍ５の部分は、１つまたは複数の回路素子にルーティングする、より局所的な電力および接地をもたらすために使用され、そのような回路素子は、トランジスタ２２３および２２４のうち１つまたは複数のトランジスタをそれぞれ含み得る。ＰＤＮ金属層Ｍ５からのそのような局所的な電力および接地のルーティングは、金属化レベル対金属化レベルの導電性のために、そのようなＰＤＮ金属層Ｍ５に関連した煙突領域における導電性ビアの密度を増加することによって、上の金属層と比較して低減された固有抵抗の経路を有するために使用されてよい。そのようなルーティングは、ＩＣの、最上部の金属層から１つまたは複数のトランジスタへの電力および接地のルーティングよりも局所的である。さらに、たとえばＰＤＮ金属層Ｍ５などのＰＤＮ金属層をもたらすように使用される中間の金属化レベルは、そのような金属化層に対してルーティングされたダイ中の電力および接地のバッシングを、これに限らず含んでよく、排他的に含んでもよい。
従来、前面は背面よりも電気的相互接続の機会が多いため、前面２０３すなわち上面２０３は、ダイ積層２１０Ａをそのような回路プラットフォーム２１５に結合するために、プリント回路基板の下面２０４、インタポーザ基板、ＲＤＬ積層、パッケージ基板、または他の回路プラットフォーム２１５に結合され得る。回路プラットフォーム２１５は、矢印２３０で全体的に指示されるように、電力および接地のバッシングをダイから離してルーティングするために使用され得る。
下部の半導体ダイ２１２は、ＴＳＶ ２２１を有する基板２１４を含む。明瞭さのためにＴＳＶ ２２１は１つしか例示的に表されていないが、基板２１４は２つ以上のＴＳＶを含み得る。ＴＳＶ ２２１は、基板２１４の上面２０９と下面２０５の間に延在する。この例では、限定ではなく明瞭さのために、基板２１４の下面２０５は下部の半導体ダイ２１２の背面２０５である。しかしながら、別の例では、半導体ダイの背面は、裏側ＲＤＬの表面あるいは基板２１４のそのような背面２０５に形成された他の１つまたは複数の層でよい。
限定ではなく明瞭さのために全体的に表されているように、下部の半導体ダイ２１２は回路素子を含み得、たとえば、１つまたは複数のトランジスタ２２３ならびに他の回路素子を含み得る。一例では、ゲートおよびゲート誘電体は基板２１４の上面２０９の上に配置されてよい。
明瞭さのために、トランジスタ２２３またはトランジスタ２２４のＭＯＳＦＥＴトランジスタ２６０の一部分の拡大図が、限定ではなく例として表されている。トランジスタ２２３のトランジスタ２６０およびトランジスタ２２４のトランジスタ２６０は、それぞれ基板２１４および２１３に少なくとも部分的に形成されてよい。別の例では別のタイプのトランジスタが形成され得る。各トランジスタ２６０は、基板２１４に形成されたソース領域２６１およびドレイン領域２６２を含み得る。基板２１４上にゲート誘電体２６３が形成されてよく、ゲート誘電体２６３上にゲート電極２６４が形成されてよい。ソース領域２６１、ゲート電極２６４、および／またはドレイン領域２６２に対する導電性のための導電性ビア２６６を形成するために、たとえばＭ１などの導電層が使用され得る。誘電体層２６５には導電性ビア２６６が形成され得る。導電性のために導電性ビア２６６のうち１つまたは複数と相互接続され得る、たとえば導電性ライン２６７などの水平方向の導電性ラインを形成するために、導電性ビア２６６を形成するために使用されるものと別の金属層または同一の金属層が使用されてよい。別の金属層に導電性ビア２６９を与えるために、導電性ライン２６７の上に別の誘電体層２６８が形成され得る。たとえば導電性ライン２６７などの１つまたは複数の導電性ラインに対する導電性のために、導電性ビア２６９のうち１つまたは複数が相互接続されてよい。その上に、以下でさらに詳細に説明されるように、導電性ビア２６６のうち１つまたは複数が、電力分配ネットワーク（「ＰＤＮ」）の金属層Ｍ５に対して直接的または間接的に相互接続されてよい。そのように、トランジスタ２６０を動作させるための電源電圧または接地電圧のいずれかを供給するために、ソース領域２６１、ドレイン領域２６２、および／またはゲート電極２６４に対して導電性ビア２６６のうち１つが使用され得る。同様に、トランジスタ２６０を動作させるための電源電圧または接地電圧のいずれかを供給するために、ソース領域２６１、ドレイン領域２６２、および／またはゲート電極２６４のうち別のものに対して導電性ビア２６６のうち別のものが使用され得る。明瞭さのために、トランジスタ２２３および２２４のトランジスタ２６０うち１つしか表されていないが、トランジスタ２２３および２２４のトランジスタ２６０のうち２つ以上に、電力および／または接地が同様に供給され得る。
下部の半導体ダイ２１２は「煙突」または「組合せ煙突」２２７を含む。明瞭さのために１つの「煙突」だけが例示的に表されているが、下部の半導体ダイ２１２は２つ以上の「煙突」を含み得る。煙突２２７は複数の金属化レベルおよびＩＬＤレベルを用いて形成されている。半導体ダイ２１２の、たとえばＭ１１などの最上部の金属化レベルが、導電性のために、ＴＳＶ ２２２の下端または下端面２５１と相互接続されてよい。半導体ダイ２１１の、たとえばＭ１などの最下部の金属化層が、導電性のために、ＴＳＶ ２２２の上端または上端面２５２と相互接続されてよい。下部の半導体ダイ２１２の最下部の金属化層として金属化層Ｍ１があるということは、たとえばＰＭＤ層を含み得るＴＳＶ ２２１用の金属層が、ＢＥＯＬ積層の一部分として含まれないことを意味する。
この例では、半導体ダイ２１２の下部の金属化レベルおよびＩＬＤレベル２２８の非煙突部分は、一般に、たとえばトランジスタ２２３などの素子間の相互接続またはルーティングのために使用される。この例では、半導体ダイ２１２の上部の金属化レベルおよびＩＬＤレベル２２９の非煙突部分は、一般に半導体ダイ２１２と半導体ダイ２１１の間の相互接続またはルーティング、ならびにクロックおよび他の信号などの「全体的な」ダイ上のルーティングのために使用される。この例については、Ｍ１〜Ｍ１１の１１の金属化レベルと、対応するＩＬＤ１〜ＩＬＤ１１の１１のＩＬＤレベルとがある。電力分配ネットワーク（「ＰＤＮ」）の金属層Ｍ５は、ＰＤＮ層Ｍ５を参照しながら説明されたのと同様に、Ｍ１〜Ｍ１１の金属化レベルのうち他のすべての金属化レベルよりも厚いかまたは丈が高くてよい。ＰＤＮ金属層の代替の（すなわちＭ５以外の）位置および厚さは、上記で論じられたように決定されてよい。この例では、ＰＤＮ層Ｍ５の水平方向のパターン２４５の高さＨ１は、金属化層Ｍ７の組合せ煙突部分の水平パターン２４６の高さＨ３の少なくとも２倍である。繰り返しになるが、ＰＤＮ金属層Ｍ５は、低減された固有抵抗を有するように構成されている。一例では、少なくとも３０ミクロンの長さについて３０Ω未満の固有抵抗を有するＰＤＮ金属層Ｍ５が観測された。
１１レベルのＢＥＯＬ組合せ煙突構造が例示的に表されているが、他の例では、本明細書の説明に従って、より少数／より多数の金属化レベルおよび対応するＩＬＤレベルが使用され得る。その上に、この例では、ＢＥＯＬ構造のレベルの数が異なる半導体ダイ２１１と２１２が使用されているが、別の例では半導体ダイ２１１と２１２は同数のＢＥＯＬ構造のレベルを有し得る。
半導体ダイ２１２の、この例の金属化レベルＭ１１など最上部の金属層は、導体材料の１つまたは複数の層および１つまたは複数の障壁層を含み得る。繰り返しになるが、そのような最上部の金属層は、導電性のために導電性接触子と相互接続されてよく、導電性接触子は、上部の半導体ダイ２１１の表面２０１に沿ってＴＳＶ ２２２の下面または下端面２５１と相互接続するためのものである。
煙突２２７の領域では、下部の金属化レベルおよびＩＬＤレベル２２８ならびに上部の金属化レベルおよびＩＬＤレベル２２９は、金属化レベル対金属化レベルの導電性のためにそのような煙突領域における導電性ビア密度を増加することによって、固有抵抗が低い経路をもたらすために使用される。下部の金属化レベルおよびＩＬＤレベル２２８と上部の金属化レベルおよびＩＬＤレベル２２９の間に、ＰＤＮ金属層Ｍ５および対応するＩＬＤレベルＩＬＤ５がある。同様に、煙突２２７の領域では、ＩＬＤレベルＩＬＤ５を伴うＰＤＮ金属層Ｍ５は、金属化レベル対金属化レベルの導電性のためにそのような煙突領域における導電性ビア密度を増加することによって、垂直方向の固有抵抗が低い経路をもたらすために使用される。繰り返しになるが、この例における金属化レベルＭ１１など最上部の金属層は、材料の１つまたは複数の層を含み得、導電性のためにＴＳＶ ２２２の下端と相互接続されてよい。
任意選択で、またはそれに加えて、基板２１４の背面２０５すなわち下面は別の半導体ダイに結合されてよい。そのように、それぞれダイ積層の半導体ダイのＴＳＶおよび煙突は、適用できる場合には、そのようなダイ積層の内部で上方向または下方向のいずれかに電流を伝える低抵抗性経路をもたらすために、互いに対して垂直に整列してよい。そのような低抵抗性導電経路は、矢印２３０で全体的に指示されるように、ダイ積層２１０Ａに電源電圧を供給するため、またはダイ積層２１０Ａから接地への経路をもたらすために使用され得る。金属化レベルＭ５から、それぞれ下部の金属化レベル２１８および２２８をそれぞれ使用するダイ内の電力または接地のルーティングが、それぞれ矢印２３１および２３２で全体的に指示されるようにもたらされ得る。そのようなダイ内の電力および接地のルーティングは、トランジスタ２２４および２２３を動作させるために使用され得る。
この例では、ダイ積層２１０Ａにおける次の半導体ダイに対する下部の垂直方向の抵抗性経路をもたらすために、煙突２１７、ＴＳＶ ２２２、煙突２２７、およびＴＳＶ ２２１のすべてが互いに垂直に整列する。しかしながら、ダイ積層２１０Ａにおけるダイの低抵抗性ルーティングによって使用されるのが半導体ダイ２１１および２１２のみである場合には、ダイ積層における最後の（図２−１の配向については最下の）半導体ダイ２３３が煙突２２７の一部分を有し得、図２−２の半導体ダイ積層２１０Ｂの半導体ダイ２３３のＢＥＯＬ下層２３８において例示的に表されるように、対応するＴＳＶのすべてが省略される。ダイ本体２１１に類似して、金属化層および「標準的なセル」も、すべてがダイ本体２１２の内部にある。
図２−２は、ダイ積層２１０Ｂを有するマイクロ電子デバイス２００Ｂの例示的部分の側面を表すブロック図である。ダイ積層２１０Ｂは、以前に説明されたように半導体ダイ２１１および２１２を含み、第３の下部の半導体ダイ２３３も含む。マイクロ電子デバイス２００Ｂの多くが図２−１のマイクロ電子デバイス２００Ａと同一であるので、明瞭さのために、マイクロ電子デバイス２００Ｂの説明のために半導体ダイ２１１および２１２の以前の説明を繰り返すことはない。それゆえに、明瞭さのために、一般に相違のみが説明される。
ダイ積層２１０Ｂの最下部の半導体ダイ２３３は部分的煙突２３７を含む。部分的煙突２３７は、上部の金属化レベルおよびＩＬＤレベル２３９、ならびにＰＤＮ金属化レベルＭ５および対応するＩＬＤレベルＩＬＤ５を含む。しかしながら、下部の金属化レベルおよびＩＬＤレベル２３８はＰＤＮ金属化レベルＭ５および対応するＩＬＤレベルＩＬＤ５より下に存在するが、そのような下部のレベル２３８は、半導体ダイ２３３に部分的煙突をもたらすのには使用されない。しかしながら、そのような下部のレベル２３８は、全体的に指示されるように、半導体ダイ２３３の基板２３４のトランジスタ２３５向けなどの従来の電力および接地のルーティングをもたらすために使用され得る。ルーティング用の追加の領域をもたらす一方で、下部のレベル２３８における従来のルーティングの電力および接地のための電流搬送能力は煙突よりも低く、煙突よりも高い抵抗をもたらす。
図２−１と図２−２を同時に参照しながら、マイクロ電子デバイス２００Ａおよび２００Ｂをさらに説明する。以前に説明されたような、ＢＥＯＬ金属化の上部のレベルおよび下部のレベルなど複数の金属層の上層と下層の間に配置された上記の例における金属層Ｍ５などのＰＤＮレベルまたはＰＤＮ層は、以前に説明されたように、煙突構造の対応する部分によってＴＳＶに結合され得る。煙突構造のこれらの部分は、１つまたは複数のＴＳＶに対する導電性のために相互接続されてよい。
たとえば、電流は、矢印２４０によって全体的に指示されるように、半導体ダイ２１２のＴＳＶ ２２１を通って、部分的煙突２３９、下部の金属化レベル２３８経由で基板２３４まで流れることができる。半導体ダイ２３３において、下部の金属化レベルおよびＩＬＤレベル２３８を介して基板２３４と相互接続されたそのような半導体ダイ２３３のＰＤＮ層Ｍ５は、上部の金属化レベルおよびＩＬＤレベル２３９の一部分によってそのようなＴＳＶ ２２１に結合され得る。上部の金属化レベルおよびＩＬＤレベル２３９は、煙突ならびに半導体ダイ２３３の他の導電性ルーティングを形成するために使用され得る。図２−２のマイクロ電子デバイス２００Ｂに電流または電力を供給する例を続けて、電力はＴＳＶ ２２１経由で部分的煙突２３７に受け取られ得る。半導体ダイ２１２のＴＳＶ ２２１と相互接続された煙突２２７は、そのような供給される電力を受け取るための導電性のために、回路プラットフォーム２１５に結合されてよい。この例では、煙突２１７と、煙突２２７と相互接続されたＴＳＶ ２２２とが、半導体ダイ２１１経由で半導体ダイ２１２および半導体ダイ２３３に電力を供給するために使用され得る。そのように、半導体ダイ２１１のＰＤＮ層Ｍ５および半導体ダイ２１２のＰＤＮ層Ｍ５は、それぞれ矢印２３１および２３２によって全体的に指示されるように、それぞれ下部の金属化レベル２１８および２２８経由で、それぞれ基板２１３および２１４に電力を供給するように使用され得る。
しかしながら、接地相互接続の電流は、矢印２４０によって全体的に指示されるように、半導体ダイ２３３において、たとえば基板２３４から下部の金属化レベル２３８経由で部分的煙突２３７へと流れ得る。半導体ダイ２３３において、下部の金属化レベルおよびＩＬＤレベル２３８を介して基板２３４と相互接続されたそのような半導体ダイ２３３のＰＤＮ層Ｍ５は、上部の金属化レベルおよびＩＬＤレベル２３９が、部分的煙突２３７ならびに半導体ダイ２３３の他の導電性ルーティングを形成するために使用され得るので、これら上部の金属化レベルおよびＩＬＤレベル２３９の一部分によってＴＳＶ ２２１に結合され得る。図２−２のマイクロ電子デバイス２００Ｂに接地を与える例を続けて、出てくる電流は、部分的煙突２３７経由で半導体ダイ２１２のＴＳＶ ２２１に受け取られ得る。
半導体ダイ２１２のＴＳＶ ２２１と相互接続された煙突２２７は、導電性のために、半導体ダイ２１１のＴＳＶ ２２２に結合されてよい。ＴＳＶ ２２２および回路プラットフォーム２１５に対する導電性のために相互接続された煙突２１７は、そのような回路プラットフォームからの電流を通すために使用され得る。この例では、相互接続された一続きの煙突２１７、ＴＳＶ ２２２、煙突２２７、ＴＳＶ ２２１、部分的煙突２３７が、回路プラットフォーム２１５の接地接続のために、半導体ダイ２３３からの電流を、下部の金属化レベル２３８経由で半導体ダイ２１２および２１１を通すように使用され得る。そのように、半導体ダイ２１１のＰＤＮ層Ｍ５および半導体ダイ２１２のＰＤＮ層Ｍ５は、回路プラットフォーム２１５の接地接続に対する出力に関して以前に説明されたように、それぞれ矢印２３１および２３２によって全体的に指示されるように、それぞれ基板２１３および２１４からの電流を、下部の金属化レベル２１８および２２８経由で、対応する煙突構造へ通すように使用され得る。
ダイ積層を介して電流を上方または下方へ通すために、抵抗（「Ｒ」）は従来のルーティングで使用されるものよりも低くするべきである。明瞭さのために、限定しない例として、ＰＤＮ層Ｍ５を伴う１３の金属化レベルを有する半導体ダイを想定すると、金属化レベルＭ１３からＭ５への組合せ煙突（「積層抵抗」）による抵抗は、たとえば３．５Ωなど、２Ωを超えて１０Ω未満でよく、金属化レベルＭ５からＭ１への組合せ煙突による抵抗は１Ω以下でよいことが観測された。言い換えれば、下部の金属化層の積層部分は、最下部の金属層から半導体ダイのＰＤＮ層まで総体として１Ω以下の積層抵抗を有するように構成され得ることが観測された。
金属化レベルＭ５とＭ１の間の組合せ煙突のためのルーティング輻輳の量は、金属化レベルＭ１３とＭ５の間のもの未満であり得る。こうすると、組合せ煙突は、基板からＭ１へ、ＰＤＮ層すなわちこの例におけるＭ５までの、金属化レベルの相互接続のために形成された、より多くの導電性ビアを有することができる。組合せ煙突における下部の金属化レベルにおいて導電性ビアの密度が高ければ、そのような組合せ煙突における上部の金属化レベルのものよりも低い積層抵抗が可能になる。
そのように、ＰＤＮ層より上の金属化レベルではルーティング輻輳の量が増すので、ＰＤＮ層すなわちこの例におけるＭ５から最上部の金属化レベルまでの金属化レベルの相互接続のために形成される組合せ煙突の導電性ビアをより少なくすることができる。たとえば、上部の金属化層の水平方向の相互接続は、ＴＳＶ領域が組合せ煙突領域と交差する領域を横切ってよい。さらに、上部の金属化レベルの水平方向の相互接続は貫通接続のための領域をもたらすための狭いものでよい。電力および接地を分配するための組合せ煙突の一部分ではない上部の金属化レベルをバイパスすることにより、そのような上部の金属化レベルに関連した高い抵抗が回避され得る。
明瞭さのために、限定しない例として、組合せ煙突に関連した上部の金属化層の一部分は、総体としてより低い積層抵抗を有するように構成されてよい。一例では、組合せ煙突における上部の金属化層は、最上部の金属層からＰＤＮ層への範囲において２Ωを超えて１０Ω未満の固有抵抗を有することが観測された。加えて、明瞭さのために、限定しない例として、ＰＤＮ層は低減された固有抵抗を有するように構成され得る。一例では、ＰＤＮ層は、少なくとも３０ミクロンの水平方向パターンの長さについて３０Ω未満の固有抵抗を有することが観測された。１３の金属化レベルの半導体ダイのＰＤＮ層向けに中間の金属化レベルを使用すると、従来の１３の金属化レベルの半導体ダイと比較して、ＩＲ降下が少なくとも２０パーセント低減され得る。そのような構成には面積ペナルティがない一方で、ＰＤＮ層を与えるために、より厚い中間金属化層が使用され、半導体ダイが全体的に少し高くなる。そのように、明瞭さのために、限定しない例として、本明細書で説明されたようなＢＥＯＬ積層における中間ＰＤＮ層の高さＨ１は、そのような積層における他の水平方向のパターンに対して少なくとも約２倍丈が高いかまたは高いものでよい。その上に、本明細書で説明されたようなＢＥＯＬ積層における中間ＰＤＮ層の高さＨ１は、従来の組合せ煙突における同一の金属化レベルよりも、少なくとも約２倍丈が高いかまたは高いものでよい。
図３−１は、下部の金属化レベルにおける半導体ダイ３００の例示的部分の断面を上から下へ表すブロック図である。図３−２は、上部の金属化レベルにおける半導体ダイ３００の例示的部分の断面を上から下へ表すブロック図である。図２−１〜図３−２を同時に参照しながら、半導体ダイ３００をさらに説明する。
半導体ダイ３００は半導体ダイ２１１または２１２でよい。図３−１に表された断面図は金属化レベルＭ１およびＩＬＤレベルＩＬＤ１の例示の部分に関するものであるが、ＢＥＯＬ積層のＰＤＮレベルの下に他のレベルが使用され得る。図３−２に表された断面図は金属化レベルＭ７およびＩＬＤレベルＩＬＤ７の例示の部分に関するものであるが、ＢＥＯＬ積層のＰＤＮレベルの上に他のレベルが使用され得る。
金属化レベルＭ１およびＩＬＤレベルＩＬＤ１は、煙突領域３０２の内部に複数の導電性ビア３０３を形成するために使用され得る。以前に説明されたように、煙突領域３０２は煙突２１７または２２７用でよい。煙突領域３０２は、対応するＴＳＶ領域３０１と完全にオーバラップしてよい。ＴＳＶ領域３０１は、導電性ビア３０３を有する半導体ダイ、または導電性ビア３０３を有するそのような半導体ダイの煙突と相互接続された直ぐ隣の半導体ダイのいずれかまたは両方でよい。
金属化レベルＭ７およびＩＬＤレベルＩＬＤ７は、煙突領域３０２の内部の複数の導電性ビア３０４を形成するために使用され得る。導電性ビア３０４は、導電性ビア３０３よりも大きな断面積を有し得るが、煙突領域３０２の内部では数がかなり少なくてよい。煙突領域３０２を通過する水平方向の貫通接続３０５などの貫通接続が存在することにより、そのような領域における導電性ビア３０４のために利用可能な領域の量が制限される。以前に説明されたように、中間のＰＤＮレベルより上の金属化レベルにおけるルーティング輻輳は、そのような中間のＰＤＮレベルより下の金属化レベルにおける輻輳よりも大きいものであり得る。
中間のＰＤＮレベルより上の導電性ビアの断面積がそのような中間のＰＤＮレベルより下の導電性ビアの断面積よりも大きいものであっても、煙突領域３０２の内部のそのような中間のＰＤＮレベルより下の導電性ビア３０３の数は、そのような煙突領域３０２の内部のそのような中間のＰＤＮレベルより上の導電性ビア３０５の数よりも、実質的に少なくとも２倍、場合によっては少なくとも４倍多くてよい。それゆえに、下部の金属化レベル用の組合せ煙突の抵抗は、上部の金属化レベル用の組合せ煙突の抵抗の１／３以下であり得る。
図３−３は、中間のＰＤＮレベルにおける半導体ダイ３００の例示的部分の断面を表すブロック図である。図２−１〜図３−３を同時に参照しながら、半導体ダイ３００をさらに説明する。
繰り返しになるが、半導体ダイ３００は半導体ダイ２１１または２１２でよい。図３−３に表された断面図は、金属化レベルＭ５およびＩＬＤレベルＩＬＤ５の例示の部分に関するものであるが、ＢＥＯＬ積層のＰＤＮレベルとして別の中間金属層が使用されてもよい。非限定的な例として、明瞭さのために、ＢＥＯＬ積層は、ＰＤＮレベルをもたらすために使用される単一の中間レベルを含むと想定されているが、他の例では、ＢＥＯＬ積層において２つ以上の中間のＰＤＮレベルが使用され得る。
図３−１を参照しながら以前に説明されたように、金属化レベルＭ５およびＩＬＤレベルＩＬＤ５は、煙突領域３０２の内部に複数の導電性ビア３０３を形成するために使用され得る。導電性ビア３０３はＩＬＤ５に形成されてよい。金属化層Ｍ５のそのような導電性ビア３０３の上に含むＩＬＤ５にトレンチが形成されてよい。金属化層すなわち金属層Ｍ５のために、トレンチを形成されたそのようなＩＬＤ５には、１つまたは複数の層のめっきまたは他の堆積がなされ、これらの層は、従来は金属または金属の混合物である、金属層Ｍ５用の導電材料の１つまたは複数の層を含み得る。そのようなトレンチの中の、導電性ビア３０３と相互接続されたそのような金属層Ｍ５は、たとえばＰＤＮ層３１０の導電性電力パターン３１１および導電性接地パターン３１２などの導電パターンをもたらすために使用され得る。そのような、ダイ中の、電力および接地をルーティングされた、ＰＤＮ層３１０のパターン３１１および３１２が備わっているバッシングは、固有抵抗を低減するために、たとえば直ぐ隣の上部の金属の水平方向パターンの少なくとも２倍など、従来の電力および接地のルーティングよりも厚くてよい。そのように、たとえば金属層Ｍ５などのＰＤＮ層は、より低い固有抵抗を有するように構成され得る。一例では、ＰＤＮ金属層Ｍ５は、組合せ煙突の積層または領域から少なくとも３０ミクロン延びた水平方向パターンの長さ３５５について３０Ω未満の固有抵抗を有することが観測された。
図４−１は、ダイ積層４１０Ａを有するマイクロ電子デバイス４００Ａの例示的部分の側面を表すブロック図である。以前に説明されたように、ダイ積層４１０Ａは、ダイ積層２１０Ａにおけるもののような半導体ダイ２１１および２１２を少なくとも含み、そのような説明は、限定ではなく明瞭さのために繰り返されない。しかしながら、この例では、回路プラットフォーム２１５は半導体ダイ２１１の前面または上面と直接相互接続されるわけではない。むしろ、マイクロ電子デバイス４００Ａにおける回路プラットフォーム２１５は、ダイ積層４１０Ａの最下部の半導体ダイ２１２の基板２１４の背面または下面２０５と相互接続される。そのように、ＴＳＶ ２２１の下端面は、回路プラットフォーム２１５の１つまたは複数の接触子（限定ではなく明瞭さのために示されていない）に対する導電性のために相互接続され得る。ＴＳＶ ２２１の上端面は、下部の金属化レベル２２８の半導体ダイ２１２の金属化レベルＭ１と相互接続され得る。
下部の金属化レベル２２８および２１８が、対応する煙突２２７および２１７に関する上部の金属化レベル２２９および２１９よりも小さい組合せ煙突抵抗を有するため、矢印２３０、２３１および２３２で全体的に指示されたような電流に対する抵抗は、電力および／または接地をルーティングされたバッシングに対して、たとえばダイ積層４１０Ａにおけるものなど逆のダイ積層の配向を有する、より小さいものであり得る。たとえば、ＰＤＮ層Ｍ５に対する、ＴＳＶ ２２１および下部の金属化層２２８を通る抵抗は、ＰＤＮ層Ｍ５に対する、ＴＳＶ ２２２および上部の金属化層２２９を通る抵抗よりも小さいものであり得る。たとえば逆のダイ積層４１０Ａにおける半導体ダイ２１１など最上部の半導体ダイは、下部の金属化層２２８および２１８のセット、および金属化層Ｍ５よりも、上部の金属化層２１９および２２９のセットの間の差のいくらかの付加抵抗、ならびにＴＳＶ ２２１および２２２の付加抵抗にさらされ得るが、そのような付加抵抗は、図２−１のダイ積層２１０Ａにおける半導体ダイ２１２の金属化層Ｍ５に対する導電経路の抵抗と比較して小さいものであり得る。
図４−２は、ダイ積層４１０Ｂを有するマイクロ電子デバイス４００Ｂの例示的部分の側面を表すブロック図である。マイクロ電子デバイス４００Ｂは、ダイ積層４１０Ｂの半導体ダイ２１１上の最上部の半導体ダイ４１１が従来の半導体ダイ４１１であることを除けば、マイクロ電子デバイス４００Ａと同一である。そのように、基板４１４の上面４０８より上の従来の煙突４１７と、対応する、基板４１４の上面４０８と下面４０１の間に延在するＴＳＶ ４２２とを伴う、従来のＢＥＯＬ積層４１８が使用され得る。ＴＳＶ ４２２の上端４５２は、導電性のために、煙突４１７の最下部の金属層と相互接続されてよい。その上、電力および接地は、矢印２３０および４３１で全体的に指示されるように、ＢＥＯＬ積層４１８の金属層Ｍ１３など最上部の金属化層から、半導体ダイ４１１の基板４１４まで分配される。ＴＳＶ ４２２の下端４５１は、導電性のために、煙突２１７の金属層Ｍ１３など最上部の金属層と相互接続されてよい。
半導体ダイ２１１、２１２、および／または４１４は、システムオンチップ（「ＳｏＣ」）ダイの同一のファミリーなど、集積回路の同一のファミリーからのものでよい。ＳｏＣダイの一例は、フィールドプログラマブルゲートアレイすなわちＦＰＧＡのダイでよい。半導体ダイ２１１、２１２、および／または４１４のうち１つまたは複数は、システムオンチップ（「ＳｏＣ」）ダイの異なるファミリーなど、集積回路ダイの異なるファミリーからのものでよい。半導体ダイ２１１、２１２、および／または４１４のうち１つまたは複数は、互いに異なるタイプの集積回路ダイでよい。たとえば、半導体ダイ２１１、２１２、または４１４のうち１つはメモリダイでよく、半導体ダイ２１１、２１２、または４１４のうち別のものはＳｏＣダイでよく、半導体ダイ２１１、２１２、または４１４のうち別のものは焦点面アレイまたは他のセンサダイでよい。
図５は、例示的マイクロ電子デバイスを形成する流れ５００を表す流れ図である。流れ５００は、図１〜図４−２を参照しながら以前に説明されたようなマイクロ電子デバイスを形成するためのものであり得る。それゆえに、流れ５００は、図１〜図５を同時の参照しながらさらに説明される。
５０１において、第１の基板の第１の上面と第１の下面の間に延在する基板貫通ビアとを有する第１の集積回路ダイが取得され得る。そのような第１の集積回路ダイは、ＷＬＰに関して図１を参照しながら説明されたものなど、ウェーハにあってよく、またはたとえばＴＳＶ ２２１を伴う半導体ダイ２１２など、単体化された半導体ダイでもよい。
５０２において、第２の上面および第２の下面を伴う第２の基板を有する第２の集積回路ダイが取得され得る。そのような第２の集積回路ダイは、ＷＬＰに関して図１を参照しながら説明されたものなど、ウェーハにあってよく、またはたとえばＴＳＶ ２２２を伴う半導体ダイ２１１など、単体化された半導体ダイでもよい。
５０３において、そのような第１の集積回路ダイと第２の集積回路ダイが、互いに面するそのような第１の上面およびそのような第２の下面を用いて相互接続され得る。この相互接続はダイ対ダイの導電性のためのものでよい。加えて、この相互接続は機械的相互接続を含み得、機械的相互接続は、ダイ対ダイの導電性のための相互接続、ならびに誘電性接着剤、ポリイミド、または接合半導体ダイ２１１および２１２など、ダイ対ダイの接合のための他の接合誘電体層がともに含まれ得る。
動作５０１においてそのような第１の集積回路ダイを取得することは、動作５０４および５０５を含み得る。動作５０４において、そのような第１の上面の上に、そのような第１の集積回路ダイの、たとえばＭ１〜Ｍ１１などの複数の金属層およびＩＬＤ１〜ＩＬＤ１１などの複数のインタレベル誘電体層が形成されてよく、または形成されていてもよく、そのような複数の金属層のうち、たとえばＭ１などの最下層が、導電性のために、そのような第１の基板貫通ビアと相互接続され、そのような複数の金属層のうち、たとえばＭ１１などの最上層が、導電性のために、そのような第２の基板貫通ビアと相互接続される。
動作５０５において、そのような複数の金属層のうちたとえばＭ５などの電力分配ネットワーク層が、そのような複数の金属層の下層と上層の間に配置されてよく、または配置されていてもよく、また、煙突２２７の下部または煙突２２７の下部を含むものなどの積層構造、すなわち以前に説明されたような下部の金属化レベルおよびＩＬＤレベルを用いて形成された部分的煙突によって、そのような第１の基板貫通ビアの上端に結合されてよい。そのような積層構造がそのような下層の一部分を含み得、下層は、そのような第１の基板貫通ビアのそのような上端と相互接続されたそのような最下層の一部分を含む。
繰り返しになるが、そのような積層構造のそのような下層の一部分は、総体として、低減された積層抵抗を有するように構成され得る。一例では、そのような最下層からそのような電力分配ネットワーク層まで、１Ω以下の積層抵抗が観測された。そのような電力分配ネットワーク層は、低減された固有抵抗を有するように構成され得る。一例では、少なくとも３０ミクロンの水平方向パターンの長さについて３０Ω未満の固有抵抗を有する電力分配ネットワーク層が観測された。そのような電力分配ネットワーク層は、それぞれの水平方向のパターンに関して、そのような複数の金属層のうちそのような上層の直ぐ隣の金属層よりも丈が少なくとも２倍高いものでよい。
本明細書で説明された例のうち１つまたは複数がＦＰＧＡで実装され得るので、そのようなＩＣの詳細な説明が提供される。しかしながら、他のタイプのＩＣも、本明細書で説明された技術から利益を得られることを理解されたい。
プログラマブル論理回路（「ＰＬＤ」）は、規定された論理関数を遂行するようにプログラムされ得る周知のタイプの集積回路である。フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）はＰＬＤの１つのタイプであり、一般的にはプログラマブルタイルの配列を含む。これらのプログラマブルタイルは、たとえば入出力ブロック（「ＩＯＢ」）、構成可能な論理ブロック（「ＣＬＢ」）、専用ランダムアクセスメモリブロック（「ＢＲＡＭ」）、マルチプライヤ、デジタル信号処理ブロック（「ＤＳＰ」）、プロセッサ、クロックマネージャ、遅延ロックループ（「ＤＬＬ」）などを含むことができる。本明細書で使用されるように、「含む」および「含んでいる」は、「含むがこれに限らない」ことを意味する。
各プログラマブルタイルが、一般的にはプログラマブル相互接続とプログラマブル論理の両方を含む。プログラマブル相互接続は、一般的にはプログラマブル相互接続ポイント（「ＰＩＰ」）によって相互接続される様々な長さの多数の相互接続ラインを含む。プログラマブル論理は、たとえば関数発生器、レジスタ、演算論理などを含み得るプログラマブル要素を使用してユーザ設計の論理を実装する。
プログラマブル相互接続およびプログラマブル論理は、一般的には、プログラマブル要素を構成するやり方を定義する内部構成メモリセルにコンフィギュレーションデータの流れをロードすることによってプログラムされる。コンフィギュレーションデータは、外部デバイスによって記憶装置（たとえば外部ＰＲＯＭ）から読み込まれてよく、またはＦＰＧＡに書き込まれてよい。次いで、個々のメモリセルの集団状態がＦＰＧＡの機能を決定する。
別のタイプのＰＬＤには結合プログラマブル論理回路すなわちＣＰＬＤがある。ＣＰＬＤが含む２つ以上の「機能ブロック」は、相互接続スイッチマトリクスによって互いに接続され、入出力（「Ｉ／Ｏ」）リソースに接続される。ＣＰＬＤの各機能ブロックは、プログラマブル論理アレイ（「ＰＬＡ」）およびプログラマブルアレイ論理（「ＰＡＬ」）デバイスにおいて使用されるものに類似の２レベルのＡＮＤ／ＯＲ構造を含む。ＣＰＬＤでは、コンフィギュレーションデータは、一般的には不揮発性メモリにオンチップで記憶されている。いくつかのＣＰＬＤでは、コンフィギュレーションデータは不揮発性メモリにオンチップで記憶されており、次いで初期構成（プログラミング）シーケンスの一部分として揮発性メモリにダウンロードされる。
これらのプログラマブル論理回路（「ＰＬＤ」）のすべてについて、デバイスの機能性は、そのためにデバイスに与えられるデータビットによって制御される。データビットは、揮発性メモリ（たとえばＦＰＧＡおよびいくつかのＣＰＬＤにおけるもののようなスタティックメモリセル）、不揮発性メモリ（たとえばいくつかのＣＰＬＤにおけるもののようなＦＬＡＳＨメモリ）、または任意の他のタイプのメモリセルに記憶され得る。
他のＰＬＤは、デバイス上の様々な要素をプログラマブルに相互接続する金属層などの処理層を適用することによってプログラムされる。これらのＰＬＤはマスクプログラマブルデバイスとして知られている。ＰＬＤは、たとえばヒューズ技術またはアンチヒューズ技術を使用する他のやり方でも実装され得る。「ＰＬＤ」および「プログラマブル論理回路」という用語は、それだけではないが、これらの例示的デバイスを含み、部分的にのみプログラム可能なデバイスも包含する。たとえば、ＰＬＤのタイプの１つには、ハードコード化されたトランジスタ論理とハードコード化されたトランジスタ論理をプログラマブルに相互接続するプログラマブルスイッチ構造との組合せが含まれる。
前述のように、高性能のＦＰＧＡは、配列の中にいくつかの異なるタイプのプログラマブルロジックブロックを含むことができる。たとえば、図６が図示するＦＰＧＡアーキテクチャ６００が含む多数の異なるプログラマブルタイルには、マルチギガビットトランシーバ（「ＭＧＴ」）６０１、構成可能な論理ブロック（「ＣＬＢ」）６０２、ランダムアクセスメモリブロック（「ＢＲＡＭ」）６０３、入出力ブロック（「ＩＯＢ」）６０４、構成および計時論理（「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）６０５、デジタル信号処理ブロック（「ＤＳＰ」）６０６、特化された入出力ブロック（「Ｉ／Ｏ」）６０７（たとえば構成ポートおよびクロックポート）、およびデジタルクロックマネージャ、アナログデジタル変換器、システム監視論理などの他のプログラマブルロジック６０８などが含まれる。いくつかのＦＰＧＡは専用プロセッサブロック（「ＰＲＯＣ」）６１０も含む。
いくつかのＦＰＧＡでは、各プログラマブルタイルが含むプログラマブル相互接続要素（「ＩＮＴ」）６１１は、それぞれの隣接したタイルに対応する相互接続要素との間に規格化された接続を有する。したがって、ともに採用されたプログラマブル相互接続要素どうしが、図示されたＦＰＧＡ向けのプログラマブル相互接続構造を実装する。図６の最上部に含まれた例によって示されるように、プログラマブル相互接続要素６１１は、同一タイルの内部のプログラマブル論理素子との間の接続も含む。
たとえば、ＣＬＢ ６０２が含み得る構成可能な論理素子（「ＣＬＥ」）６１２は、ユーザ論理に加えて、単一のプログラマブル相互接続要素（「ＩＮＴ」）６１１を実施するようにプログラムされ得る。ＢＲＡＭ ６０３は、１つまたは複数のプログラマブル相互接続要素に加えてＢＲＡＭ論理素子（「ＢＲＬ」）６１３を含むことができる。一般的には、タイルに含まれる相互接続要素の数はタイルの高さに依拠する。描かれた実施形態では、ＢＲＡＭタイルは５つのＣＬＢと同一の高さを有するが、他の数（たとえば４つ）も使用され得る。ＤＳＰタイル６０６は適切な数のプログラマブル相互接続要素に加えてＤＳＰ論理素子（「ＤＳＰＬ」）６１４を含むことができる。ＩＯＢ ６０４は、たとえば、プログラマブル相互接続要素６１１の１つのインスタンスに加えて入出力論理素子（「ＩＯＬ」）６１５の２つのインスタンスを含むことができる。当業者には明らかなように、たとえばＩ／Ｏ論理素子６１５に接続された実際のＩ／Ｏパッドは、一般的には入出力論理素子６１５の領域に限定されない。
描かれた実施形態では、ダイ（図６に示されている）の中心の近くの水平方向の領域は、構成、クロック、および他の制御論理のために使用される。この水平方向の領域または列から延在する縦の列６０９は、ＦＰＧＡの幅にわたるクロックおよび構成信号を分配するために使用される。
図６に図示されたアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を構成する規則的な柱状構造を途絶させるさらなる論理ブロックを含む。さらなる論理ブロックは、プログラマブルブロックおよび／または専用論理であり得る。たとえば、プロセッサブロック６１０は、ＣＬＢおよびＢＲＡＭのいくつかの列に及ぶ。
図６は例示的ＦＰＧＡアーキテクチャのみを図示するように意図されていることに留意されたい。たとえば、行における論理ブロックの数、行の相対的な幅、行の数および順番、行に含まれる論理ブロックのタイプ、論理ブロックの相対的サイズ、および図６の最上部に含まれる相互接続／論理実装は、単に例示的なものである。たとえば、実際のＦＰＧＡでは、ユーザ論理の効率的な実装を容易にするために、一般的にはＣＬＢが出現するいかなるところにもＣＬＢの２つ以上の隣接した行が含まれるが、隣接したＣＬＢの行の数はＦＰＧＡの外形寸法に応じて変化する。
アクティブオンアクティブのマイクロ電子デバイスに関連する装置が提供され得る。そのようなアクティブオンアクティブのマイクロ電子デバイスは、第１の基板を有する第１のダイであって、第１の基板の頂面と底面の間に基板貫通ビアが延在している、第１のダイと、頂面および底面を伴う第２の基板を有する第２のダイとを含み得、第１の基板の底面を伴う第２のダイの上の第１のダイが、第２の基板の頂面に面してダイ積層をもたらし、第１のダイおよび第２のダイが、導電性のために、それぞれ、複数のインタレベル誘電体層の中に形成された複数の金属層を有して、第１の積層構造および第２の積層構造をもたらし、導電性のために、第１の積層構造が基板貫通ビアの上端と相互接続されており、導電性のために、第１の基板の底面近くの第２の積層構造の金属層が、基板貫通ビアの下端と相互接続されており、第２の積層構造の複数の金属層の下層と上層の間に第２の積層構造の電力分配ネットワーク層が配置されており、第１の基板および第２の基板には、それぞれ第１のトランジスタおよび第２のトランジスタが少なくとも部分的に配置されており、電力分配ネットワーク層と相互接続された第２のトランジスタが、供給電圧または接地のうち少なくとも１つを受け取る。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、基板貫通ビアは第１の基板貫通ビアでよく、第２のダイは、第２の基板の頂面と底面の間に延在する第２の基板貫通ビアを有する。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスは、頂面および底面を伴う第３の基板を有する第３のダイであって、導電性のための第３の積層構造をもたらすために、複数のインタレベル誘電体層に形成された複数の金属層を有する第３のダイと、第３のダイの上の第２のダイであって、第２の基板の底面が第３の基板の頂面に面してダイ積層をもたらす、第２のダイとをさらに含み得る。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスは、導電性のために、第２の基板貫通ビアの上端と相互接続された第２の積層構造と、導電性のために、第２の基板貫通ビアの下端と相互接続された、第２の基板の底面近くの第３の積層構造の金属層とをさらに含み得る。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、電力分配層は第１の電力分配ネットワーク層でよく、第１の積層構造は、第１の積層構造の複数の金属層の下層と上層の間に配置された第２の電力分配ネットワーク層を有し、第３の積層構造は、第３の積層構造の複数の金属層の下層と上層の間に配置された第３の電力分配ネットワーク層を有する。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第１のダイの第１のトランジスタは、供給電圧または接地のうち少なくとも１つを受け取るように、第２の電力分配ネットワーク層と相互接続されてよく、第３の基板において少なくとも部分的に形成された第３のダイの第３のトランジスタは、供給電圧または接地のうち少なくとも１つを受け取るように、第３の電力分配ネットワーク層と相互接続されてよい。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第１の積層構造、第２の積層構造および第３の積層構造の各々が、第１の積層構造、第２の積層構造および第３の積層構造の各々に対して、下層に、上層の経路よりも固有抵抗が低い経路をもたらすために、複数の金属層のそれぞれの下層において、複数の金属層のそれぞれの上層のものよりも高いビア密度を有するように構成されてよい。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第１の積層構造、第２の積層構造および第３の積層構造の各々は、上層が２Ωを超えて１０Ω未満の積層抵抗を有し、第１の積層構造、第２の積層構造および第３の積層構造の各々の下層が１Ω以下の積層抵抗を有するように構成されてよい。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第１の電力分配ネットワーク層、第２の電力分配ネットワーク層および第３の電力分配ネットワーク層が、それぞれ第２のトランジスタ、第１のトランジスタおよび第３のトランジスタに対して局所的な電力および接地のルーティングを与えてよい。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第１の電力分配ネットワーク層、第２の電力分配ネットワーク層および第３の電力分配ネットワーク層が、それぞれ第２のダイ、第１のダイおよび第３のダイに対してダイ中の電力および接地のバッシングを与えるように構成されてよい。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスは、ダイ積層用の外部入力電源および接地のバッシングのために、導電性のために第１のダイと相互接続された回路プラットフォームをさらに備え得る。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第３の積層構造は、第３の積層構造の金属層から第３の電力分配ネットワーク層まで延在する部分的積層構造でよい。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、電力分配層は第１の電力分配ネットワーク層でよく、第３の積層構造は、複数の金属層の下層と上層の間に配置された第２の電力分配ネットワーク層を有して、第３のダイは、導電性のために、第３の基板の頂面と底面の間に延在して第３の積層構造と相互接続された第３の基板貫通ビアを有する。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスは、供給電圧または接地のうち少なくとも１つを受け取るように、第２の電力分配ネットワーク層と相互接続された第３の基板において少なくとも部分的に形成された、第３のダイの第３のトランジスタをさらに含み得る。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスは、ダイ積層用の外部入力電源および接地のバッシングのために、導電性のために第３のダイと相互接続された回路プラットフォームをさらに含み得る。
いくつかのそのようなアクティブオンアクティブのマイクロ電子デバイスでは、第１の積層構造は、第１の積層構造の最上部の金属層から第１のトランジスタまで、供給電圧または接地のうち少なくとも１つを分配するように構成されてよい。
別の例では、アクティブオンアクティブのマイクロ電子デバイスの形成に関連する方法が提供され得る。アクティブオンアクティブのマイクロ電子デバイスを形成するためのそのような方法は、第１の基板を有する第１のダイであって、第１の基板の頂面と底面の間に基板貫通ビアが延在している、第１のダイを取得することと、頂面および底面を伴う第２の基板を有する第２のダイを取得することと、第１の基板の底面が第２の基板の頂面と面した状態で第２のダイの上で第１のダイを相互接続して、ダイ積層をもたらすこととを含み得、第１のダイおよび第２のダイはそれぞれ、導電性のために、それぞれ、複数のインタレベル誘電体層の中に形成された複数の金属層を有して、第１の積層構造および第２の積層構造をもたらし、導電性のために、第１の積層構造が基板貫通ビアの上端と相互接続されてよく、相互接続することが、導電性のために、第１の基板の底面近くの第２の積層構造の金属層を、基板貫通ビアの下端と接続することを含み、複数の金属層の下層と上層の間に第２の積層構造の電力分配ネットワーク層が配置され得、第１のトランジスタおよび第２のトランジスタが、それぞれ第１の基板および第２の基板に少なくとも部分的に配置され得て、第２のトランジスタが電力分配ネットワーク層と相互接続されて、供給電圧または接地のうち少なくとも１つを受け取り得る。
いくつかのそのような方法では、さらに、基板貫通ビアが第１の基板貫通ビアでよく、第２のダイが、第２の基板の頂面と底面の間に延在する第２の基板貫通ビアを有し、第３のダイが、頂面および底面を伴う第３の基板を有し、第３のダイが、導電性のための第３の積層構造をもたらすために、複数のインタレベル誘電体層に形成された複数の金属層を有し、第２の基板の底面が第３の基板の頂面と面した状態で、第３のダイの上で第２のダイを相互接続されてダイ積層をもたらす。
いくつかのそのような方法では、導電性のために、第２の積層構造が第２の基板貫通ビアの上端と相互接続されてよく、第２のダイを第３のダイの上に相互接続することは、導電性のために、第２の基板貫通ビアの下端と相互接続された第２の基板の底面近くの第３の積層構造の金属層を接続することを含む。
いくつかのそのような方法では、電力分配層は第１の電力分配ネットワーク層でよく、第１の積層構造は、複数の金属層の下層と上層の間に配置された第２の電力分配ネットワーク層を有し、第３の積層構造は、複数の金属層の下層と上層の間に配置された第３の電力分配ネットワーク層を有し、第１のダイの第１のトランジスタが、供給電圧または接地のうち少なくとも１つを受け取るように、第２の電力分配ネットワーク層と相互接続されよく、第３のダイの第３のトランジスタが、供給電圧または接地のうち少なくとも１つを受け取るように、第３の電力分配ネットワーク層と相互接続されてよい。
半導体ダイ、アクティブオンアクティブのマイクロ電子デバイス、およびアクティブオンアクティブのマイクロ電子デバイスを製作するための方法としての例も開示される。一例では、半導体ダイは、第１のダイ本体の内部に配設された第１の標準的なセルと、第１のダイ本体の内部で第１の標準的なセル上に配設された第１の複数の金属層とを含む。第１の複数の金属層は、第１のＢＥＯＬ積層の一部分を形成する。第１の複数の金属層は、第１の標準的なセルの最も近くの第１の金属層と、第１の標準的なセルから最も遠くの最後の金属層とを含む。第１の複数の金属層は、第１の標準的なセルより上で第１の複数の金属層の最後の金属層より下に配設されている第１の電力分配ネットワーク層を含む。第１の電力分配ネットワーク層は、第１の標準的なセルに対して供給電圧または接地のうち少なくとも１つを与えるように構成されている。
別の例では、前述の半導体ダイは、第１のダイ本体の頂面と底面の間に延在する第１の複数のビアをさらに含み得る。これらのビアは、第１の電力分配ネットワーク層に対して電気的に結合されている。
別の例では、前述の半導体ダイの第１の電力分配ネットワーク層は、任意選択で、第１の金属層および最後の金属層よりも少なくとも２倍厚くてよい。第１の電力分配ネットワーク層は、任意選択で、第１の電力分配ネットワーク層の上と下とに配設された第１の複数の金属層と比較して、より低い固有抵抗を有し得る。
別の例では、前述の半導体ダイの第１の電力分配ネットワーク層の上に配設された第１の複数の金属層は、任意選択で、２Ωを超えて１０Ω未満の積層抵抗を有するように構成されてよく、電力分配ネットワーク層の下に配設された複数の第１の金属層は、１Ω以下の積層抵抗を有するように構成されている。
別の例では、第１のダイと、内部に標準的なセルが形成されている第２のダイとを含む、アクティブオンアクティブのマイクロ電子デバイスであって、第２のダイの上に第１のダイが積層されてダイ積層をもたらし、第１のダイおよび第２のダイのそれぞれが、複数のインタレベル誘電体層の中に形成された複数の金属層を有して、第１の積層構造および第２の積層構造をもたらし、標準的なセルに対して供給電圧または接地を与えるように構成された、第２の積層構造の電力分配ネットワーク層が、複数の金属層のうち標準的なセルに最も近い第１の金属層と、複数の金属層のうち標準的なセルから最も遠い最後の金属層との間に配置されている、アクティブオンアクティブのマイクロ電子デバイスが提供される。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスは、第１のダイの頂面から底面まで延在する第１の基板貫通ビアと、第２の基板の頂面と底面の間に延在する第２の基板貫通ビアとをさらに含む。第１の基板貫通ビアは、第１のダイと第２のダイの間に配設された接合材料によって第２の基板貫通ビアに結合されている。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスは、頂面および底面を伴う第３の基板を有する第３のダイであって、導電性のための第３の積層構造をもたらすために、複数のインタレベル誘電体層に形成された複数の金属層を有する第３のダイと、第３のダイの上の第２のダイであって、第２の基板の底面が第３の基板の頂面に面してダイ積層をもたらす、第２のダイとをさらに含む。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスは、導電性のために、第２の基板貫通ビアの上端と相互接続された第２の積層構造と、導電性のために、第２の基板貫通ビアの下端と相互接続された、第２の基板の底面近くの第３の積層構造の金属層とをさらに含む。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスの電力分配ネットワーク層は、標準的なセルの上に配設された複数の金属層のものよりも低い固有抵抗を有する。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスの電力分配ネットワーク層は、標準的なセルの上に配設された複数の金属層の金属層よりも少なくとも２倍厚い厚さを有する。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスの第１の積層構造の上層は、２Ωを超えて１０Ω未満の積層抵抗を有するように構成されており、上層は電力分配ネットワーク層の上に配設されており、第１の積層構造の下層は１Ω以下の積層抵抗を有するように構成されており、下層は標準的なセルと電力分配ネットワーク層の間に配設されている。
別の例では、前述のアクティブオンアクティブのマイクロ電子デバイスの第１の積層構造は、複数の金属層の下層に、複数の金属層の上層のものよりも高いビア密度を有し、上層の経路よりも固有抵抗が低い経路をもたらすように構成されている。
別の例では、アクティブオンアクティブのマイクロ電子デバイスを形成するための方法が提供され、この方法は、基板貫通ビアが第１の基板の頂面と底面の間に延在している、第１の基板を有する第１のダイを取得することと、頂面および底面を伴う第２の基板を有する第２のダイを取得することと、第１の基板の底面が第２の基板の頂面と面した状態で第２のダイの上で第１のダイを相互接続して、ダイ積層をもたらすこととを含み、第１のダイおよび第２のダイはそれぞれ、導電性のために、それぞれ、複数のインタレベル誘電体層の中に形成された複数の金属層を有して、第１の積層構造および第２の積層構造をもたらし、導電性のために、第１の積層構造が基板貫通ビアの上端と相互接続されており、相互接続することが、導電性のために、第１の基板の底面近くの第２の積層構造の金属層を、基板貫通ビアの下端と接続することを含み、複数の金属層の下層と上層の間に第２の積層構造の電力分配ネットワーク層が配置され、第１のターゲット回路および第２のターゲット回路が、それぞれ第１の基板および第２の基板に少なくとも部分的に配置され、第２のターゲット回路が電力分配ネットワーク層と相互接続されて、供給電圧または接地のうち少なくとも１つを受け取る。
別の例では、前述の方法は、さらに、基板貫通ビアが第１の基板貫通ビアであり、第２のダイが、第２の基板の頂面と底面の間に延在する第２の基板貫通ビアを有し、第３のダイが、頂面および底面を伴う第３の基板を有し、第３のダイが、導電性のための第３の積層構造をもたらすために、複数のインタレベル誘電体層に形成された複数の金属層を有すること、および第２の基板の底面が第３の基板の頂面と面した状態で、第３のダイの上で第２のダイを相互接続してダイ積層をもたらすことを含む。
前述のことは例示的装置および／または方法を説明しているが、本明細書で説明された１つまたは複数の態様による、他の例およびさらなる例が、以下の特許請求の範囲およびそれらの等価物によって決定される本明細書の範囲から逸脱することなく考案され得る。ステップを列記する請求項は、ステップの順番を意味するわけではない。商標はそれぞれの所有者の所有物である。

Claims (15)

  1. 第１のダイ本体の内部に配設された第１の標準的なセルと、
    第１のダイ本体の内部で前記第１の標準的なセル上に配設されて第１のＢＥＯＬ積層の一部分を形成する第１の複数の金属層であって、前記第１の標準的なセルの最も近くの第１の金属層、および前記第１の標準的なセルから最も遠くの最後の金属層を含む、第１の複数の金属層とを備える半導体ダイであって、前記第１の複数の金属層が、
    前記第１の標準的なセルより上で前記第１の複数の金属層の最後の金属層より下に配設された第１の電力分配ネットワーク層であって、前記第１の標準的なセルに対して供給電圧または接地のうち少なくとも１つを与えるように構成された第１の電力分配ネットワーク層を備える、半導体ダイ。
  2. 前記第１のダイ本体の頂面と底面の間に延在する第１の複数のビアであって、前記第１の電力分配ネットワーク層に対して電気的に結合された第１の複数のビアをさらに備える請求項１に記載の半導体ダイ。
  3. 前記第１の電力分配ネットワーク層が前記第１の金属層および前記最後の金属層より少なくとも２倍厚い、請求項２に記載の半導体ダイ。
  4. 前記第１の電力分配ネットワーク層が、前記第１の電力分配ネットワーク層の上と下とに配設された前記第１の複数の金属層と比較して、より低い固有抵抗を有する、請求項２に記載の半導体ダイ。
  5. 前記第１の電力分配ネットワーク層の上に配設された前記第１の複数の金属層が、２Ωを超えて１０Ω未満の積層抵抗を有するように構成されており、前記電力分配ネットワーク層の下に配設された前記複数の第１の金属層が、１Ω以下の積層抵抗を有するように構成されている、請求項２に記載の半導体ダイ。
  6. 第１のダイと、
    内部に標準的なセルが形成されている第２のダイとを備えるアクティブオンアクティブのマイクロ電子デバイスであって、
    前記第２のダイの上に前記第１のダイが積層されてダイ積層をもたらし、
    前記第１のダイおよび前記第２のダイのそれぞれが、複数のインタレベル誘電体層の中に形成された複数の金属層を有して第１の積層構造および第２の積層構造をもたらし、
    前記標準的なセルに対して供給電圧または接地を与えるように構成された、前記第２の積層構造の電力分配ネットワーク層が、前記複数の金属層のうち前記標準的なセルに最も近い第１の金属層と、前記複数の金属層のうち前記標準的なセルから最も遠い最後の金属層との間に配置されている、アクティブオンアクティブのマイクロ電子デバイス。
  7. 前記第１のダイの頂面から底面まで延在する第１の基板貫通ビアと、
    前記第２の基板の頂面と底面の間に延在する第２の基板貫通ビアとをさらに備え、前記第１の基板貫通ビアが、前記第１のダイと前記第２のダイの間に配設された接合材料によって前記第２の基板貫通ビアに結合されている、請求項６に記載のアクティブオンアクティブのマイクロ電子デバイス。
  8. 頂面および底面を伴う第３の基板を有する第３のダイであって、導電性のための第３の積層構造をもたらすために、複数のインタレベル誘電体層に形成された複数の金属層を有する第３のダイと、
    前記第３のダイの上の第２のダイであって、前記第２の基板の前記底面が前記第３の基板の前記頂面に面して前記ダイ積層をもたらす、第２のダイとをさらに備える請求項７に記載のアクティブオンアクティブのマイクロ電子デバイス。
  9. 導電性のために、前記第２の基板貫通ビアの上端と相互接続された前記第２の積層構造と、
    導電性のために、前記第２の基板貫通ビアの下端と相互接続された、前記第２の基板の前記底面近くの前記第３の積層構造の金属層とをさらに備える請求項８に記載のアクティブオンアクティブのマイクロ電子デバイス。
  10. 前記電力分配ネットワーク層が、前記標準的なセルの上に配設された前記複数の金属層のものよりも低い固有抵抗を有する、請求項６に記載のアクティブオンアクティブのマイクロ電子デバイス。
  11. 前記電力分配ネットワーク層が前記標準的なセルの上に配設された前記複数の金属層の金属層より少なくとも２倍厚い厚さを有する、請求項６に記載のアクティブオンアクティブのマイクロ電子デバイス。
  12. 前記第１の積層構造の上層が、２Ωを超えて１０Ω未満の積層抵抗を有するように構成されて前記電力分配ネットワーク層の上に配設されており、前記第１の積層構造の下層が、１Ω以下の積層抵抗を有するように構成されて前記標準的なセルと前記電力分配ネットワーク層の間に配設されている、請求項６に記載のアクティブオンアクティブのマイクロ電子デバイス。
  13. 前記第１の積層構造が、前記複数の金属層の前記下層において、前記下層に、前記上層の経路よりも固有抵抗が低い経路をもたらすために、前記複数の金属層の前記上層のものよりも高いビア密度を有するように構成されている、請求項１２に記載のアクティブオンアクティブのマイクロ電子デバイス。
  14. アクティブオンアクティブのマイクロ電子デバイスを形成するための方法であって、
    第１の基板を有する第１のダイであって、前記第１の基板の頂面と底面の間に基板貫通ビアが延在している、第１のダイを取得することと、
    頂面および底面を伴う第２の基板を有する第２のダイを取得することと、
    前記第１の基板の前記底面が前記第２の基板の前記頂面と面した状態で前記第２のダイの上に前記第１のダイを相互接続して、ダイ積層をもたらすこととを含む方法において、
    前記第１のダイおよび前記第２のダイがそれぞれ、導電性のために、それぞれ、複数のインタレベル誘電体層の中に形成された複数の金属層を有して、第１の積層構造および第２の積層構造をもたらし、
    導電性のために、前記第１の積層構造が前記基板貫通ビアの上端と相互接続されており、
    前記相互接続することが、導電性のために、前記第１の基板の前記底面近くの前記第２の積層構造の金属層を、前記基板貫通ビアの下端に接続することを含み、
    前記複数の金属層の下層と上層の間に前記第２の積層構造の電力分配ネットワーク層が配置され、
    第１のターゲット回路および第２のターゲット回路が、それぞれ前記第１の基板および前記第２の基板に少なくとも部分的に配置され、
    前記第２のターゲット回路が前記電力分配ネットワーク層と相互接続されて、供給電圧または接地のうち少なくとも１つを受け取る、方法。
  15. さらに、
    前記基板貫通ビアが第１の基板貫通ビアであり、
    前記第２のダイが、前記第２の基板の前記頂面と前記底面の間に延在する第２の基板貫通ビアを有し、
    第３のダイが、頂面および底面を伴う第３の基板を有し、
    前記第３のダイが、導電性のための第３の積層構造をもたらすために、複数のインタレベル誘電体層に形成された複数の金属層を有し、
    前記第２の基板の前記底面が前記第３の基板の前記頂面と面した状態で前記第３のダイの上に前記第２のダイを相互接続して前記ダイ積層をもたらす、請求項１４に記載の方法。
JP2020544000A 2018-02-22 2019-02-21 抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配 Active JP7523352B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/902,703 US11041211B2 (en) 2018-02-22 2018-02-22 Power distribution for active-on-active die stack with reduced resistance
US15/902,703 2018-02-22
PCT/US2019/018977 WO2019165087A1 (en) 2018-02-22 2019-02-21 Power distribution for active-on-active die stack with reduced resistance

Publications (2)

Publication Number Publication Date
JP2021515389A true JP2021515389A (ja) 2021-06-17
JP7523352B2 JP7523352B2 (ja) 2024-07-26

Family

ID=65763765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020544000A Active JP7523352B2 (ja) 2018-02-22 2019-02-21 抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配

Country Status (6)

Country Link
US (2) US11041211B2 (ja)
EP (1) EP3756220A1 (ja)
JP (1) JP7523352B2 (ja)
KR (1) KR102652689B1 (ja)
CN (1) CN111758157A (ja)
WO (1) WO2019165087A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3077925B1 (fr) * 2018-02-14 2021-06-18 Commissariat Energie Atomique Circuit integre tridimensionnel face a face de structure simplifiee
US11081426B2 (en) 2018-07-31 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC power grid
DE102019119708A1 (de) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. 3d-ic-energienetz
US11735525B2 (en) * 2019-10-21 2023-08-22 Tokyo Electron Limited Power delivery network for CFET with buried power rails
US20210343650A1 (en) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power distribution structure and method
DE102021104688A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Stromverteilungsstruktur und verfahren
US11276764B1 (en) * 2020-08-09 2022-03-15 Global Communication Semiconductors, Llc Method of making high frequency InGaP/GaAs HBTs
US11961802B2 (en) 2020-12-04 2024-04-16 Tokyo Electron Limited Power-tap pass-through to connect a buried power rail to front-side power distribution network
US11869874B2 (en) * 2020-12-14 2024-01-09 Advanced Micro Devices, Inc. Stacked die circuit routing system and method
KR20220133013A (ko) 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치
US20220384414A1 (en) * 2021-05-28 2022-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Layout design for header cell in 3d integrated circuits
US20230420409A1 (en) * 2022-06-22 2023-12-28 Intel Corporation Package architecture with vertical stacking of integrated circuit dies having planarized edges
US20240222328A1 (en) * 2022-12-30 2024-07-04 Intel Corporation Package architecture with memory chips having different process regions
US20240282729A1 (en) * 2023-02-20 2024-08-22 Qualcomm Incorporated Package dies including vertical interconnects for signal and power distribution in a three-dimensional (3d) integrated circuit (ic) package
CN117153811B (zh) * 2023-08-29 2024-03-05 之江实验室 一种针对晶上系统的供电装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925147A (zh) * 2005-08-31 2007-03-07 三洋电机株式会社 半导体装置及其制造方法、电路基板及其制造方法
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2014057065A (ja) * 2012-09-12 2014-03-27 Samsung Electronics Co Ltd Ｔｓｖ構造を備える集積回路素子及びその製造方法
US20160141274A1 (en) * 2012-12-22 2016-05-19 Monolithic 3D Inc. Novel semiconductor device and structure

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772991B2 (ja) * 1988-12-06 1995-08-02 三菱電機株式会社 半導体記憶装置
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
US6737925B1 (en) 2002-09-24 2004-05-18 Xilinx, Inc. Method and apparatus for controlling supply voltage levels for integrated circuits
US8407433B2 (en) 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
US20060197228A1 (en) * 2005-03-04 2006-09-07 International Business Machines Corporation Single mask process for variable thickness dual damascene structures, other grey-masking processes, and structures made using grey-masking
US7312625B1 (en) 2006-06-08 2007-12-25 Xilinx, Inc. Test circuit and method of use thereof for the manufacture of integrated circuits
JP2009054760A (ja) * 2007-08-27 2009-03-12 Nec Electronics Corp 半導体装置、配線設計方法、配線設計装置、及びプログラム
US8487444B2 (en) 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8330489B2 (en) * 2009-04-28 2012-12-11 International Business Machines Corporation Universal inter-layer interconnect for multi-layer semiconductor stacks
EP2280560B1 (en) 2009-07-03 2015-09-09 Bernafon AG A hearing aid system comprising a receiver in the ear and a system for identification of the type of receiver
US7893712B1 (en) 2009-09-10 2011-02-22 Xilinx, Inc. Integrated circuit with a selectable interconnect circuit for low power or high performance operation
US8803332B2 (en) 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
KR101695846B1 (ko) 2010-03-02 2017-01-16 삼성전자 주식회사 적층형 반도체 패키지
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
US8674513B2 (en) 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
US8982581B2 (en) 2010-06-30 2015-03-17 Xilinx, Inc. Electro-static discharge protection for die of a multi-chip module
US8519542B2 (en) * 2010-08-03 2013-08-27 Xilinx, Inc. Air through-silicon via structure
US8313982B2 (en) 2010-09-20 2012-11-20 Texas Instruments Incorporated Stacked die assemblies including TSV die
JP2012178520A (ja) * 2011-02-28 2012-09-13 Elpida Memory Inc 半導体装置及びその製造方法
US8868941B2 (en) 2011-09-19 2014-10-21 Sonics, Inc. Apparatus and methods for an interconnect power manager
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8674496B2 (en) 2012-02-17 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fine pitch PoP structure
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9768105B2 (en) 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies
US9000489B2 (en) * 2012-10-31 2015-04-07 International Business Machines Corporation Local interconnects for field effect transistor devices
JPWO2014136156A1 (ja) * 2013-03-08 2017-02-09 パナソニック株式会社 半導体装置
US9691760B2 (en) * 2013-03-12 2017-06-27 Monolithic 3D Inc Semiconductor device and structure
US8890730B2 (en) 2013-03-15 2014-11-18 Xilinx, Inc. Calibration of a switching instant of a switch
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9543229B2 (en) 2013-12-27 2017-01-10 International Business Machines Corporation Combination of TSV and back side wiring in 3D integration
US9559040B2 (en) 2013-12-30 2017-01-31 International Business Machines Corporation Double-sided segmented line architecture in 3D integration
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
KR102203281B1 (ko) * 2014-08-29 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치와 이의 제조방법
US9419624B2 (en) 2014-11-12 2016-08-16 Xilinx, Inc. Power management system for integrated circuits
US9666562B2 (en) 2015-01-15 2017-05-30 Qualcomm Incorporated 3D integrated circuit
US9460975B2 (en) 2015-02-02 2016-10-04 Globalfoundries Inc. DFT structure for TSVs in 3D ICs while maintaining functional purpose
US9184623B1 (en) 2015-04-23 2015-11-10 Xilinx, Inc. Circuits for and methods of implementing a charge/discharge switch in an integrated circuit
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US9577615B1 (en) 2015-07-07 2017-02-21 Xilinx, Inc. Circuits for and methods of reducing duty-cycle distortion in an integrated circuit implementing dual-edge clocking
EP3229270A1 (en) * 2016-04-06 2017-10-11 IMEC vzw Integrated circuit power distribution network
US9754923B1 (en) 2016-05-09 2017-09-05 Qualcomm Incorporated Power gate placement techniques in three-dimensional (3D) integrated circuits (ICs) (3DICs)
EP3324436B1 (en) 2016-11-21 2020-08-05 IMEC vzw An integrated circuit chip with power delivery network on the backside of the chip
US10032707B2 (en) 2016-12-27 2018-07-24 Intel Corporation Post-grind die backside power delivery
US10141259B1 (en) 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925147A (zh) * 2005-08-31 2007-03-07 三洋电机株式会社 半导体装置及其制造方法、电路基板及其制造方法
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2014057065A (ja) * 2012-09-12 2014-03-27 Samsung Electronics Co Ltd Ｔｓｖ構造を備える集積回路素子及びその製造方法
US20160141274A1 (en) * 2012-12-22 2016-05-19 Monolithic 3D Inc. Novel semiconductor device and structure

Also Published As

Publication number Publication date
CN111758157A (zh) 2020-10-09
KR102652689B1 (ko) 2024-03-28
US11670585B1 (en) 2023-06-06
US20190259702A1 (en) 2019-08-22
EP3756220A1 (en) 2020-12-30
KR20200124693A (ko) 2020-11-03
WO2019165087A1 (en) 2019-08-29
JP7523352B2 (ja) 2024-07-26
US11041211B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
JP2021515389A (ja) 抵抗低減型アクティブオンアクティブのダイ積層向けの電力分配
JP7455110B2 (ja) チップとパッケージ基板との間の電源接続を提供するチップ相互接続ブリッジを有するマルチチップ・パッケージ構造体
USRE49987E1 (en) Multiple plated via arrays of different wire heights on a same substrate
JP6864152B2 (ja) 成形チップの組み合わせ
US9852969B2 (en) Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9686852B2 (en) Multi-dimensional integrated circuit structures and methods of forming the same
US9728527B2 (en) Multiple bond via arrays of different wire heights on a same substrate
KR20160130820A (ko) 기판의 웰에 근접하여 기판 내에 배치되는 열 비아
US11133259B2 (en) Multi-chip package structure having high density chip interconnect bridge with embedded power distribution network
KR101504822B1 (ko) 패키지 온 패키지의 주변 전기 연결
WO2015134994A1 (en) Thermal vias disposed in a substrate without a liner layer
Jeng et al. High density 3D fanout package for heterogeneous integration
US12051683B2 (en) Semiconductor packages and methods for forming the same
US20240355803A1 (en) Semiconductor packages and methods for forming the same

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20201016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240716

R150 Certificate of patent or registration of utility model

Ref document number: 7523352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150