CN117153811B - 一种针对晶上系统的供电装置 - Google Patents
一种针对晶上系统的供电装置 Download PDFInfo
- Publication number
- CN117153811B CN117153811B CN202311101171.9A CN202311101171A CN117153811B CN 117153811 B CN117153811 B CN 117153811B CN 202311101171 A CN202311101171 A CN 202311101171A CN 117153811 B CN117153811 B CN 117153811B
- Authority
- CN
- China
- Prior art keywords
- power supply
- core particle
- core
- silicon substrate
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000007771 core particle Substances 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 135
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 238000004364 calculation method Methods 0.000 claims description 67
- 238000001816 cooling Methods 0.000 claims description 63
- 239000007788 liquid Substances 0.000 claims description 44
- 239000013078 crystal Substances 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 230000000087 stabilizing effect Effects 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 claims description 10
- 239000000110 cooling liquid Substances 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 239000008188 pellet Substances 0.000 claims description 5
- 210000001503 joint Anatomy 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 16
- 241001391944 Commicarpus scandens Species 0.000 abstract description 2
- 238000011900 installation process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 57
- 241000724291 Tobacco streak virus Species 0.000 description 6
- 239000012792 core layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种针对晶上系统的供电装置，本发明将供电网络从硅基板分离出来，使得芯粒层中的芯粒正面通过硅基板的信号线实现高密度信号互连，而芯粒的背面通过与位于IC载板内的供电网络连接以获得供电，因此，减少了芯粒和硅基板的内部金属层数，进而降低了供电损耗和电压降。由于本发明提供的硅基板仅仅用于高速信号互连，其内部不使用供电的TSV，因此不需要将硅基板减薄，极大减小了硅基板的翘曲度，增强了硅基板的韧性，使得安装过程中硅基板不易破碎。
Description
技术领域
本发明属于集成电路技术领域，特别是涉及一种针对晶上系统的供电装置。
背景技术
随着深度学习、大规模数据交换等领域对芯片算力及处理能力需求的不断提升，单一处理器已经无法满足所有用于大规模数据处理的场景，传统服务器集群存在着体积大、功耗高、能效比低等缺点，于是，晶上系统以极高的互联带宽、功率密度和超高能效比的优势被提出，通过将多个同构或异构的处理器芯粒集成在一块大尺寸硅晶圆或类似的高速介质上，由介质内的高速总线将各个芯粒彼此互联，极大提升了互连密度、互连能效、互连带宽，降低了互连延迟，进而实现一个超大晶体管规模的晶上处理器集群。
晶上系统的核心计算部件是晶上处理器，是由大量KGD(Know Good Die，已知正常可用的芯粒)芯粒键合在无源或有源大尺寸硅基板上构成，组成一个“大芯片”。目前主流的晶上系统架构中选用的芯粒都是传统芯粒，即芯粒所有的电源或信号bump都长在一面，背面仅用于散热，然后将所有芯粒键合在大尺寸硅基板上，硅基板内使用金属连线将芯粒彼此互连，在硅基板背面采用垂直供电的方式对接供电单元，最大化降低供电网络的阻抗，由于硅基板中使用TSV传输电源，受TSV深度限制，需将硅基板的厚度由原始的700um左右减薄到100um左右，使TSV露头并与供电单元连接。
主流的晶上系统架构存在几个问题：
1、晶上系统使用的芯粒为高性能高功率密度芯粒，其内部的金属层一般为15层以上，金属层上面连接硅基板，其内部金属线加上RDL一般为8层以上，如需给晶上系统供电，即使采用在硅基板背面直接安装供电单元的垂直供电方式，也需要穿过硅基板中的RDL、TSV、Via、金属层和芯粒上的金属层及Via，而硅基板和芯粒中金属线的线宽和线厚都非常小，这使得晶上系统供电网络的阻抗很大，产生大量的压降，整个晶上系统大约包含万亿级的晶体管，总功率和功率密度大，每个芯粒的供电网络扇出空间小，较大的压降会产生大量的热量、降低系统的电能利用效率，且供电模块不得不提升供电电压来补偿供电网络产生的损耗，增大了芯粒晶体管击穿的风险；
2、因为大尺寸硅基板中包含大量的用于供电的硅通孔(Through Silicon Via，TSV)，使硅基板厚度只有100um，具有刚性很低且易碎的特点，导致硅基板整体翘曲度大，在硅基板的安装、对准和连接时存在较大的互连处断开甚至碎片的风险，极大降低了晶上系统生产的良率；
3、晶上系统中的计算芯粒作为高性能芯粒，为了保证其内部大量晶体管的电源完整性，其供电金属凸点bump非常多，而晶上系统的芯粒间一般使用并行信号连接，信号bump比传统的使用串行信号对外连接的芯片多几倍至几十倍，对于一个高性能芯粒，如此多的供电bump和信号bump在硅基板中芯粒尺寸大小的空间内布线，极大增加了布线难度，甚至难以实现。
因此，对于晶上系统，需要一种低损耗的供电装置，改善晶上系统供电网络产生的损耗，降低因硅基板翘曲产生的安装风险，增加芯粒的互连密度和带宽。
发明内容
本发明提供了一种针对晶上系统的供电装置，该装置能够具有较低的供电损耗，降低了硅基板的翘曲风险，增加了芯粒的互连密度和带宽。
本发明具体实施例提供了一种针对晶上系统的供电装置，其特征在于，包括：
硅基板；
芯粒层，芯粒层的正面与硅基板的背面键合，芯粒层包括分布于中心区域的计算芯粒，以及分布于边缘区域的接口芯粒，将计算芯粒与计算芯粒，以及计算芯粒与接口芯粒通过嵌入在硅基板的信号互连网络进行并行互连；
IC载板，IC载板的正面与芯粒层的背面键合，在IC载板上负载晶振和光电转换模块，通过时钟信号线将计算芯粒与晶振连接，使得晶振能够向计算芯粒传递时钟信号，通过串行信号线将接口芯粒与光电转换模块连接，使得光电转换模块能够向计算芯粒提供电信号；
和供电系统，供电系统的正面与IC载板的背面键合，所述供电系统通过嵌入在IC载板的供电网络分别向计算芯粒、接口芯粒、晶振和光电转换模块供电。
进一步的，所述IC载板包括多个IC基板，将多个IC基板分成四类，所述芯粒层还包括分布于边缘区域的Dummy芯粒；
其中，第一类IC基板的正面与芯粒层中心区域的若干计算芯粒的背面键合；
第二类IC基板的正面与芯粒层边缘区域的若干Dummy芯粒和与所述若干Dummy芯粒相邻的若干计算芯粒的背面键合，在第二类IC基板的背面，且与所述若干Dummy芯粒的对应位置键合晶振；
第三类IC基板的正面与芯粒层边缘区域的若干接口芯粒和与所述若干接口芯粒相邻的若干计算芯粒的背面键合，在第三类IC基板的正面和/或背面，且邻近接口芯粒处分别键合对应的光电转换模块；
第四类IC基板的正面与芯粒层角区域的若干接口芯粒和若干Dummy芯粒以及与所述角区域的若干接口芯粒和若干Dummy芯粒均相邻的若干计算芯粒的背面键合，在第四类IC基板的正面和/或背面，且邻近角区域的接口芯粒处还分别键合对应的光电转换模块，在第四类IC基板的背面，且与位于角区域的若干Dummy芯粒的对应位置键合晶振。
本发明提供的IC载板由多个小尺寸IC基板组成，通过小尺寸IC基板贴装在芯粒背面以用于重分配供电网络，由于小尺寸IC基板的线宽线厚远高于芯粒和硅基板内部的金属线，降低了供电网络的阻抗，，而选用小尺寸IC载板，在节约生产成本的同时，降低了IC载板与硅基板之间的应力，使整体翘曲不累积。
进一步的，所述时钟信号线穿过Dummy芯粒将计算芯粒与晶振相连。
进一步的，在Dummy芯粒表面进行bump布局，包括：
所述Dummy芯粒的正面布局若干Dummy输入差分时钟bump，若干Dummy输入差分时钟bump通过硅基板内部的时钟信号线与对应的计算芯粒内的时钟链的一端连接；
所述Dummy芯粒的背面布局若干Dummy输出差分时钟bump，若干Dummy输出差分时钟bump通过时钟信号线与对应的晶振连接。
进一步的，在所述计算芯粒表面进行bump布局，包括：
在计算芯粒的正面分别布局计算芯粒并行互连信号bump和时钟信号bump，计算芯粒互连信号bump与信号互连网络连接，时钟信号bump分别与时钟信号线和位于计算芯粒内部的时钟链连接；
在计算芯粒的背面布局若干计算芯粒供电bump，将计算芯粒供电bump与供电网络连接。
进一步的，所述时钟信号bump分别与时钟信号线连接和位于计算芯粒内部的时钟链连接，包括：
所述时钟信号bump包括若干计算芯粒差分输入时钟bump和若干计算芯粒差分输出时钟bump，所述若干计算芯粒差分输入时钟bump与时钟信号线连接，所述若干计算芯粒差分输出时钟bump与位于计算芯粒内部的时钟链连接。
进一步的，在所述接口芯粒表面进行bump布局，包括：
在接口芯粒的正面分别布局接口芯粒并行互连信号bump和第一串行信号bump，接口芯粒并行互连信号bump与信号互连网络连接，第一串行信号bump与嵌入在硅基板内部的串行信号线连接；
在接口芯粒的背面分别布局接口芯粒供电bump和第二串行信号bump，接口芯粒供电bump与供电网络连接，第二串行信号bump与嵌入在IC载板内部的串行信号线连接。
由于本发明提供的高速信号线和供电网络分离，增加了高速信号bump和供电bump的布局空间，进而增加了高速信号bump的互连密度和供电bump的尺寸或数量，提升了系统的通信带宽和电源完整性。
进一步的，所述供电系统包括VRM模块层、冷却层和稳压模块层：
其中，所述VRM模块层的正面与IC载板的背面键合，所述VRM模块层包括多个VRM模块，每个VRM模块通过供电网络向对应的计算芯粒、接口芯粒、晶振或光电转换模块提供电压；
所述冷却层的正面与VRM模块层的背面固定连接，所述冷却层的内部包括多条液冷流道，每条液冷流道的输入端口和输出端口分别与水冷机连接，通过水冷机控制每条液冷流道内的冷却液的流速从而实现同时对VRM模块和稳压模块交换热量；
所述稳压模块层的正面与冷却层的背面固定连接，所述稳压模块层包括多个稳压模块，通过柔性连接线将每个稳压模块与对应的VRM模块进行连接，通过柔性导线将稳压模块稳压后的直流电压输入至VRM模块。
进一步的，所述冷却层的正面和背面均设有导热衬垫，通过导热衬垫和柔性连接线补偿IC载板与VRM模板间的安装高度公差。
进一步的，还包括晶上液冷系统，晶上液冷系统包括硅基板的正面和与硅基板正面键合的玻璃载板；
其中，将硅基板的正面划分为多个独立的微流道散热区，每个独立的微流动散热区内设有多个相互连接的凹槽，多个相互连接的凹槽包括液冷输入端凹槽、液冷输出端凹槽和封闭凹槽，液冷输入端凹槽和液冷输出端凹槽分别与玻璃载板上设有的凹槽对接从而使得冷却液能够进入封闭凹槽以实现对芯粒层热量的交换。
与现有技术相比，本发明的有益效果为：
本发明将供电网络从硅基板分离出来，使得芯粒层中的芯粒正面通过硅基板的信号线实现高密度信号互连，而芯粒的背面通过与位于IC载板内的供电网络连接以获得供电，因此，减少了芯粒和硅基板的内部金属层数，进而降低了供电损耗和电压降，并降低了各个芯粒的布线难度。
由于本发明提供的硅基板仅仅用于高速信号互连，其内部不使用供电的TSV，因此不需要将硅基板减薄，极大减小了硅基板的翘曲度，增强了硅基板的韧性，使得安装过程中硅基板不易破碎。
附图说明
图1为本发明具体实施例提供的针对晶上系统的供电装置示意图；
图2为本发明具体实施例提供的晶振提供时钟示意图；
图3为本发明具体实施例提供的计算芯粒正面和背面bump排布示意图；
图4为本发明具体实施例提供的芯粒层中芯粒布局示意图；
图5为本发明具体实施例提供的冷却VRM模块示意图。
其中，晶上液冷系统100，玻璃载体110，玻璃本体112，玻璃凹槽111，硅基板200，多个相互连接的凹槽210，液冷输入端凹槽211，液冷输出端凹槽213，封闭凹槽212，硅基板本体220，信号互连网络300，时钟信号线400，芯粒层500，时钟信号bump510，计算芯粒差分输入时钟bump511，计算芯粒差分输出时钟bump512，计算芯粒并行互连信号bump520，若干计算芯粒供电bump530，光电转换模块600，IC载板700，第一类IC基板710，第二类IC基板720，第三类IC基板730，第四类IC基板740，供电网络800，供电系统900，VRM模块层910，VRM模块层电压输入端911，冷却层920，液冷流道922，柔性连接线923，导热衬垫921，稳压模块层930，供电输入接口1000，时钟信号线1100，晶振1200，晶圆切割线1300。
具体实施方式
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明具体实施例提供了针对晶上系统的供电装置，如图1和图3所示，包括硅基板200、芯粒层500、IC载板700、供电系统900、信号互连网络300，时钟信号线1100，串行信号线400，晶振1200，光电转换模块600，供电网络800。
本发明具体实施例提供的硅基板200包括多个相互连接的凹槽210和硅基板本体220，在硅基板本体220的内部包括信号互连网络300，时钟信号线1100的一部分和串行信号线400的一部分，因此在本发明的设计中在硅基板200的内部均为传输信号的线，未安装传输电的线，因此本发明提供的硅基板无需过度减薄，减少了由于硅基板200过薄导致翘曲的风险。
在一具体实施例中，如图2所示，本发明具体实施例提供的硅基板200为12寸标准700um左右厚度的无源硅基板，其内部仅包含5层金属线及层间互连的Via，用于芯粒间的高速互连，硅基板按照图2所示的1300-晶圆切割线切割成正方形。
本发明具体实施例提供的芯粒层500的正面与硅基板200的背面键合，返回图2，芯粒层500包括分布与中心区域的计算芯粒B，以及分布于边缘区域的接口芯粒C，通过信号互联网300将分布于中心区域的不同计算芯粒B进行并行互连，还将分布于中心区域的技术芯粒B和与其相邻的接口芯粒C进行并行互连。
在一具体实施例中，返回图2，本发明具体实施例还包括分布于边缘区域的Dummy芯粒D，如图3所示，在硅基板200内部的时钟线1100与计算芯粒B内的时钟链的一端连接，然后时钟信号线1100穿过Dummy芯粒D进入IC载板700内与晶振1200连接，晶振1200提供时钟信号，然后通过时钟链将时钟信号传递至其他相互连接的计算芯粒B以确定各个计算芯粒的计算时间。
在一具体实施例中，返回图2，本发明具体实施例提供的硅基板200上键合了16*16共256个芯粒，包含196个标注为“B”的计算芯粒、30个标注为“C”的接口芯粒、32个标注为“D”的Dummy芯粒，每个芯粒尺寸为12*12mm2，芯粒间的间距为1mm。
在一具体实施例中，与硅基板200的中心区域键合的计算芯粒B和边缘区域键合的接口芯粒C和Dummy芯粒D均采用2D-Mesh的网络拓扑互连。
本发明具体实施例提供的Dummy芯粒D内部的金属线、TSV和时钟线1100将晶振1200提供的时钟信号经过硅基板200输入至邻近的计算芯粒B的时钟信号bump。
在一具体实施例中，本实施例提供的Dummy芯粒D表面进行bump布局，具体步骤为：本发明具体实施例提供的Dummy芯粒D的正面布局若干Dummy输入差分时钟bump，若干Dummy输入差分时钟bump通过硅基板200内部的时钟信号线1100与对应的计算芯粒B内的时钟链的一端连接。该Dummy芯粒D的背面布局若干Dummy输出差分时钟bump，若干Dummy输出差分时钟bump通过IC载板700内部的时钟信号线1100与对应的晶振1200连接。
本发明具体实施例提供的计算芯粒510内部包含计算逻辑和与四周芯粒互连的高速并行接口，计算芯粒510内部金属层厚度为15层以上，本发明具体实施例提供的计算芯粒表面进行bump布局，如图4所示，具体步骤为。在计算芯粒的正面分别布局计算芯粒并行互连信号bump520和时钟信号bump510，计算芯粒互连信号bump520与信号互连网络300连接，时钟信号bump分别与位于硅基板内部的时钟信号线1100和位于计算芯粒B内部的时钟链连接。在计算芯粒B的背面布局若干计算芯粒供电bump530，将计算芯粒供电bump530与供电网络800连接。
在一具体实施例中，返回图4，本实施例提供的时钟信号bump510分别与位于硅基板200内部的时钟信号线1100的一部分连接和位于计算芯粒B内部的时钟链连接，包括：
本实施例提供的时钟信号bump510包括若干计算芯粒差分输入时钟bump511和若干计算芯粒差分输出时钟bump512，该若干计算芯粒差分输入时钟bump511与硅基板200内部的时钟信号线1100连接，该若干计算芯粒差分输出时钟bump512与位于计算芯粒B内部的时钟链连接。
在一具体实施例中，本实施例提供的接口芯粒C内部将芯粒互连的高速并行接口和对外通信的高速串行接口互连，实现协议互通，本发明具体实施例提供的在接口芯粒表面进行bump布局，包括：在接口芯粒C的正面分别布局接口芯粒并行互连信号bump和第一串行信号bump，接口芯粒并行互连信号bump与信号互连网络300连接，第一串行信号bump与位于硅基板内部的串行信号线400连接；在接口芯粒的背面分别布局接口芯粒供电bump和第二串行信号bump，接口芯粒供电bump与供电网络800连接，第二串行信号bump与位于IC载板700内部的串行信号线连接。
本发明提供的芯粒层500中的各个芯粒的信号互连网络300和供电网络800分离布线，增加了各个芯粒的高速信号bump和供电bump的布局空间，进而增加了高速信号bump的互连密度和供电bump的尺寸和数量，提升了系统的通信带宽和电源完整性。
本发明具体实施例提供的IC载板700的正面与芯粒层500的背面键合，在IC载板700上负载晶振1200和在光电转换模块600，IC载板700内部包括供电网络800、时钟信号线1100的一部分和串行信号线400的一部分，通过时钟信号线1100将计算芯粒B与晶振1200连接，使得晶振1200能够向计算芯粒B传递时钟信号，通过串行信号线400将接口芯粒C与光电转换模块600连接，使得光电转换模块600能够向计算芯粒B提供电信号。
在一具体实施例中，本实施例提供的IC载板700包括多个IC基板，将多个IC基板分成4类；其中，第一类IC基板710的正面与芯粒层500中心区域的若干计算芯粒B的背面键合。第二类IC基板720的正面与芯粒层500边缘区域的若干Dummy芯粒D和与Dummy芯粒D相邻的的若干计算芯粒B的背面键合，在第二类IC基板720的背面，且与该若干Dummy芯粒的对应位置键合晶振1200。第三类IC基板730的正面与芯粒层500边缘区域的若干接口芯粒C和与接口芯粒C相邻的若干计算芯粒B的背面键合，在第三类IC基板730的正面和/或背面以较高带宽的对外通信，或较高密度的对外互连，且邻近接口芯粒C处分别键合对应的光电转换模块600，通过光电转换模块600使得计算芯粒B能够接收电信号从而能够与外部实现通信。第四类IC基板740的正面与芯粒层角区域的若干接口芯粒C和若干Dummy芯粒D以及与该角区域的若干接口芯粒C和若干Dummy芯粒D均邻近的若干计算芯粒B的背面键合，在第四类IC基板的正面和背面，且邻近角区域的接口芯粒处还分别键合对应的光电转换模块600，在第四类IC基板的背面，且与位于角区域的Dummy芯粒D的对应位置键合晶振1200。
在一具体实施例中，返回图2，第一类IC基板710面积为24*24mm2，位于硅基板中心区域，与4个芯粒尺寸相同，贴装在4个计算芯粒B上；第二类IC基板720面积为24*36mm2，位于硅基板左右边缘区域，贴装在4个计算芯粒B和2个Dummy芯粒D上，在Dummy芯粒D对应的位置安装晶振1200；第三类IC基板730面积为24*36mm2，贴装在上下边缘区域的2个计算芯粒B和2个接口芯粒上，在接口芯粒旁边的12*12mm2空间内双面贴装高速高密度光电转换模块，用于晶上系统与外部的高速通信；第四类IC基板740面积为36*36mm2，贴装在硅基板4个角落的2个计算芯粒、2个Dummy芯粒D和两个接口芯粒上，与第二类IC基板和第三类IC基板相同，在Dummy芯粒D上安装晶振1200，在接口芯粒C旁安装光电转换模块600。
本实施例提供的所有基板使用回流焊安装在芯粒上，基板和芯粒之间采用底填技术填充，基板内部金属线将电压调模组(VRM，Voltage Regulator Module)模块的输出电源轨分配到芯粒背面的供电bump上，此外，基板内部埋入去耦电容，用于降低供电网络的高频交流阻抗。
在一具体实施例中，返回图2，每行芯粒包含两条时钟链，时钟链的输入由“D”芯粒上焊接的IC载板上的晶振提供，每条时钟链包含7个接口芯粒或计算芯粒，图中每行芯粒包含左右两条时钟链，整个系统共包含32条时钟链。
本发明具体实施例提供的供电系统900的正面与IC载板700的背面键合，所述供电系统900通过供电网络800分别向计算芯粒B、接口芯粒C、晶振1200和光电转换模块600供电。
在一具体实施例中，本实施例提供的供电系统900包括VRM模块层910、冷却层920和稳压模块层930。
其中，本实施例提供的VRM模块层910的正面与IC载板700的背面键合，该VRM模块层910包括多个VRM模块，每个VRM模块的电压输入端911通过供电网络800的第一分支网络810向对应的计算芯粒B和接口芯粒C供电，第二分支网络820向对应的光电转换模块600供电，和第三分支网络830向晶振供电。
本实施例提供的冷却层920的正面与VRM模块层910的背面固定连接，该冷却层920的内部包括多条液冷流道922，每条液冷流道的输入端口，即导冷液入口和输出端口，即导冷液出口分别与水冷机连接，通过水冷机控制每条液冷流道内的冷却液的流速从而实现同时对VRM模块和稳压模块交换热量。
本实施例提供的冷却层920的正面和背面均还设有导热衬垫921，通过导热衬垫921和柔性连接线923补偿IC载板与VRM模板的安装高度公差。
本实施例提供的稳压模块层930的正面与冷却层920的背面固定连接，所述稳压模块层930包括多个稳压模块，通过柔性连接线923将每个稳压模块与对应的VRM模块进行连接，通过供电输入接口1000向稳压模块输入直流电压，通过稳压模块稳压后，通过柔性导线将稳压后的直流电压输入VRM模块。
在一具体实施例中，对于VRM模块，负责将高输入直流电压转换为芯粒所需的多个电压域的低直流电压，整个VRM模块层910包含56个VRM模块，每个VRM模块尺寸小于24*24mm2，为4个计算芯粒B供电，或为2个计算芯粒B和2个接口芯粒C供电，模块背面包含一个48V直流电压的输入，正面包含若干个电源轨输出，与4个计算芯粒B所需的电压域相同，VRM模块外壳采用陶瓷材料封装，保持其尺寸稳定性和高温稳定性。对于安装在硅基板边缘的VRM模块，需要多提供一个或若干个电源轨，为旁边的晶振或高速光电转换模块供电。
在一具体实施例中，对于冷却层920为内含液冷流道的金属结构件，由两块包含流道凹槽的厚铜板键合制成，使用螺丝等紧固件使VRM模块和稳压模块上下紧贴在液冷金属结构件上，如图5所示，每一行的VRM模块和稳压模块共享一条水冷流道，冷却层920中共包含8条液冷流道，8个液冷输入端口和8个液冷输出端口各使用一个歧管进行分液和集液，连接到晶上系统的水冷外机上，水冷外机控制冷却液的流速并进行换热。
在一具体实施例中，对于稳压模块层930包含56个稳压模块，每个稳压模块尺寸小于24*24mm2，背面为48V～60V直流电压输入，正面稳压为48V输出，通过粗的柔性铜线连接到VRM模块的输入端。
在一具体实施例中，对于供电输入接口1000为48V～60V直流电压输入，在晶上系统外或系统内采用220VAC或380VAC转48VDC～60VDC单元为晶上系统提供电能。
返回图1，本发明具体实施例还提供了晶上液冷系统100，该晶上液冷系统100包括硅基板200的正面和与硅基板正面键合的玻璃载板110，将硅基板的正面划分为多个独立的微流道散热区，每个独立的微流动散热区内设有多个相互连接的凹槽210，多个相互连接的凹槽210包括液冷输入端凹槽211、液冷输出端凹槽213和封闭凹槽212，液冷输入端凹槽211和液冷输出端凹槽213分别与玻璃载板110上设有的凹槽111对接从而使得冷却液能够进入封闭凹槽212以实现对芯粒层500热量的交换。
在一具体实施例中，晶上液冷系统100，共包含14块独立的微流道散热区，每块散热区为2*8共16个芯粒散热，系统采用与硅基板同水平尺寸、500um厚的玻璃载板110，与硅基板200采用高温加压的方式键合，硅基板200上表面刻蚀了14条1mm宽、100um深的多个相互连接的凹槽210作为液冷流道。
本发明提供的针对晶上系统的供电装置采用背面垂直供电架构减少了供电路径上硅金属连线至少20层以上，降低了芯粒各电压域的配电损耗，硅基板厚度由传统的100um左右增加到500um以上，降低了硅基板的翘曲。此外，还提高了散热能力和降低了系统的热膨胀系数失配。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化，例如，在每个计算芯粒背面除了布局供电bump外，还可以布局芯粒的输入时钟和配置bump，由供电VRM模块内部的晶振和控制单元对其进行输入和控制。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种针对晶上系统的供电装置，其特征在于，包括：
硅基板；
芯粒层，芯粒层的正面与硅基板的背面键合，芯粒层包括分布于中心区域的计算芯粒，以及分布于边缘区域的接口芯粒，将计算芯粒与计算芯粒，以及计算芯粒与接口芯粒通过嵌入在硅基板的信号互连网络进行并行互连；
IC载板，IC载板的正面与芯粒层的背面键合，在IC载板上负载晶振和光电转换模块，通过时钟信号线将计算芯粒与晶振连接，使得晶振能够向计算芯粒传递时钟信号，通过串行信号线将接口芯粒与光电转换模块连接，使得光电转换模块能够向计算芯粒提供电信号；
和供电系统，供电系统的正面与IC载板的背面键合，所述供电系统通过嵌入在IC载板的供电网络分别向计算芯粒、接口芯粒、晶振和光电转换模块供电。
2.根据权利要求1所述的针对晶上系统的供电装置，其特征在于，所述IC载板包括多个IC基板，将多个IC基板分成四类，所述芯粒层还包括分布于边缘区域的Dummy芯粒；
其中，第一类IC基板的正面与芯粒层中心区域的若干计算芯粒的背面键合；
第二类IC基板的正面与芯粒层边缘区域的若干Dummy芯粒和与所述若干Dummy芯粒相邻的若干计算芯粒的背面键合，在第二类IC基板的背面，且与所述若干Dummy芯粒的对应位置还键合晶振；
第三类IC基板的正面与芯粒层边缘区域的若干接口芯粒和与所述若干接口芯粒相邻的若干计算芯粒的背面键合，在第三类IC基板的正面和/或背面，且邻近接口芯粒处键合对应的光电转换模块；
第四类IC基板的正面与芯粒层角区域的若干接口芯粒和若干Dummy芯粒，以及与所述角区域的若干接口芯粒和若干Dummy芯粒均相邻的若干计算芯粒的背面键合，在第四类IC基板的正面和/或背面，且邻近角区域的接口芯粒处还分别键合对应的光电转换模块，在第四类IC基板的背面，且与位于角区域的若干Dummy芯粒的对应位置键合晶振。
3.根据权利要求2所述的针对晶上系统的供电装置，其特征在于，所述时钟信号线穿过Dummy芯粒将计算芯粒与晶振相连。
4.根据权利要求2所述的针对晶上系统的供电装置，其特征在于，在Dummy芯粒表面进行bump布局，包括：
所述Dummy芯粒的正面布局若干Dummy输入差分时钟bump，若干Dummy输入差分时钟bump通过硅基板内部的时钟信号线与对应的计算芯粒内的时钟链的一端连接；
所述Dummy芯粒的背面布局若干Dummy输出差分时钟bump，若干Dummy输出差分时钟bump通过时钟信号线与对应的晶振连接。
5.根据权利要求1所述的针对晶上系统的供电装置，其特征在于，在所述计算芯粒表面进行bump布局，包括：
在计算芯粒的正面分别布局计算芯粒并行互连信号bump和时钟信号bump，计算芯粒互连信号bump与信号互连网络连接，时钟信号bump分别与时钟信号线和位于计算芯粒内部的时钟链连接；
在计算芯粒的背面布局若干计算芯粒供电bump，将计算芯粒供电bump与供电网络连接。
6.根据权利要求5所述的针对晶上系统的供电装置，其特征在于，所述时钟信号bump分别与时钟信号线连接和位于计算芯粒内部的时钟链连接，包括：
所述时钟信号bump包括若干计算芯粒差分输入时钟bump和若干计算芯粒差分输出时钟bump，所述若干计算芯粒差分输入时钟bump与时钟信号线连接，所述若干计算芯粒差分输出时钟bump与位于计算芯粒内部的时钟链连接。
7.根据权利要求1所述的针对晶上系统的供电装置，其特征在于，在所述接口芯粒表面进行bump布局，包括：
在接口芯粒的正面分别布局接口芯粒并行互连信号bump和第一串行信号bump，接口芯粒并行互连信号bump与信号互连网络连接，第一串行信号bump与嵌入在硅基板内部的串行信号线连接；
在接口芯粒的背面分别布局接口芯粒供电bump和第二串行信号bump，接口芯粒供电bump与供电网络连接，第二串行信号bump与嵌入在IC载板内部的串行信号线连接。
8.根据权利要求1所述的针对晶上系统的供电装置，其特征在于，所述供电系统包括VRM模块层、冷却层和稳压模块层：
其中，所述VRM模块层的正面与IC载板的背面键合，所述VRM模块层包括多个VRM模块，每个VRM模块通过供电网络向对应的计算芯粒、接口芯粒、晶振或光电转换模块提供电压；
所述冷却层的正面与VRM模块层的背面固定连接，所述冷却层的内部包括多条液冷流道，每条液冷流道的输入端口和输出端口分别与水冷机连接，通过水冷机控制每条液冷流道内的冷却液的流速从而实现同时对VRM模块和稳压模块交换热量；
所述稳压模块层的正面与冷却层的背面固定连接，所述稳压模块层包括多个稳压模块，通过柔性连接线将每个稳压模块与对应的VRM模块进行连接，通过柔性导线将稳压模块稳压后的直流电压输入至VRM模块。
9.根据权利要求8所述的针对晶上系统的供电装置，其特征在于，所述冷却层的正面和背面均设有导热衬垫，通过导热衬垫和柔性连接线补偿IC载板与VRM模板间的安装高度公差。
10.根据权利要求1所述的针对晶上系统的供电装置，其特征在于，还包括晶上液冷系统，晶上液冷系统包括硅基板的正面和与硅基板正面键合的玻璃载板；
其中，将硅基板的正面划分为多个独立的微流道散热区，每个独立的微流动散热区内设有多个相互连接的凹槽，多个相互连接的凹槽包括液冷输入端凹槽、液冷输出端凹槽和封闭凹槽，液冷输入端凹槽和液冷输出端凹槽分别与玻璃载板上设有的凹槽对接从而使得冷却液能够进入封闭凹槽以实现对芯粒层热量的交换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311101171.9A CN117153811B (zh) | 2023-08-29 | 2023-08-29 | 一种针对晶上系统的供电装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311101171.9A CN117153811B (zh) | 2023-08-29 | 2023-08-29 | 一种针对晶上系统的供电装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117153811A CN117153811A (zh) | 2023-12-01 |
| CN117153811B true CN117153811B (zh) | 2024-03-05 |
Family
ID=88883689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311101171.9A Active CN117153811B (zh) | 2023-08-29 | 2023-08-29 | 一种针对晶上系统的供电装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117153811B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021159961A1 (zh) * | 2020-02-14 | 2021-08-19 | 华为技术有限公司 | 系统级封装及其制备方法 |
| CN114860054A (zh) * | 2022-07-05 | 2022-08-05 | 之江实验室 | 一种针对晶圆级处理器的供电装置 |
| CN115565993A (zh) * | 2022-10-24 | 2023-01-03 | 天津津航计算技术研究所 | 一种基于硅载板的DDR3和Flash集成方法 |
| CN116049088A (zh) * | 2023-03-30 | 2023-05-02 | 之江实验室 | 一种晶上系统配置管理的总线协议电路拓扑及方法、装置 |
| CN116306455A (zh) * | 2022-12-23 | 2023-06-23 | 之江实验室 | 一种适用于2D-Mesh拓扑的晶上系统的高速配置管理方法 |
| CN116544207A (zh) * | 2023-05-12 | 2023-08-04 | 上海人工智能创新中心 | 一种用于多个同构芯片的系统级互联结构 |
| CN116544206A (zh) * | 2023-05-12 | 2023-08-04 | 上海人工智能创新中心 | 一种具有分离式基板的晶圆级集成结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY197567A (en) * | 2017-02-08 | 2023-06-24 | Intel Corp | Embedded voltage reference plane for system-in-package applications |
| US11041211B2 (en) * | 2018-02-22 | 2021-06-22 | Xilinx, Inc. | Power distribution for active-on-active die stack with reduced resistance |
-
2023
- 2023-08-29 CN CN202311101171.9A patent/CN117153811B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021159961A1 (zh) * | 2020-02-14 | 2021-08-19 | 华为技术有限公司 | 系统级封装及其制备方法 |
| CN114860054A (zh) * | 2022-07-05 | 2022-08-05 | 之江实验室 | 一种针对晶圆级处理器的供电装置 |
| CN115565993A (zh) * | 2022-10-24 | 2023-01-03 | 天津津航计算技术研究所 | 一种基于硅载板的DDR3和Flash集成方法 |
| CN116306455A (zh) * | 2022-12-23 | 2023-06-23 | 之江实验室 | 一种适用于2D-Mesh拓扑的晶上系统的高速配置管理方法 |
| CN116049088A (zh) * | 2023-03-30 | 2023-05-02 | 之江实验室 | 一种晶上系统配置管理的总线协议电路拓扑及方法、装置 |
| CN116544207A (zh) * | 2023-05-12 | 2023-08-04 | 上海人工智能创新中心 | 一种用于多个同构芯片的系统级互联结构 |
| CN116544206A (zh) * | 2023-05-12 | 2023-08-04 | 上海人工智能创新中心 | 一种具有分离式基板的晶圆级集成结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117153811A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230334B2 (en) | Semiconductor integrated circuit chip packages having integrated microchannel cooling modules | |
| US8536693B2 (en) | Tiered integrated circuit assembly and a method for manufacturing the same | |
| US7671449B2 (en) | Structures and methods for an application of a flexible bridge | |
| US7425760B1 (en) | Multi-chip module structure with power delivery using flexible cables | |
| US7649245B2 (en) | Structures and methods for a flexible bridge that enables high-bandwidth communication | |
| CN114759012B (zh) | 基于tsv工艺晶上系统与pcb板互连结构及制造方法 | |
| CN114860054B (zh) | 一种针对晶圆级处理器的供电装置 | |
| WO1998027587A1 (en) | A packaging structure for integrated circuits | |
| EP0630521A1 (en) | Three dimensional, multi-chip module | |
| US11705437B1 (en) | Interconnection structure of system on wafer and PCB base on TSV process and method for manufacturing the same | |
| EP3742480A1 (en) | Interconnect hub for dies | |
| CN115003025B (zh) | 一种可拆卸式晶上系统与pcb板的互连结构及制造方法 | |
| US20180294215A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8009420B1 (en) | Heat transfer of processing systems | |
| US8166644B2 (en) | Method for manufacturing an active socket for facilitating proximity communication | |
| CN117234310B (zh) | 一种针对晶上处理器的辅助系统 | |
| CN117153811B (zh) | 一种针对晶上系统的供电装置 | |
| US10354979B1 (en) | Microcircuit card assembly including dual-sided cooling paths | |
| JP2023510495A (ja) | 冷却を伴うポイントオブロードからの配電 | |
| Secker et al. | Co-design and optimization of a 256-GB/s 3D IC package with a controller and stacked DRAM | |
| US20240164064A1 (en) | ZETTASCALE Supercomputer | |
| US20220238498A1 (en) | Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interpozer | |
| US20230299045A1 (en) | Semiconductor package with capacitance die | |
| KR20240051161A (ko) | 이종 멀티-레이어 구조 | |
| CN117766488A (zh) | 用于增强冷却的半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |