CN116544206A - 一种具有分离式基板的晶圆级集成结构 - Google Patents

一种具有分离式基板的晶圆级集成结构 Download PDF

Info

Publication number
CN116544206A
CN116544206A CN202310540159.1A CN202310540159A CN116544206A CN 116544206 A CN116544206 A CN 116544206A CN 202310540159 A CN202310540159 A CN 202310540159A CN 116544206 A CN116544206 A CN 116544206A
Authority
CN
China
Prior art keywords
circuit board
wafer level
integrated structure
printed circuit
level integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310540159.1A
Other languages
English (en)
Inventor
姜申飞
王立华
王磊
胡杨
潘岳
李霞
朱小云
代旭
郝培霖
韩慧明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Shanghai AI Innovation Center
Original Assignee
Tsinghua University
Shanghai AI Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Shanghai AI Innovation Center filed Critical Tsinghua University
Priority to CN202310540159.1A priority Critical patent/CN116544206A/zh
Publication of CN116544206A publication Critical patent/CN116544206A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明涉及半导体制造技术领域，提出一种具有分离式基板的晶圆级集成结构，包括：第一印刷电路板；多个相互分离的基板，其布置在所述第一印刷电路板的第一面上；转接板，其布置在所述多个基板上；以及多个芯片，其布置在所述转接板上。该结构使用相互分离的多个基板，可以解决基板的尺寸问题，通过基板内部的走线，可以使转接板扇出的C4凸块的间距变大。

Description

一种具有分离式基板的晶圆级集成结构
技术领域
本发明总的来说涉及半导体制造技术领域。具体而言，本发明涉及一种具有分离式基板的晶圆级集成结构。
背景技术
晶圆级封装(WLP，Wafer Level Package)是指直接在晶圆上进行大多数或者全部的封装测试程序后，再进行切割(Singulation)以形成单颗的芯片组件的封装技术。晶圆级封装具有封装尺寸较小以及电性表现较好的优点，目前已被广泛应用于低脚数消费性集成电路(IC，Integrated Circuit)的封装。
现有技术中，中国专利“CN114823592A”公开了一种晶上系统结构及其制备方法，该结构包括晶圆基板、集成芯粒、系统配置板和系统散热模组。所述晶圆基板和集成芯粒通过晶圆基板上表面的晶圆微凸点阵列和集成芯粒下表面的芯粒微凸点阵列键合相连；所述晶圆基板和系统配置板通过晶圆基板上的铜柱阵列和系统配置板下表面的焊盘键合相连；晶圆基板和系统配置板之间设有塑封层，塑封晶圆基板、集成芯粒和铜柱阵列；所述集成芯粒之间通过晶圆基板的顶部设置的重布线层电连接；所述系统配置板通过所述重布线层以及铜柱阵列与集成芯粒电连接；所述系统散热模组贴合在晶圆基板的下表面。
然而现有技术仍存在下列问题：多个晶圆级芯片之间的连接数量有限；晶圆级芯片之间互联线的数量受限；晶圆级芯片之间带宽受限；晶圆级芯片之间的通信通路长，因此需要借道转接板(Interposer)、基板(Substrate)或者印刷电路板(PCB)来进行通信，其供电通路长、散热效果差。
发明内容
为至少部分解决现有技术中的上述问题，本发明提出一种具有分离式基板的晶圆级集成结构，包括：
第一印刷电路板；
多个相互分离的基板，其布置在所述第一印刷电路板的第一面上；
转接板，其布置在所述多个基板上；以及
多个芯片，其布置在所述转接板上。
在本发明一个实施例中规定，所述多个基板通过球栅阵列与所述第一印刷电路板的第一面连接，其中每个基板与所述多个芯片的其中之一对应；和\或
所述多个基板通过C4凸块与所述转接板的第二面连接。
在本发明一个实施例中规定，所述多个芯片通过微凸块与所述转接板的第一面连接。
在本发明一个实施例中规定，所述转接板上设有硅通孔。
在本发明一个实施例中规定，所述芯片包括多个同构芯片和\或多个裸芯片，所述同构芯片包括计算芯片、接口芯片以及存储芯片。
在本发明一个实施例中规定，多个所述芯片通过混合键合互联。
在本发明一个实施例中规定，所述具有分离式基板的晶圆级集成结构还包括垂直供电模块，其包括：
多个直流输入端；
多个电压调节电路板，所述电压调节电路板与所述直流输入端连接；
多个电源连接器，所述电源连接器与所述电压调节电路板连接；
第二印刷电路板，其第二面与所述多个电源连接器连接，其中所述第二印刷电路板被配置为增加机械强度；以及
多个二级电源模组，其与所述第二印刷电路板的第一面连接，并且与所述第一印刷电路板模块的第二面连接。
在本发明一个实施例中规定，所述具有分离式基板的晶圆级集成结构还包括：
第一散热模块，其布置在所述多个芯片上，所述第一散热模块通过机械支撑件与所述第一印刷电路板的第一面连接；
第二散热模块，其布置在多个电压调节电路板之间；以及
第三散热模块，其布置在所述电压调节电路板的周围。
在本发明一个实施例中规定，所述第二散热模块和\或第三散热模块是一体式散热器和机械支撑件。
在本发明一个实施例中规定，所述具有分离式基板的晶圆级集成结构还包括：
输入/输出连接器，其布置在所述第一印刷电路板的第二面上，所述输入/输出连接器被配置为通过线缆与外部电路板连接。
本发明至少具有如下有益效果：本发明提出一种具有分离式基板的晶圆级集成结构，其中将多个芯片通过转接板(Interposer)实现高速片间互联，极大的减少对外连接的输入/输出(IO，Input/Output)通路数量。该结构集成了垂直供电模组，在功能上除了常规的芯片功能，一体化集成了提高电源完整性的器件。该结构设有多个散热模块，可以实现对于超过千瓦功耗的芯片本身以及电源模组的有效散热。该结构使用相互分离的多个基板，可以解决基板的尺寸问题，通过基板内部的走线，可以使转接板扇出的C4凸块的间距(Pitch)变大。并且该结构在转接板的周围集成输入/输出连接器，可以将往外扇出的IO通路与供电通路分开，进一步便于系统之间的互联。输入/输出连接器与外部的PCB子卡可以通过满足信号完整性的高速线缆(Cable)连接。对于需要扇出的IO或者高速信号，可以将转接板与PCB通过直接打线的方式互联，减少高速信号在基板上的信号衰减。
附图说明
为进一步阐明本发明的各实施例中具有的及其它的优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了本发明一个实施例中一个具有分离式基板的晶圆级集成结构的平面示意图。
图2示出了本发明一个实施例中一个具有分离式基板的晶圆级集成结构的剖面示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了本发明一个实施例中一个具有分离式基板的晶圆级集成结构的平面示意图。如图1所示，所述晶圆级集成结构包括第一印刷电路板(PCB)101、转接板(Interposer)102、芯片(Die)103以及连接器(Connector)104。其中所述转接板102以及多个所述连接器104布置在所述印刷电路板101上，多个所述连接器104布置在所述转接板102的周围，多个所述芯片103布置在所述转接板102上。
图2示出了本发明一个实施例中一个具有分离式基板的晶圆级集成结构的剖面示意图，下面结合图2进一步说明该结构。如图2所示，所述第一印刷电路板101用于基板(Substrate)的扇出，其第一面可以通过球栅阵列(BGA，Ball Grid Array)201与多个相互分离的基板202连接，其中每个基板202可以与所述芯片103的其中之一对应。所述多个基板202可以通过C4凸块(C4(Controlled Collapse Chip Connection)Bump)与所述转接板102的第二面连接。所述转接板102上设有硅通孔(TSV，Through Silicon Via)。多个芯片103可以通过微凸块(Micro bump)与所述转接板102的第一面连接。并且转接板102与第一印刷电路板101还可以直接通过打线的方式互联，以减少高速信号在基板上的信号衰减。
相互分离的多个基板202可以解决基板的尺寸问题，通过基板202内部的走线，可以使转接板102扇出的C4凸块的间距(Pitch)变大，并且可以使球栅阵列的间距与第一印刷电路板101进行再流动(Reflow)时要求的间距一致(该间距例如可以是500um)。
所述芯片103可以包括多个同构芯片和\或切割完毕、测试通过但是尚未封装的不同功能的裸芯片，其中所述同构芯片例如可以是计算芯片(Compute Die)、接口芯片(IODie)以及存储芯片(HBM或者DDR)等类型的芯片。多个所述芯片103可以通过混合键合(Hybrid Bonding)互联，其中术语“混合键合”是指将芯片上的Cu电极以及介电层同时键合，通过混合键合可以省去微凸块(Micro bump)，将键合的互联节距缩小至10μm以下。由于减少了互联的宽度和间距(Pitch)，因此极大的提高了互联的密度，进而带来了互联带宽的提升。
所述第一印刷电路板101的第二面可以与垂直供电模块以及所述连接器104连接，其中连接器104布置在所述垂直供电模块的周围。所述连接器104可以直接或者通过线缆(Cable)与外部设备206连接。所述外部设备206可以是低速的通用输入输出(GPIO，General-Purpose Input/Output)PCB，或者高速的双倍数据率(DDR，Double Data Rate)PCB、外围设备互联标准快速版(PCIE，Peripheral Component Interconnect Express)PCB、以太网(Ethernet)PCB等外接子卡或者设备。
所述垂直供电模块包括多个直流输入端(DC IN)2041、多个电压调节电路板(VRPCB)2042、多个电源连接器(Power Connector)2043、多个二级电源模组(MCM，Multi-ChipModule)2044以及第二印刷电路板2045。
其中所述直流输入端2041与所述电压调节电路板2042连接。所述电压调节电路板2042上布置有电压调节模块(VRM，Voltage Regulator Module)以及电感电容滤波模块(LC)。所述电压调节电路板2042与所述电源连接器2043连接。多个所述电源连接器2043与所述第二印刷电路板2045的第二面连接，并且多个所述二级电源模组2044与所述第二印刷电路板2045的第一面连接。所述第二印刷电路板2045用于增加机械强度，其上设有铜柱205，所述铜柱205可以提供第一级电路(电压调节电路板2042)以及第二级电路(二级电源模组2044)之间的电流通路。
在该结构上可以布置多个散热模块。其中所述芯片103上可以布置第一散热模块(Top Thermal Module)2031，所述第一散热模块2031可以通过机械支撑件(ME，MechanicalElement)207与所述第一印刷电路板101的第一面连接。在所述垂直供电模块中，多个电压调节电路板2042之间可以布置第二散热模块2032。在所述垂直供电模块的外围可以布置第三散热模块2033。所述第二散热模块2032以及所述第三散热模块2033可以是一体式散热器和机械支撑件(Integrated Radiator and Mechanical Support Components)，也就是说所述第二散热模块2032以及所述第三散热模块2033可以同时起到散热和机械支持的作用。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种具有分离式基板的晶圆级集成结构，其特征在于，包括：
第一印刷电路板；
多个相互分离的基板，其布置在所述第一印刷电路板的第一面上；
转接板，其布置在所述多个基板上；以及
多个芯片，其布置在所述转接板上。
2.根据权利要求1所述的具有分离式基板的晶圆级集成结构，其特征在于，所述多个基板通过球栅阵列与所述第一印刷电路板的第一面连接，其中每个基板与所述多个芯片的其中之一对应；和\或
所述多个基板通过C4凸块与所述转接板的第二面连接。
3.根据权利要求2所述的具有分离式基板的晶圆级集成结构，其特征在于，所述多个芯片通过微凸块与所述转接板的第一面连接。
4.根据权利要求1所述的具有分离式基板的晶圆级集成结构，其特征在于，所述转接板上设有硅通孔。
5.根据权利要求1所述的具有分离式基板的晶圆级集成结构，其特征在于，所述芯片包括多个同构芯片和\或多个裸芯片，所述同构芯片包括计算芯片、接口芯片以及存储芯片。
6.根据权利要求5所述的具有分离式基板的晶圆级集成结构，其特征在于，多个所述芯片通过混合键合互联。
7.根据权利要求1所述的具有分离式基板的晶圆级集成结构，其特征在于，还包括垂直供电模块，其包括：
多个直流输入端；
多个电压调节电路板，所述电压调节电路板与所述直流输入端连接；
多个电源连接器，所述电源连接器与所述电压调节电路板连接；
第二印刷电路板，其第二面与所述多个电源连接器连接，其中所述第二印刷电路板被配置为增加机械强度；以及
多个二级电源模组，其与所述第二印刷电路板的第一面连接，并且与所述第一印刷电路板模块的第二面连接。
8.根据权利要求7所述的具有分离式基板的晶圆级集成结构，其特征在于，还包括：
第一散热模块，其布置在所述多个芯片上，所述第一散热模块通过机械支撑件与所述第一印刷电路板的第一面连接；
第二散热模块，其布置在多个电压调节电路板之间；以及
第三散热模块，其布置在所述电压调节电路板的周围。
9.根据权利要求8所述的具有分离式基板的晶圆级集成结构，其特征在于，所述第二散热模块和\或第三散热模块是一体式散热器和机械支撑件。
10.根据权利要求1所述的具有分离式基板的晶圆级集成结构，其特征在于，还包括：
输入/输出连接器，其布置在所述第一印刷电路板的第二面上，所述输入/输出连接器被配置为通过线缆与外部电路板连接。
CN202310540159.1A 2023-05-12 2023-05-12 一种具有分离式基板的晶圆级集成结构 Pending CN116544206A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310540159.1A CN116544206A (zh) 2023-05-12 2023-05-12 一种具有分离式基板的晶圆级集成结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310540159.1A CN116544206A (zh) 2023-05-12 2023-05-12 一种具有分离式基板的晶圆级集成结构

Publications (1)

Publication Number Publication Date
CN116544206A true CN116544206A (zh) 2023-08-04

Family

ID=87443215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310540159.1A Pending CN116544206A (zh) 2023-05-12 2023-05-12 一种具有分离式基板的晶圆级集成结构

Country Status (1)

Country Link
CN (1) CN116544206A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153811A (zh) * 2023-08-29 2023-12-01 之江实验室 一种针对晶上系统的供电装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153811A (zh) * 2023-08-29 2023-12-01 之江实验室 一种针对晶上系统的供电装置
CN117153811B (zh) * 2023-08-29 2024-03-05 之江实验室 一种针对晶上系统的供电装置

Similar Documents

Publication Publication Date Title
US8390109B2 (en) Chip package with plank stack of semiconductor dies
EP3007225B1 (en) Semiconductor package assembly
US7230334B2 (en) Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
US7772708B2 (en) Stacking integrated circuit dies
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
CN112133696B (zh) 封装件及其形成方法
CN110323143B (zh) 包括多芯片模块的电子卡
JP2014099591A (ja) ブリッジング・ブロックを使用したマルチチップ・モジュール接続
KR20120007839A (ko) 적층형 반도체 패키지의 제조방법
CN111128990A (zh) 集成电路封装件
CN116544206A (zh) 一种具有分离式基板的晶圆级集成结构
CN116544207A (zh) 一种用于多个同构芯片的系统级互联结构
CN111508928A (zh) 封装装置
CN116387260A (zh) 一种用于异构芯片的晶圆级集成结构
US8493765B2 (en) Semiconductor device and electronic device
EP3866193A1 (en) Backside integrated voltage regulator for integrated circuits
CN110544673B (zh) 一种多层次融合的三维系统集成结构
US20200227355A1 (en) Through-Core Via
US20200321275A1 (en) Over and under interconnects
US20210167038A1 (en) Dual in-line memory module
CN116686085A (zh) 一种芯片封装结构、其制作方法及电子设备
CN116387261A (zh) 一种用于同构芯片的晶圆级集成结构
EP3073527A1 (en) Semiconductor package assembly
CN112397475A (zh) 具有微细间距硅穿孔封装的扇出型封装晶片结构及单元
CN221057427U (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination