CN111508928A - 封装装置 - Google Patents

封装装置 Download PDF

Info

Publication number
CN111508928A
CN111508928A CN202010052914.8A CN202010052914A CN111508928A CN 111508928 A CN111508928 A CN 111508928A CN 202010052914 A CN202010052914 A CN 202010052914A CN 111508928 A CN111508928 A CN 111508928A
Authority
CN
China
Prior art keywords
rigid
package
layer
flexible substrate
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010052914.8A
Other languages
English (en)
Inventor
郑淑蓉
余振华
刘重希
蔡豪益
潘国龙
郭庭豪
赖季晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111508928A publication Critical patent/CN111508928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

一种封装装置包括封装。所述封装包括：多个管芯；包封体，包封所述多个管芯；以及重布线结构，位于所述多个管芯及包封体之上。所述封装装置还包括：第一插座，结合到重布线结构的顶表面；以及刚性/柔性衬底，结合到重布线结构的顶表面。所述刚性/柔性衬底包括：第一刚性部分；第二刚性部分；以及柔性部分，夹置在第一刚性部分与第二刚性部分之间。所述封装装置还包括：第二插座，结合到刚性/柔性衬底的第一刚性部分；以及连接件模块，结合到刚性/柔性衬底的第二刚性部分。

Description

封装装置
技术领域
本发明实施例是有关于一种封装装置。
背景技术
半导体装置被用于各种电子应用(例如，个人计算机、手机、数字相机以及其他电子装备)中。半导体装置通常是通过以下步骤来制作：在半导体衬底之上依序沉积绝缘层或介电层、导电层、以及半导体层；以及利用光刻(lithography)来对所述各种材料层进行图案化，以在其上形成电路组件(circuit component)及元件。通常在单一个半导体晶片上制造数十或数以百计的集成电路(integrated circuit)。通过沿切割道(scribe line)对所述集成电路进行锯切来使个别管芯单体化。接着将所述个别管芯单独地封装在多芯片模块中或其他类型的封装中。
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续地提高，半导体产业已经历快速成长。在很大程度上，集成密度的此种提高是源自最小特征大小(minimum feature size)的连番减小(例如，将半导体工艺节点朝子20纳米节点(sub-20nm node)缩减)，此使得更多的组件能集成到给定面积中。随着近来对微型化、更高速度、及更大频宽(bandwidth)、以及降低功率的消耗及延迟的需求增加，对半导体管芯的更小且更具创造性的封装技术的需求已增加。
随着半导体技术的进一步发展，堆叠的半导体装置(stacked semiconductordevice)(例如，三维集成电路(three dimensional integrated circuit，3DIC))已成为一种有效的替代方案来进一步减小半导体装置的实体大小。在堆叠半导体装置中，在不同的半导体晶片上制作有源电路，例如逻辑电路、存储器电路、处理器电路等。可将两个或更多个半导体晶片安装或堆叠在彼此顶上，以进一步降低半导体装置的形状因数(formfactor)。叠层封装(package-on-package，POP)装置为其中先对管芯进行封装且接着将所述管芯与另一个或另一些经封装管芯封装在一起的一种类型的3DIC。封装上芯片(chip-on-package，COP)装置为其中先对管芯进行封装且接着将所述管芯与另一个或另一些管芯封装在一起的另一种类型的3DIC。
发明内容
本发明实施例提供一种封装装置，包括封装、第一插座、刚性/柔性衬底、第二插座以及连接件模块。封装包括：多个管芯；包封体，包封所述多个管芯；以及重布线结构，位于所述多个管芯及所述包封体之上。第一插座结合到重布线结构的顶表面。刚性/柔性衬底结合到重布线结构的顶表面。所述刚性/柔性衬底包括：第一刚性部分；第二刚性部分；以及柔性部分，夹置在第一刚性部分与第二刚性部分之间。第二插座结合到刚性/柔性衬底的第一刚性部分。连接件模块结合到刚性/柔性衬底的第二刚性部分。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开内容的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A、图1B及图1C示出根据一些实施例的封装的俯视图及剖视图。
图2示出根据一些实施例的封装装置的剖视图。
图3到图7示出根据一些实施例的刚性/柔性衬底的剖视图。
图8示出根据一些实施例的封装的剖视图。
图9示出根据一些实施例的封装装置的剖视图。
图10示出根据一些实施例的封装装置的剖视图。
图11A及图11B示出根据一些实施例的封装的俯视图及剖视图。
图12示出根据一些实施例的封装装置的剖视图。
图13是示出根据一些实施例的形成封装的方法的流程图。
[符号的说明]
100A、100B、201、203、800、901、903、1001、1003、1100、1201、1203：封装
101：封装组件
103、117：插座
105、109、119、123、1101、1105、1107：连接件接头
107A、107B、205、207、300、400、500、600、700、801、905、907、1005、1007、1205：刚性/柔性衬底
111、301、401、501、601、701：第一刚性部分
113、303、403、503、603、703：第二刚性部分
115、305、405、505、605、705：柔性部分
121：连接件模块
125：集成电路(IC)管芯(或芯片)
125A、125B：IC管芯
127：包封体
129：接触接垫
131：钝化层
133：管芯连接件
135：保护/缓冲层
137：重布线结构
137A：精细特征部分
137B：粗糙特征部分
139、145：绝缘层
141、147：导线
143、149：导通孔
200、900、1000、1200：封装装置
307、607、707：第一刚性层
307a、311a、407a、509a：不连贯部分/第一不连贯部分
307b、311b、407b、509b：不连贯部分/第二不连贯部分
309、409、507、609、709：柔性层
311、611、711：第二刚性层
313、315、411、511：开口
407、509：刚性层
1103：中介层衬底
1300：方法
1301、1303、1305、1307、1309：步骤
BB：线
T1、T2、T3：厚度
W1、W2、W3：宽度
具体实施方式
以下公开内容提供用于实施本发明实施例的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。除图中所绘示的取向外，所述空间相对性用语旨在还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
针对具体上下文中的实施例(即，包括集成电路封装(例如，集成扇出型(integrated fan-out，InFO)封装)的封装装置)来阐述实施例。然而，其他实施例也可应用到其他电连接的组件，包括但不限于：叠层封装总成(package-on-package assemblies)、管芯对管芯总成(die-to-die assemblies)、晶片对晶片总成(wafer-to-waferassmblies)、管芯对衬底总成、对封装进行组装、对衬底、中介层(interposer)等进行处理、或者对输入组件、板、管芯或其他组件进行安装、或者用于连接封装或对任意类型的集成电路或电气组件(electrical component)的组合进行安装。
本文中所述的各种实施例使用刚性/柔性衬底，以通过附接到刚性/柔性衬底的高速连接件在相邻的InFO封装之间提供高频宽内连。在一些实施例中，刚性/柔性衬底还使用附接到刚性/柔性衬底的插座(socket)来提供InFO封装与外部系统之间的内连。在一些实施例中，刚性/柔性衬底会消除高引脚密度连接件(high-pin-density connector)的面积限制。在一些实施例中，刚性/柔性衬底允许附接用于以下应用的高引脚密度连接件：高频宽应用(例如数据中心、服务器、高功率计算(high power computing，HPC)应用、人工智能(artificial intelligence，AI)服务器的加速器、云计算应用(cloud computingapplication)或边缘计算应用(edge computing application)、网络应用等)。在一些实施例中，刚性/柔性衬底的使用使得内连根据晶片翘曲而弯曲的灵活性增加，且使得克服与相邻的InFO封装之间的高度不均匀相关的问题。
图1A、图1B及图1C示出根据一些实施例的封装100A/100B的俯视图及剖视图。图1A示出封装100A/100B的俯视图，而图1B示出沿着图1A中所示的线BB的封装100A的剖视图且图1C示出沿着图1A中所示的线BB的封装100B的剖视图。在一些实施例中，封装100A/100B包括封装组件101。在一些实施例中，封装组件101是集成扇出型(InFO)封装，例如扇出型晶片级封装(fan-out wafer level package，FOWLP)。参照图1B，封装组件101包括包封在包封体127中的多个集成电路(IC)管芯(或芯片)125。
IC管芯125中的每一者可为逻辑管芯(例如，中央处理器(central processingunit，CPU)、图形处理器(graphic processing unit，GPU)、系统芯片(system-on-a-chip，SoC)、应用处理器(application processor，AP)、微控制器(microcontroller)等)、存储器管芯(例如，动态随机存取存储器(dynamic random access memory，DRAM)管芯、静态随机存取存储器(static random access memory，SRAM)管芯等)、电源管理管芯(powermanagement die)(例如，电源管理集成电路(power management integrated circuit，PMIC)管芯)、射频(radio frequency，RF)管芯、传感器管芯、微机电系统(micro-electro-mechanical-system，MEMS)管芯、信号处理管芯(例如，数字信号处理(digital signalprocessing，DSP)管芯)、前端管芯(front-end die)(例如，模拟前端(analog front-end，AFE)管芯)、应用专用管芯(application-specific die)(例如，应用专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)等)、其组合等。
IC管芯125可形成在晶片中，所述晶片可包括在后续步骤中被单体化以形成IC管芯125的不同的装置区。可根据适用的制造工艺对IC管芯125进行处理以形成集成电路。在一些实施例中，IC管芯125中的每一者包括衬底(未单独示出)、位于衬底上的一个或多个有源和/或无源装置(未单独示出)、以及位于所述一个或多个有源和/或无源装置及衬底之上的内连结构(未单独示出)。在一些实施例中，衬底可由硅形成，但是衬底还可由其他III族、IV族、和/或V族元素(例如，硅、锗、镓、砷、及其组合)形成。衬底还可为绝缘体上硅(silicon-on-insulator，SOI)的形式。SOI衬底可包括形成于绝缘体层(例如，埋入式氧化物(buried oxide)和/或类似物质)之上的半导体材料(例如，硅、锗、和/或类似材料)层，所述绝缘体层形成于硅衬底上。另外，可使用的其他衬底包括多层式衬底、梯度衬底(gradient substrate)、混合取向衬底(hybrid orientation substrate)、其任意组合和/或类似者。
衬底具有有源面(例如，图1B中的面朝上的表面)(有时被称为前侧)以及非有源面(例如，图1B中的面朝下的表面)(有时被称为背侧)。所述一个或多个有源和/或无源装置可形成在衬底的前表面处。在一些实施例中，所述一个或多个有源和/或无源装置可包括例如晶体管、电容器、电阻器、二极管、光电二极管、熔丝(fuses)等装置。在一些实施例中，可使用适合的形成方法在衬底之上形成所述一个或多个有源和/或无源装置。
在一些实施例中，内连结构可包括多个介电层(例如层间介电(inter-layerdielectric，ILD)/金属间介电(inter-metal dielectric，IMD)层)以及位于介电层内的内连件(例如导线及通孔)。介电层可例如通过所属领域中已知的任意适合的方法(例如旋转涂布(spin-on coating)法、化学气相沉积(chemical vapor deposition，CVD)、等离子体增强型CVD(plasma enhanced CVD，PECVD)、其组合等)由例如以下材料的低介电常数介电材料形成：磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、氟硅酸盐玻璃(fluorinated silicate Glass，FSG)、碳掺杂氧化硅(carbon doped silicon oxide，SiOxCy)、旋涂玻璃(Spin-On-Glass)、旋涂聚合物(Spin-On-Polymer)、硅碳材料(silicon carbon material)、其化合物、其复合物、其组合等。在一些实施例中，可使用例如镶嵌工艺(damascene process)、双镶嵌工艺(dual damascene process)、其组合等在介电层中形成内连件。在一些实施例中，内连件可包含铜、铜合金、银、金、钨、钽、铝、其组合等。在一些实施例中，内连件在衬底上所形成的所述一个或多个有源和/或无源装置之间提供电连接，从而形成期望的集成电路。
在一些实施例中，IC管芯125中的每一者还包括位于内连结构之上的多个接触接垫(contact pad)129。接触接垫129可通过内连结构电耦合到所述一个或多个有源和/或无源装置。在一些实施例中，接触接垫129可包含导电材料，例如铝、铜、钨、银、金、其组合等。在一些实施例中，可使用例如以下方法在内连结构之上形成导电材料：物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、电化学镀覆(electro-chemical plating)、无电镀覆(electroless plating)、其组合等。随后，将导电材料图案化以形成接触接垫129。在一些实施例中，可使用适合的光刻及刻蚀技术将导电材料图案化。一般来说，光刻技术涉及沉积光刻胶材料(未示出)，随后对光刻胶材料进行照射(曝光)及显影以移除光刻胶材料的一部分。剩余的光刻胶材料保护下伏的材料(例如，接触接垫129的导电材料)不受后续处理步骤(例如，刻蚀)的影响。可对导电材料应用适合的刻蚀工艺(例如，反应性离子刻蚀(reactive ion etch，RIE)或其他干式刻蚀、各向同性或各向异性湿式刻蚀、或任意其他适合的刻蚀或图案化工艺)以移除导电材料的经暴露部分并形成接触接垫129。随后，可使用例如灰化工艺以及之后的湿式清洁工艺来移除光刻胶材料。
在一些实施例中，在内连结构及接触接垫129之上形成有钝化层131。在一些实施例中，钝化层131可包括一个或多个非可光图案化的(non-photo-patternable)绝缘材料(例如氮化硅、氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(borosilicate glass，BSG)、硼掺杂磷硅酸盐玻璃(boron-doped phosphosilicate glass，BPSG)、其组合等)层，且可使用CVD、PVD、ALD、旋转涂布工艺、其组合等来形成。在一些实施例中，可将钝化层131图案化以暴露出接触接垫129。可使用适合的光刻及刻蚀方法来将钝化层131图案化。
在一些实施例中，管芯连接件133(例如导电柱(例如，由金属(例如铜)形成的导电柱))延伸穿过钝化层131中的开口且实体耦合及电耦合到接触接垫129中的相应者。管芯连接件133可通过例如镀覆等形成。管芯连接件133电耦合IC管芯125的相应的集成电路。视需要，可在管芯连接件133上设置焊料区(例如，焊料球或焊料凸块)。焊料区可用于对IC管芯125实行芯片探针(chip probe，CP)测试。可对IC管芯125实行CP测试以判断IC管芯125是否是已知良好管芯(known good die，KGD)。因此，只有作为已知良好管芯的IC管芯125会经历后续处理并被封装，且未通过CP测试的管芯则不被封装。在测试之后，可在后续处理步骤中移除焊料区。
在一些实施例中，在IC管芯125的有源侧(active side)上(例如在钝化层131及管芯连接件133上)可(或可不)形成有保护/缓冲层135。保护/缓冲层135在横向上包封管芯连接件133，且保护/缓冲层135与IC管芯125在横向上相鄰接(coterminous)。最初，保护/缓冲层135可隐埋管芯连接件133，使得保护/缓冲层135的最顶部表面位于管芯连接件133的最顶部表面上方。在其中焊料区设置在管芯连接件133上的一些实施例中，保护/缓冲层135也可隐埋焊料区。作为另外一种选择，可在形成保护/缓冲层135之前移除焊料区。
保护/缓冲层135可由可光图案化的绝缘材料(例如聚苯并噁唑(polybenzoxazole，PBO)、聚酰亚胺(polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)、其组合等)形成，且可使用旋转涂布工艺、叠层工艺(lamination process)、其组合等形成。在一些实施例中，在IC管芯125的形成期间，管芯连接件133通过保护/缓冲层135暴露出来。在一些实施例中，管芯连接件133保持隐埋且在对IC管芯125进行封装的后续工艺期间暴露出来。使管芯连接件133暴露可移除管芯连接件133上可能存在的任意焊料区。
在一些实施例中，IC管芯125是包括多个衬底的堆叠装置。举例来说，IC管芯125可为存储器装置，例如混合存储器立方体(hybrid memory cube，HMC)装置、高频宽存储器(high bandwidth memory，HBM)装置或包括多个存储器管芯的类似装置。在这种实施例中，IC管芯125包括通过衬底穿孔(through-substrate via，TSV)内连的多个衬底。所述衬底中的每一者可(或可不)具有内连结构。
在一些实施例中，IC管芯125包封在包封体127中。在一些实施例中，将IC管芯125附接到载体衬底(未示出)，且在载体衬底之上以及在IC管芯125之上并环绕IC管芯125形成包封体127。接着对包封体127实行平坦化工艺以暴露出IC管芯125的管芯连接件133。在平坦化工艺之后，包封体127的最顶部表面、管芯连接件133的最顶部表面及保护/缓冲层135的最顶部表面共面。平坦化工艺可为例如化学机械抛光(chemical-mechanical polish，CMP)。在一些实施例中，包封体127可包含模制化合物(molding compound)，例如环氧树脂、树脂、可模制聚合物等。可在模制化合物实质上为液体的情况下涂覆模制化合物，且接着可通过化学反应(例如环氧树脂或树脂中的化学反应)将模制化合物固化。在其他实施例中，模制化合物可为于涂覆时呈凝胶或可延展固体(malleable solid)的紫外(ultraviolet，UV)或热固化聚合物，其能够设置在IC管芯125周围及IC管芯125之间。
在一些实施例中，封装组件101还包括形成在IC管芯125及包封体127之上的重布线结构137。重布线结构137包括精细特征部分(fine-featured portion)137A及位于精细特征部分137A之上的粗糙特征部分(coarse-featured portion)137B。重布线结构137包括金属化图案及绝缘层。金属化图案还可被称为重布线层或重布线(redistribution line)。重布线结构137被示为具有六层金属化图案的实例。在重布线结构137中可形成有更多或更少的绝缘层及金属化图案。重布线结构137的精细特征部分137A及粗糙特征部分137B包括不同大小的金属化图案及绝缘层。
在一些实施例中，重布线结构137的精细特征部分137A包括多个绝缘层139(由虚线表示)以及位于所述多个绝缘层139内的重布线层(包括导线141及导通孔143)。在一些实施例中，所述多个绝缘层139可包含非可光图案化的绝缘材料，例如氮化硅、氧化硅、PSG、BSG、BPSG、其组合等，且可使用CVD、PVD、ALD、旋转涂布工艺、其组合等来形成。在一些实施例中，导线141及导通孔143可使用例如镶嵌工艺、双镶嵌工艺、其组合等形成在绝缘层139中。在一些实施例中，导线141及导通孔143可包含铜、铜合金、银、金、钨、钽、铝、其组合等。
在一些实施例中，重布线结构137的粗糙特征部分137B包括多个绝缘层145(由虚线表示)以及位于所述多个绝缘层145内的重布线层(包括导线147及导通孔149)。在一些实施例中，所述多个绝缘层145可包含可光图案化的绝缘材料，例如PBO、PI、BCB、其组合等，且可使用旋转涂布工艺等形成。在一些实施例中，导线147及导通孔149可包含铜、铜合金、银、金、钨、钽、铝、其组合等。在一些实施例中，用于形成重布线层的工艺步骤包括使用适合的光刻方法将绝缘层145中的相应一者图案化以在其中形成开口。接着在绝缘层145中的所述相应的一者之上及开口中沉积晶种层(未示出)。晶种层可包括一个或多个铜层、钛层、镍层、金层、锰层、其组合的层等，且可通过ALD、PVD、溅镀、其组合等形成。随后，在晶种层之上沉积其中具有开口的图案化掩模(未示出)以界定重布线层的期望图案。接着通过电化学镀覆工艺、无电镀覆工艺、ALD、PVD、溅镀、其组合等在图案化掩模的开口中及晶种层的经暴露部分上形成导电材料。随后，移除图案化掩模且在移除图案化掩模之后也将晶种层的被暴露出的部分移除。在一些实施例中，可使用例如灰化工艺以及之后的湿式清洗工艺来移除包含光刻胶材料的图案化掩模。可使用例如适合的刻蚀工艺来移除晶种层的经暴露部分。对绝缘层145中的每一者重复进行形成重布线层的工艺步骤，直到在重布线结构137的粗糙特征部分137B中形成期望数目的重布线层。
在一些实施例中，重布线结构137的粗特征部分137B的导线147及导通孔149的尺寸(例如长度、宽度、高度及厚度)大于重布线结构137的精细特征部分137A的导线141及导通孔143的尺寸。在这种实施例中，绝缘层145的厚度大于绝缘层139的厚度。
进一步参照图1A、图1B及图1C，使用连接件接头(connector joint)105将多个插座103结合到重布线结构137。在一些实施例中，插座103通过重布线结构137电耦合到IC管芯125。在一些实施例中，插座103中的每一者设置在相应的IC管芯125上方。因此，封装100A/100B包括位于插座103中的每一者下方的IC管芯125。插座103可包括不同的组件，例如可包含不同材料的底盘(chassis)及接触引脚(contact pin)。插座103是可在制造封装100A/100B之后安装的模块(以下进一步论述)的电气接口(electrical interface)及物理接口(physical interface)。举例来说，封装100A/100B的用户可在插座103中安装模块以形成完整的功能系统。选定安装的模块类型取决于期望功能系统的类型。可安装在插座103中的模块的实例包括存储器模块、电压调节器模块、电源模块(power supply module)、集成无源装置(integrated passive device，IPD)模块等。插座103也可被称为计算插座。因此，设置在插座103正下方的IC管芯125A也可被称为计算IC管芯。
在一些实施例中，连接件接头105可包括焊料球、受控塌陷芯片连接(controlledcollapse chip connection，C4)凸块、球栅阵列(ball grid array，BGA)球、微凸块、导电柱、无电镀镍钯浸金(electroless nickel-electroless palladium-immersion gold，ENEPIG)技术形成的凸块等。在其中连接件接头105包含焊料材料的一些实施例中，可实行回焊工艺(reflow process)以将焊料材料成形为期望的凸块形状。在其中连接件接头105包括导电柱的一些实施例中，连接件接头105可还包括可形成在导电柱的顶部上的顶盖层。在一些实施例中，顶盖层可包含焊料、镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金、类似材料、其组合等，且可使用电化学镀覆工艺、无电镀覆工艺、其组合等形成。
参照图1A及图1B，使用连接件接头109将多个刚性/柔性衬底107A结合到重布线结构137。在一些实施例中，刚性/柔性衬底107A通过重布线结构137电耦合到IC管芯125。在一些实施例中，连接件接头109可使用与连接件接头105类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，刚性/柔性衬底107A中的每一者包括第一刚性部分111、第二刚性部分113及夹置在第一刚性部分111与第二刚性部分113之间且将第一刚性部分111连接到第二刚性部分113的柔性部分115。在一些实施例中，柔性部分115被配置成弯曲并使得第一刚性部分111的轴线与第二刚性部分113的轴线形成非零角度。在一些实施例中，刚性/柔性衬底107A还包括导电特征，例如提供封装组件101与结合到刚性/柔性衬底107A的电气组件之间的电连接的导电迹线(conductive trace)。在一些实施例中，使用连接件接头109将刚性/柔性衬底107A的第一刚性部分111附接到重布线结构137，使得刚性/柔性衬底107A的第二刚性部分113以及刚性/柔性衬底107A的柔性部分115的至少部分延伸超过重布线结构137的边缘(与封装组件101的边缘一致)。
在一些实施例中，刚性/柔性衬底107A的第一刚性部分111具有处于约5mm与约50mm之间的宽度W1。在一些实施例中，刚性/柔性衬底107A的第二刚性部分113具有处于约5mm与约50mm之间的宽度W2。在一些实施例中，刚性/柔性衬底107A的柔性部分115具有处于约1mm与约50mm之间的宽度W3。在一些实施例中，W1/W3的比率处于约0.1与约50之间。在一些实施例中，W2/W3的比率处于约0.1与约50之间。在一些实施例中，刚性/柔性衬底107A的第一刚性部分111具有处于约1mm与约8mm之间的厚度T1。在一些实施例中，刚性/柔性衬底107A的第二刚性部分113具有处于约1mm与约8mm之间的厚度T2。在一些实施例中，刚性/柔性衬底107A的柔性部分115具有处于约0.3mm与约2mm之间的厚度T3。在一些实施例中，T1/T3的比率处于约0.5与约27之间。在一些实施例中，T2/T3的比率处于约0.5与约27之间。
在一些实施例中，使用连接件接头119将多个插座117附接到刚性/柔性衬底107A中的每一者的第一刚性部分111的上部表面。在一些实施例中，连接件接头119可使用与连接件接头105类似的材料及方法形成，且于此不再重复所述说明。插座117可类似于插座103且于此不再重复所述说明。在一些实施例中，插座117为封装100A提供输入/输出(input/output，I/O)接口。因此，插座117也可被称为I/O插座。在一些实施例中，插座117中的每一者设置在相应的IC管芯125正上方。因此，封装100A包括位于插座117中的每一者正下方的IC管芯125。因此，设置在插座117正下方的IC管芯125B也可称为I/O接口IC管芯。
在一些实施例中，使用连接件接头123将多个连接件模块121结合到刚性/柔性衬底107A中的每一者的第二刚性部分113的上部表面。在一些实施例中，连接件模块121可为高引脚密度连接件等。连接件模块121是封装100A与外部系统的电气接口及物理接口。在一些实施例中，当封装100A被安装为例如数据中心等较大外部系统的一部分时，连接件模块121可用于将封装100A耦合到外部系统。在其他实施例中，使用连接件模块121将多个封装(例如封装100A)耦合到彼此以形成较大系统。
插座103及插座117、刚性/柔性衬底107A、以及连接件模块121可以各种布局附接到重布线结构137。在一些实施例中，如图1A及图1B中所示，插座103设置在重布线结构137的内部区(与封装组件101的内部区一致)中。在一些实施例中，如图1A及图1B中所示，插座117设置在重布线结构137的周边区(与封装组件101的周边区一致)中。在一些实施例中，如图1A及图1B中所示，刚性/柔性衬底107A设置在重布线结构137的周边区(与封装组件101的周边区一致)中。在一些实施例中，如图1A及图1B中所示，连接件模块121设置在重布线结构137的边缘(与封装组件101的边缘一致)之外。如图1A中所示，封装组件101具有圆形平面图形状。在其他实施例中，封装组件101在平面图中可具有椭圆形状、矩形形状、正方形形状、多边形形状等形状。
参照图1A及图1C，在一些实施例中，刚性部分111可被省略且刚性/柔性衬底107B中的每一者可包括附接到柔性部分115的第二刚性部分113。在这种实施例中，使用连接件接头109将刚性/柔性衬底107B的柔性部分115附接到重布线结构137。此外，使用连接件接头119将所述多个插座117附接到刚性/柔性衬底107B中的每一者的柔性部分115的上部表面。
图2示出根据一些实施例的封装装置200的剖视图。在一些实施例中，封装装置200包括使用各自的连接件模块耦合到彼此的多个封装。图2示出封装装置200的两个相邻的封装201及封装203。在一些实施例中，封装201及封装203类似于以上参照图1A及图1B阐述的封装100A，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在一些实施例中，刚性/柔性衬底205及207中的每一者可使用图1A及图1B中所示的刚性/柔性衬底107A来实施。在一些实施例中，封装201的刚性/柔性衬底205的柔性部分115及封装203的刚性/柔性衬底207的柔性部分115朝下弯曲，使得封装201的连接件模块121附接到封装203的连接件模块121且提供封装201与封装203之间的电连接。在一些实施例中，封装201的连接件模块121及封装203的连接件模块121夹置在封装201的封装组件101的侧壁与封装203的封装组件101的侧壁之间。在替代实施例中，封装201及203可类似于以上参照图1A及图1C阐述的封装100B。在这种实施例中，刚性/柔性衬底205及207中的每一者可使用图1A及图1C中所示的刚性/柔性衬底107B来实施。在一些实施例中，所述多个封装可以与封装201及203类似的方式连接到彼此以形成将在例如以下的高频宽应用中使用的装置：数据中心、服务器、高功率计算(HPC)应用、人工智能(AI)服务器的加速器、云计算应用或边缘计算应用、网络应用等。
进一步参照图1A、图1B、图1C及图2，在一些实施例中，通过使用刚性/柔性衬底107A、107B、205及207，连接件模块121不设置在重布线结构137的周界或边缘内。因此，重布线结构137的更大面积可用于将插座103结合到重布线结构137。此外，通过使用刚性/柔性衬底107A、107B、205及207，可克服与由晶片翘曲引起的相邻封装之间的不均匀高度相关的问题。可将刚性/柔性衬底107A、107B、205及207弯曲以适应相邻封装(例如(举例来说)封装装置200的封装201与封装203)之间的不均匀的高度。
图3示出根据一些实施例的刚性/柔性衬底300的剖视图。在一些实施例中，刚性/柔性衬底300包括第一刚性部分301、第二刚性部分303以及夹置在第一刚性部分301与第二刚性部分303之间且将第一刚性部分301连接到第二刚性部分303的柔性部分305。在一些实施例中，刚性/柔性衬底300包括印刷电路板(printed circuit board，PCB)。在一些实施例中，刚性/柔性衬底300包括第一刚性层307、第二刚性层311以及夹置在第一刚性层307与第二刚性层311之间的柔性层309。在一些实施例中，第一刚性层307及第二刚性层311可包含刚性材料，例如双马来酰亚胺三嗪(bismaleimide triazine，BT)树脂、FR4(由编织玻璃纤维布与阻燃的环氧树脂粘合剂组成的复合材料)、其组合等。在一些实施例中，柔性层309例如包含柔性材料，例如聚合物材料。聚合物材料可包括聚酰亚胺、含氟聚合物/聚酰亚胺复合膜、派拉卢克斯(pyralux)铜卡普顿(kapton)层压体、其组合等。在一些实施例中，第一刚性层307具有处于约1mm与约5mm之间的厚度。在一些实施例中，第二刚性层311具有处于约1mm与约5mm之间的厚度。在一些实施例中，柔性层309具有处于约0.3mm与约2mm之间的厚度。
在一些实施例中，将第一刚性层307图案化以在其中形成开口313。开口313暴露出柔性层309的一部分。图案化工艺可包括适合的光刻及刻蚀方法。在一些实施例中，开口313将第一刚性层307切割成两个不连贯部分(也称为第一不连贯部分)307a及不连贯部分(也称为第二不连贯部分)307b。在一些实施例中，将第二刚性层311图案化以在其中形成开口315。开口315暴露出柔性层309的一部分。图案化工艺可包括适合的光刻及刻蚀方法。在一些实施例中，开口315将第二刚性层311切割成两个不连贯部分(也称为第一不连贯部分)311a及不连贯部分(也称为第二不连贯部分)311b。在一些实施例中，开口313及315暴露出柔性层309的同一部分，柔性层309的所述同一部分形成刚性/柔性衬底300的柔性部分305。
进一步参照图3，第一刚性部分301包括第一刚性层307的第一不连贯部分307a、第二刚性层311的第一不连贯部分311a以及柔性层309的夹置在第一刚性层307的第一不连贯部分307a与第二刚性层311的第一不连贯部分311a之间的一部分。第二刚性部分303包括第一刚性层307的第二不连贯部分307b、第二刚性层311的第二不连贯部分311b以及柔性层309的夹置在第一刚性层307的第二不连贯部分307b与第二刚性层311的第二不连贯部分311b之间的一部分。在一些实施例中，刚性/柔性衬底300的第一刚性部分301、第二刚性部分303及柔性部分305包括导电特征，例如提供与附接到刚性/柔性衬底300的电气组件的电连接的导电迹线(未示出)。在一些实施例中，刚性/柔性衬底107A、205及207(参见图1A、图1B及图2)可由刚性/柔性衬底300来实施。在一些实施例中，刚性/柔性衬底107B(参见图1A及图1C)可在移除不连贯部分307a及311a之后由刚性/柔性衬底300来实施。
图4示出根据一些实施例的刚性/柔性衬底400的剖视图。在一些实施例中，刚性/柔性衬底400包括第一刚性部分401、第二刚性部分403及夹置在第一刚性部分401与第二刚性部分403之间且将第一刚性部分401连接到第二刚性部分403的柔性部分405。在一些实施例中，刚性/柔性衬底400包括印刷电路板(PCB)。在一些实施例中，刚性/柔性衬底400包括刚性层407以及位于刚性层407之上的柔性层409。在一些实施例中，刚性层407可使用与以上参照图3阐述的第一刚性层307类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，柔性层409可使用与以上参照图3阐述的柔性层309类似的材料及方法形成，且于此不再重复所述说明。
在一些实施例中，将刚性层407图案化以在其中形成开口411。开口411暴露出柔性层409的下部表面的一部分。图案化工艺可包括适合的光刻及刻蚀方法。在一些实施例中，开口411将刚性层407切割成两个不连贯部分(也称为第一不连贯部分)407a及不连贯部分(也称为第二不连贯部分)407b。柔性层409的被开口411暴露出的部分形成刚性/柔性衬底400的柔性部分405。第一刚性部分401包括刚性层407的第一不连贯部分407a以及柔性层409的设置在刚性层407的第一不连贯部分407a正上方的一部分。第二刚性部分403包括刚性层407的第二不连贯部分407b以及柔性层409的设置在刚性层407的第二不连贯部分407b正上方的一部分。在一些实施例中，刚性/柔性衬底107A、205及207(参见图1A、图1B及图2)可由刚性/柔性衬底400来实施。在一些实施例中，刚性/柔性衬底107B(参见图1A及图1C)可在移除不连贯部分407a之后由刚性/柔性衬底400来实施。
图5示出根据一些实施例的刚性/柔性衬底500的剖视图。在一些实施例中，刚性/柔性衬底500包括第一刚性部分501、第二刚性部分503以及夹置在第一刚性部分501与第二刚性部分503之间且将第一刚性部分501连接到第二刚性部分503的柔性部分505。在一些实施例中，刚性/柔性衬底500包括印刷电路板(PCB)。在一些实施例中，刚性/柔性衬底500包括柔性层507以及位于柔性层507之上的刚性层509。在一些实施例中，刚性层509可使用与以上参照图3阐述的第二刚性层311类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，柔性层507可使用与以上参照图3阐述的柔性层309类似的材料及方法形成，且于此不再重复所述说明。
在一些实施例中，将刚性层509图案化以在其中形成开口511。开口511暴露出柔性层507的上部表面的一部分。图案化工艺可包括适合的光刻及刻蚀方法。在一些实施例中，开口511将刚性层509切割成两个不连贯部分(也称为第一不连贯部分)509a及不连贯部分(也称为第二不连贯部分)509b。柔性层507的被开口511暴露出的部分形成刚性/柔性衬底500的柔性部分505。第一刚性部分501包括刚性层509的第一不连贯部分509a以及柔性层507的设置在刚性层509的第一不连贯部分509a正下方的一部分。第二刚性部分503包括刚性层509的第二不连贯部分509b以及柔性层507的设置在刚性层509的第二不连贯部分509b正下方的一部分。在一些实施例中，刚性/柔性衬底107A、205及207(参见图1A、图1B及图2)可由刚性/柔性衬底500来实施。在一些实施例中，刚性/柔性衬底107B(参见图1A及图1C)可在移除不连贯部分509a之后由刚性/柔性衬底500来实施。
图6示出根据一些实施例的刚性/柔性衬底600的剖视图。在一些实施例中，刚性/柔性衬底600包括第一刚性部分601、第二刚性部分603以及夹置在第一刚性部分601与第二刚性部分603之间且将第一刚性部分601连接到第二刚性部分603的柔性部分605。在一些实施例中，刚性/柔性衬底600包括印刷电路板(PCB)。在一些实施例中，刚性/柔性衬底600包括第一刚性层607、第二刚性层611以及夹置在第一刚性层607与第二刚性层611之间的柔性层609。在一些实施例中，第一刚性层607可使用与以上参照图3阐述的第一刚性层307类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，第二刚性层611可使用与以上参照图3阐述的第二刚性层311类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，柔性层609可使用与以上参照图3阐述的柔性层309类似的材料及方法形成，且于此不再重复所述说明。
将第一刚性层607图案化以暴露出柔性层609的下部表面的一部分，且将第二刚性层611图案化以暴露出柔性层609的上部表面的一部分。图案化工艺可包括适合的光刻及刻蚀方法。第一刚性部分601包括第二刚性层611的剩余部分以及柔性层609的设置在第二刚性层611的所述剩余部分正下方的一部分。第二刚性部分603包括第一刚性层607的剩余部分以及柔性层609的设置在第一刚性层607的所述剩余部分正上方的一部分。柔性层609的夹置在第一刚性部分601与第二刚性部分603之间的一部分形成刚性/柔性衬底600的柔性部分605。在一些实施例中，刚性/柔性衬底107A、205及207(参见图1A、图1B及图2)可由刚性/柔性衬底600来实施。在一些实施例中，刚性/柔性衬底107B(参见图1A及图1C)可在移除第二刚性层611之后由刚性/柔性衬底600来实施。
图7示出根据一些实施例的刚性/柔性衬底700的剖视图。在一些实施例中，刚性/柔性衬底700包括第一刚性部分701、第二刚性部分703以及夹置在第一刚性部分701与第二刚性部分703之间且将第一刚性部分701连接到第二刚性部分703的柔性部分705。在一些实施例中，刚性/柔性衬底700包括印刷电路板(PCB)。在一些实施例中，刚性/柔性衬底700包括第一刚性层707、第二刚性层711以及夹置在第一刚性层707与第二刚性层711之间的柔性层709。在一些实施例中，第一刚性层707可使用与以上参照图3阐述的第一刚性层307类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，第二刚性层711可使用与以上参照图3阐述的第二刚性层311类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，柔性层709可使用与以上参照图3阐述的柔性层309类似的材料及方法形成，且于此不再重复所述说明。
将第一刚性层707图案化以暴露出柔性层709的下部表面的一部分，且将第二刚性层711图案化以暴露出柔性层709的上部表面的一部分。图案化工艺可包括适合的光刻及刻蚀方法。第一刚性部分701包括第一刚性层707的剩余部分以及柔性层709的设置在第一刚性层707的所述剩余部分正上方的一部分。第二刚性部分703包括第二刚性层711的剩余部分以及柔性层709的设置在第二刚性层711的所述剩余部分正下方的一部分。柔性层709的夹置在第一刚性部分701与第二刚性部分703之间的一部分形成刚性/柔性衬底700的柔性部分705。在一些实施例中，刚性/柔性衬底107A、205及207(参见图1A、图1B及图2)可由刚性/柔性衬底700来实施。在一些实施例中，刚性/柔性衬底107B(参见图1A及图1C)可在移除第一刚性层707之后由刚性/柔性衬底700来实施。
图8示出根据一些实施例的封装800的剖视图。在一些实施例中，封装800可类似于以上参照图1A及图1B阐述的封装100A，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在这种实施例中，刚性/柔性衬底801可由图1A及图1B中所示的刚性/柔性衬底107A来实施。刚性/柔性衬底801也可分别由图3到图7中所示的刚性/柔性衬底300、400、500、600或700来实施。与封装100A不同，封装800包括结合到刚性/柔性衬底801的第二刚性部分113的下部表面的连接件模块121。在替代实施例中，封装800可类似于以上参照图1A及图1C阐述的封装100B，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在这种实施例中，刚性/柔性衬底801可由图1A及图1C中所示的刚性/柔性衬底107B来实施。
图9示出根据一些实施例的封装装置900的剖视图。在一些实施例中，封装装置900包括使用各自的连接件模块耦合到彼此的多个封装。图9示出封装装置900的两个相邻的封装901及封装903。在一些实施例中，封装901及封装903类似于以上参照图8阐述的封装800，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在一些实施例中，封装901的刚性/柔性衬底905的柔性部分115及封装903的刚性/柔性衬底907的柔性部分115朝上弯曲，使得封装901的连接件模块121附接到封装903的连接件模块121且提供封装901与封装903之间的电连接。在一些实施例中，封装901的连接件模块121及封装903的连接件模块121设置在封装901的封装组件101的最顶部表面及封装903的封装组件101的最顶部表面上方。刚性/柔性衬底905可分别由图1B、图1C、图3到图7中所示的刚性/柔性衬底107A、107B、300、400、500、600或700来实施。刚性/柔性衬底907可分别由图1B、图1C、图3到图7中所示的刚性/柔性衬底107A、107B、300、400、500、600或700来实施。
图10示出根据一些实施例的封装装置1000的剖视图。在一些实施例中，封装装置1000包括使用各自的连接件模块耦合到彼此的多个封装。图10示出封装装置1000的两个相邻的封装1001及封装1003。在一些实施例中，封装1001类似于以上参照图8阐述的封装800，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在一些实施例中，封装1003类似于以上参照图1A及图1B阐述的封装100A，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在替代实施例中，封装1003可类似于以上参照图1A及图1C阐述的封装100B。在一些实施例中，封装1001的刚性/柔性衬底1005的柔性部分115朝上弯曲且封装1003的刚性/柔性衬底1007的柔性部分115朝下弯曲，使得封装1001的连接件模块121附接到封装1003的连接件模块121且提供封装1001与封装1003之间的电连接。在一些实施例中，封装1001的连接件模块121及封装1003的连接件模块121夹置在刚性/柔性衬底1005的第一刚性部分111与刚性/柔性衬底1007的第一刚性部分111之间。刚性/柔性衬底1005可分别由图1B、图1C、图3到图7中所示的刚性/柔性衬底107A、107B、300、400、500、600或700来实施。刚性/柔性衬底1007可分别由图1B、图1C、图3到图7中所示的刚性/柔性衬底107A、107B、300、400、500、600或700来实施。
图11A及图11B示出根据一些实施例的封装1100的俯视图及剖视图。图11A示出封装1100的俯视图，而图11B示出沿着图11A中所示的线BB的封装1100剖视图。在一些实施例中，封装1100类似于以上参照图1A及图1B阐述的封装100A，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在一些实施例中，封装1100的重布线结构137的面积足够大，使得附接到重布线结构137的插座103及插座117以及连接件模块121设置在重布线结构137的周界(与封装组件101的周界一致)内。在这种实施例中，不使用刚性/柔性衬底将插座117及连接件模块121附接到重布线结构137。在一些实施例中，使用连接件接头1101将插座117附接到重布线结构137。在一些实施例中，可使用与以上参照图1B阐述的连接件接头105类似的材料及方法形成连接件接头1101，且于此不再重复所述说明。在一些实施例中，使用连接件接头1105将中介层衬底1103附接到重布线结构137且使用连接件接头1107将连接件模块121附接到中介层衬底1103中的每一者。中介层衬底1103可使用与以上参照图1A及图1B阐述的IC管芯125类似的材料及方法形成，且于此不再重复所述说明。在一些实施例中，中介层衬底1103中可不包括有源装置。在一些实施例中，连接件接头1105及连接件接头1107可使用与以上参照图1B阐述的连接件接头105类似的材料及方法形成，且于此不再重复所述说明。
图12示出根据一些实施例的封装装置1200的剖视图。在一些实施例中，封装装置1200包括使用各自的连接件模块耦合到彼此的多个封装。图12示出封装装置1200的两个相邻的封装1201及封装1203。在一些实施例中，封装1201及封装1203类似于以上参照图11A及图11B阐述的封装1100，相同的特征由相同的参考编号标记，且于此不再重复相同特征的说明。在一些实施例中，刚性/柔性衬底1205将封装1201电连接到封装1203。将多个连接件模块121结合到刚性/柔性衬底1205的第一刚性部分111的下部表面及刚性/柔性衬底1205的第二刚性部分113的下部表面。结合到刚性/柔性衬底1205的第一刚性部分111的下部表面的连接件模块121附接到封装1201的相应的连接件模块121。结合到刚性/柔性衬底1205的第二刚性部分113的下部表面的连接件模块121附接到封装1203的相应的连接件模块121。刚性/柔性衬底1205可分别由图1B、图1C、图3到图7中所示的刚性/柔性衬底107A、107B、300、400、500、600或700来实施。
图13是示出根据一些实施例的形成封装的方法1300的流程图。方法1300从步骤1301开始，在步骤1301中，如以上参照图1A及图1B所述，形成集成扇出型封装(例如图1A及图1B中所示的封装组件101)。在步骤1303中，如以上参照图1A及图1B所述，将第一插座(例如图1A及图1B中所示的插座103)结合到集成扇出型封装。在步骤1305中，如以上参照图1A及图1B所述，将刚性/柔性衬底(例如图1A及图1B中所示的刚性/柔性衬底107A)结合到集成扇出型封装。在步骤1307中，如以上参照图1A及图1B所述，将第二插座(例如图1A及图1B中所示的插座117)结合到刚性/柔性衬底的第一刚性部分。在步骤1309中，如以上参照图1A及图1B所述，将连接件模块(例如图1A及图1B中所示的连接件模块121)结合到刚性/柔性衬底的第二刚性部分。
本公开内容还可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对3D封装或3DIC装置进行验证测试。所述测试结构可包括例如在重布线层中或在衬底上形成的测试接垫(test pad)，以使得能够对3D封装或3DIC进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构实行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯进行中间验证的测试方法来使用，以提高良率并降低成本。
在实施例中，一种封装装置包括封装。所述封装包括：多个管芯；包封体，包封所述多个管芯；以及重布线结构，位于所述多个管芯及所述包封体之上。所述封装装置还包括：第一插座，结合到所述重布线结构的顶表面；以及刚性/柔性衬底，结合到所述重布线结构的所述顶表面。所述刚性/柔性衬底包括：第一刚性部分；第二刚性部分；以及柔性部分，夹置在所述第一刚性部分与所述第二刚性部分之间。所述封装装置还包括：第二插座，结合到所述刚性/柔性衬底的所述第一刚性部分；以及连接件模块，结合到所述刚性/柔性衬底的所述第二刚性部分。
在一实施例中，所述刚性/柔性衬底的所述第一刚性部分包括第一刚性层且柔性层的第一部分。
在一实施例中，所述刚性/柔性衬底的所述第二刚性部分包括第二刚性层且所述柔性层的第二部分。
在一实施例中，所述刚性/柔性衬底的所述柔性部分包括所述柔性层的第三部分，且其中所述柔性层的所述第三部分夹置在所述柔性层的所述第一部分与所述柔性层的所述第二部分之间。
在一实施例中，所述第一刚性层与所述第二刚性层设置在所述柔性层的同一侧上。
在一实施例中，所述第一刚性层与所述第二刚性层设置在所述柔性层的相对的侧上。
在一实施例中，所述刚性/柔性衬底的所述第一刚性部分的厚度不同于所述刚性/柔性衬底的所述柔性部分的厚度。
在另一实施例中，一种封装装置包括：集成扇出型封装；第一插座，结合到所述集成扇出型封装的顶表面的内部部分；以及刚性/柔性衬底，结合到所述集成扇出型封装的所述顶表面的周边部分。所述刚性/柔性衬底包括：第一刚性部分；第二刚性部分；以及柔性部分，将所述第一刚性部分连接到所述第二刚性部分。所述封装装置还包括：第二插座，结合到所述刚性/柔性衬底的所述第一刚性部分的顶表面；以及连接件模块，结合到所述刚性/柔性衬底的所述第二刚性部分。
在一实施例中，所述连接件模块结合到所述刚性/柔性衬底的所述第二刚性部分的顶表面。
在一实施例中，所述连接件模块结合到所述刚性/柔性衬底的所述第二刚性部分的底表面。
在一实施例中，在平面图中，所述刚性/柔性衬底的所述第二刚性部分延伸超过所述集成扇出型封装的周界。
在一实施例中，在所述平面图中，所述刚性/柔性衬底的所述柔性部分的至少一部分延伸超过所述集成扇出型封装的所述周界。
在一实施例中，在所述平面图中，所述第一插座设置在所述集成扇出型封装的所述周界以内。
在一实施例中，在所述平面图中，所述第二插座设置在所述集成扇出型封装的所述周界以外。
在再一实施例中，一种封装装置包括第一封装以及第一刚性/柔性衬底。所述第一刚性/柔性衬底包括：第一刚性部分；第二刚性部分；以及柔性部分，夹置在所述第一刚性部分与所述第二刚性部分之间。所述第一刚性/柔性衬底的所述第一刚性部分结合到所述第一封装的顶表面。所述封装装置还包括第一连接件模块，结合到所述第一刚性/柔性衬底的所述第二刚性部分；第二封装；以及第二刚性/柔性衬底。所述第二刚性/柔性衬底包括：第一刚性部分；第二刚性部分；以及柔性部分，夹置在所述第一刚性部分与所述第二刚性部分之间。所述第二刚性/柔性衬底的所述第一刚性部分结合到所述第二封装的顶表面。所述封装装置还包括：第二连接件模块，结合到所述第二刚性/柔性衬底的所述第二刚性部分。所述第二连接件模块连接到所述第一连接件模块。
在一实施例中，所述封装装置还包括结合到所述第一封装的所述顶表面的第一插座。
在一实施例中，所述封装装置还包括结合到所述第一刚性/柔性衬底的所述第一刚性部分的第二插座。
在一实施例中，所述封装装置还包括结合到所述第二封装的所述顶表面的第三插座。
在一实施例中，所述封装装置还包括结合到所述第二刚性/柔性衬底的所述第一刚性部分的第四插座。
在一实施例中，所述第一刚性/柔性衬底的所述第二刚性部分及所述第二刚性/柔性衬底的所述第二刚性部分夹置在所述第一封装与所述第二封装之间。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

Claims (1)

1.一种封装装置，其特征在于，包括：
封装，所述封装包括：
多个管芯；
包封体，包封所述多个管芯；以及
重布线结构，位于所述多个管芯及所述包封体之上；
第一插座，结合到所述重布线结构的顶表面；
刚性/柔性衬底，结合到所述重布线结构的所述顶表面，所述刚性/柔性衬底包括：
第一刚性部分；
第二刚性部分；以及
柔性部分，夹置在所述第一刚性部分与所述第二刚性部分之间；
第二插座，结合到所述刚性/柔性衬底的所述第一刚性部分；以及
连接件模块，结合到所述刚性/柔性衬底的所述第二刚性部分。
CN202010052914.8A 2019-01-31 2020-01-17 封装装置 Pending CN111508928A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962799129P 2019-01-31 2019-01-31
US62/799,129 2019-01-31
US16/671,322 US11121070B2 (en) 2019-01-31 2019-11-01 Integrated fan-out package
US16/671,322 2019-11-01

Publications (1)

Publication Number Publication Date
CN111508928A true CN111508928A (zh) 2020-08-07

Family

ID=71836695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010052914.8A Pending CN111508928A (zh) 2019-01-31 2020-01-17 封装装置

Country Status (3)

Country Link
US (1) US11121070B2 (zh)
CN (1) CN111508928A (zh)
TW (1) TW202030843A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087299A (ko) * 2020-01-02 2021-07-12 삼성전기주식회사 고주파 모듈 및 이를 포함하는 전자기기
EP4224529A4 (en) * 2020-10-28 2024-03-06 Huawei Tech Co Ltd MULTI-CHIP PACKAGING STRUCTURE, MANUFACTURING METHOD AND ELECTRONIC DEVICE
CN114093770A (zh) 2021-10-27 2022-02-25 珠海越亚半导体股份有限公司 埋嵌封装结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US9177926B2 (en) * 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
CN103493610B (zh) * 2011-04-26 2017-04-05 株式会社村田制作所 刚性柔性基板及其制造方法
KR20150018350A (ko) * 2013-08-08 2015-02-23 삼성전자주식회사 지문인식장치와 그 제조방법 및 전자기기

Also Published As

Publication number Publication date
TW202030843A (zh) 2020-08-16
US11121070B2 (en) 2021-09-14
US20200251407A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US11756928B2 (en) Multi-chip packages
US11855042B2 (en) Method of manufacturing semiconductor structure
US11183487B2 (en) Integrated circuit package and method
US11616026B2 (en) Semiconductor device and method of manufacture
US11380620B2 (en) Semiconductor package including cavity-mounted device
US20190148276A1 (en) Semiconductor packages and methods of forming same
CN111508920A (zh) 封装装置
US11749644B2 (en) Semiconductor device with curved conductive lines and method of forming the same
CN111508928A (zh) 封装装置
CN113314496A (zh) 半导体结构及其形成方法和封装件
US20240021597A1 (en) Molded Dies in Semiconductor Packages and Methods of Forming Same
US20230378080A1 (en) Semiconductor Package and Method
US20230386919A1 (en) Semiconductor package and method comprising formation of redistribution structure and interconnecting die
TW202234537A (zh) 半導體封裝及其製備方法
US20230260896A1 (en) Integrated circuit package and method
US11854994B2 (en) Redistribution structure for integrated circuit package and method of forming same
US11444034B2 (en) Redistribution structure for integrated circuit package and method of forming same
KR102473590B1 (ko) 반도체 디바이스 및 방법
US20230387063A1 (en) Integrated circuit package and method of forming same
US20230260945A1 (en) Semiconductor structure and forming method thereof
US20220293524A1 (en) Structure with interconnection die and method of making same
TW202201679A (zh) 用於半導體裝置的重佈線結構及其形成方法
CN116525558A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200807

WD01 Invention patent application deemed withdrawn after publication