CN114860054A - 一种针对晶圆级处理器的供电装置 - Google Patents

一种针对晶圆级处理器的供电装置 Download PDF

Info

Publication number
CN114860054A
CN114860054A CN202210782350.2A CN202210782350A CN114860054A CN 114860054 A CN114860054 A CN 114860054A CN 202210782350 A CN202210782350 A CN 202210782350A CN 114860054 A CN114860054 A CN 114860054A
Authority
CN
China
Prior art keywords
power supply
processor
substrate
die
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210782350.2A
Other languages
English (en)
Other versions
CN114860054B (zh
Inventor
张坤
邓庆文
胡守雷
李顺斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210782350.2A priority Critical patent/CN114860054B/zh
Publication of CN114860054A publication Critical patent/CN114860054A/zh
Application granted granted Critical
Publication of CN114860054B publication Critical patent/CN114860054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了一种针对晶圆级处理器的供电装置，采用硅基板（3）作为晶圆级处理器的衬底基板，所述供电装置与硅基板（3）贴合，包括供电单元（16），所述供电单元（16）同时为多个处理器Die（2）供电，每个供电单元分为电源去耦层、核心电压层和外围电压层；所述处理器Die（2）连接电源去耦层，所述核心电压层设置于电源去耦层和外围电压层之间。本发明解决了晶圆级处理器的高密度的供电及处理器外围配套电路需求，具有高功率密度、低翘曲、低电源噪声、易维护等优点，可为低压大电流需求的同构或异构晶圆级处理器提供一体化供电解决方案。

Description

一种针对晶圆级处理器的供电装置
技术领域
本发明涉及集成电路技术领域，特别是涉及一种针对晶圆级处理器的供电装置。
背景技术
随着深度学习、大规模数据交换等领域对处理器算力需求的不断提升，单一处理器已经无法满足所有用于大规模数据处理的场景。于是，晶圆级处理器以其极高的互联带宽和功率密度等优势被重新提出，通过将多个同构或异构的处理器裸片（Die）集成在一块晶圆或类似的高速介质上，由高速总线将各个裸片（Die）彼此互联，进而实现一个超大规模的处理器集群，实现一个高性能运算处理系统。
目前现有的晶圆级处理器系统主要有Celebras研发的WSE-2系统和Tesla研发的Dojo系统，它们都包含多个同构处理器，采用12寸基板作为处理器裸片（Die）集群的衬底，其总功率分别为22kw和15kw，其中包含了处理器总功率和电源传输损耗，大量处理器工作在低电压大电流状态，传输损耗不容忽视。
晶圆级处理器的供电系统需要包含对应处理器多个不同电压域的电压转换模块和配套的电感电容等无源器件，多个不同电压域的供电模块会占用大量的安装空间，降低水平平面的功率密度，进而增大传输损耗。此外，因为晶圆级处理器的高速载板主要为了处理器裸片（Die）之间的内部通信，其上基本没有空间布放电路，供电系统中还需包含处理器工作所必备的时钟、复位、下载配置接口、管理接口等电路，这些电路也会占用供电系统的安装空间，进一步降低供电系统平均水平方向的功率密度。
为了降低传输损耗，需要缩短电源传输路径，使用高密度的供电系统为晶圆级处理器供电。
硅基板因其布线精度高、线宽线距小、传输损耗低，传输带宽大，而被广泛采用作为晶圆级处理器的高速基板，供电系统通过与大尺寸晶圆级处理器基板连接进行供电，因为硅基板存在脆性，有易碎的特点，需要考虑翘曲问题和应力问题，即与硅基板对接的供电板需要保持较低的翘曲度并提供较小的应力，在保证翘曲度和应力的同时，也需要为处理器的高频噪声提供泄放路径，降低高频串扰和电磁辐射。
此外，12寸晶圆级处理器可能处在长时间不断电工作场景下，所以在某一部分的供电系统出现故障时，需要在不影响其他供电单元负责的处理器正常工作时对故障供电单元进行拆卸和更换。因此，需要晶圆级处理器的供电单元具有易维护性的特点。
发明内容
为了解决现有技术中存在的上述技术问题，本发明提供了一种针对晶圆级处理器的供电装置。
本发明采用的技术方案如下：
一种针对晶圆级处理器的供电装置，采用硅基板作为晶圆级处理器的衬底基板，所述供电装置与硅基板贴合，包括供电单元，所述供电单元同时为多个处理器Die供电，每个供电单元分为电源去耦层、核心电压层和外围电压层；所述处理器Die连接电源去耦层，所述核心电压层设置于电源去耦层和外围电压层之间。
进一步的，所述电源去耦层包括网格刚性固定板、内部埋入去耦电容的陶瓷基板、第一固定螺丝和第二弹性连接器；所述网格刚性固定板底部对应陶瓷基板的位置设置与陶瓷基板同样数量的方形槽，在网格刚性固定板的上部设置方形孔，所述第一固定螺丝安装在陶瓷基板的四个角上，将陶瓷基板固定在网格刚性固定板上。
进一步的，所述陶瓷基板为多层低温共烧陶瓷板，陶瓷基板通过第一弹性连接器与硅基板上的电源及信号焊盘连接。
进一步的，所述电源去耦层还包括刚性载板，所述电源及信号焊盘对应第一弹性连接器，由两个毛纽扣组成，塞入刚性载板的开孔内。
进一步的，还包括晶圆级处理器液冷金属件，所述晶圆级处理器液冷金属件为圆盘铜质结构，内部为液冷流道，其表面设有与晶圆级处理器和硅基板同样尺寸的槽，将注塑后的硅基板和处理器Die组成的圆盘嵌入到槽中，盖上刚性载板，刚性载板与硅基板之间留有1mm的间距，用于预留硅基板的翘曲空间。
进一步的，所述核心电压层包括第一PCB基板、第二固定螺丝、时钟电路、核心电压转换模块、电感电容和第一连接器，在每8个处理器Die的上方设置一块第一PCB基板，所述第二固定螺丝将第一PCB基板的4个角固定在网格刚性固定板上。
进一步的，所述核心电压转换模块，为对应的8个处理器Die的核心电压供电，选用VTM48EF012T130A00隔离式电压转换模块。
进一步的，所述第一连接器位于第一PCB基板的两侧，在第一PCB基板与核心电压转换模块间设置散热片安装空间。
进一步的，所述外围电压层包含第二PCB基板、第二连接器、若干第一外围电压转换模块、第二外围电压转换模块及配套的电感电容和功能电路；所述第二PCB基板对应安装在8个处理器Die的垂直上方，与第一连接器进行连接。
进一步的，所述第一外围电压转换模块、第二外围电压转换模块及配套的电感电容，供给处理器Die外围接口通信所需的1.2V电压和时钟及缓冲器、EEPROM、调试接口所需3.3V电压；所述功能电路包含IIC调试接口、复位开关、配置选择开关、EEPROM存储电路、电平转换电路和时序控制电路。
本发明的有益效果是，利用三层垂直供电结构为大电流大功率晶圆级处理器进行供电，提升了供电系统的水平平面的功率密度，降低了大电流电压域的传输损耗。利用与处理器Die一一对应的陶瓷基板，降低了与硅基板对接的供电平面的翘曲度，在内部埋入高频去耦电容，节省了电容安装空间并增加了高频去耦能力。利用小块供电刚性载板与陶瓷基板一对多的映射，改善刚性载板与陶瓷基板翘曲度不匹配问题的同时，解决了电压转换模块与处理器Die尺寸不匹配的问题，也实现了部分功能电路的局部共享，节省了电路面积。从供电系统整体来看，独立的小供电单元具备良好的易维护性，使用者或维护者可以在一个单元的供电系统或处理器故障的情况下，单独拆卸此供电单元，然后定位故障和更换供电单元，此过程中其他处理器及供电单元不需要断电，可保持持续工作状态。
附图说明
图1为本发明的针对晶圆级处理器的供电装置剖面结构示意图；
图2为网格刚性固定板底部视图；
图3为网格刚性固定板俯视图。
附图标记含义：1-晶圆级处理器液冷金属件，2-处理器Die，3-硅基板，4-刚性载板，5-第一弹性连接器，6-网格刚性固定板，7-陶瓷基板，8-第一固定螺丝，9-第二弹性连接器，10-第一PCB基板，11-第二固定螺丝，12-第一连接器，13-散热片安装空间，14-第二PCB基板，15-核心电压转换模块，16-供电单元，17-第一外围电压转换模块，18-第二外围电压转换模块，19-第二连接器，20-功能电路，21-螺丝，22-注塑材料部。
具体实施方式
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的针对晶圆级处理器的供电装置用于为晶圆级处理器系统提供电能，作为负载的每个晶圆级处理器Die的尺寸为12*12mm，有两个电压域，分别为：核心电压0.8V/16A、外围接口电压为1.2V/6A，每个处理器Die的其他配套电路，时钟、复位、调试接口、电源管理接口、EEPROM所需电压为3.3V/0.6A，差分156.25MHz时钟输入。采用直径约300mm的12寸硅基板3作为晶圆级处理器的衬底基板，每两个处理器Die的间距为100um，采用16*16的排布一共在硅基板上键合256个处理器Die，处理器Die外围设置有注塑材料部，硅基板3中的高速信号线用作处理器Die之间的数据交互，采用底部供电架构，与硅基板贴合的供电装置通过硅基板上的TSV为晶圆级处理器进行供电。
如图1所述，本发明的针对晶圆级处理器的供电装置，包括供电单元16，所述供电单元16，同时为8个处理器Die 2供电，面积为48.3*24.1mm，整个晶圆级处理器的供电系统共有32个独立的供电单元16，每个供电单元分为三层，即电源去耦层、核心电压层和外围电压层。
所述电源去耦层包括网格刚性固定板6、内部埋入去耦电容的陶瓷基板7、第一固定螺丝8和第二弹性连接器9。如图2和图3所示，所述网格刚性固定板6为10mm厚，直径为400mm的铜板，在网格刚性固定板6底部的陶瓷基板7对应的位置铣出与陶瓷基板7同样数量的尺寸10.1*10.1mm 、深度2mm的方形槽，在网格刚性固定板6的上部铣出尺寸6*6mm、深度8mm的方形孔。使用螺丝21将网格刚性固定板6固定在刚性载板4和晶圆级处理器液冷金属件1上，其方形孔内壁使用油漆做绝缘处理。
所述陶瓷基板7为多层低温共烧陶瓷（LTCC）板，其烧结温度低于900摄氏度，尺寸为10*10mm，硅基板3将每个处理器Die 2上的电源微凸点（bump）进行了初步合并，合并后的焊盘（pad）数量更少，占硅基板上的面积也比处理器Die 2的面积更小，所以陶瓷基板7的边长比处理器Die 2的边长少2mm，陶瓷基板7通过第一弹性连接器5与硅基板3上的电源及信号焊盘（pad）连接。陶瓷基板7的厚度为2mm，层间距为0.1mm，6层内电层用于分配电源和传输信号，翘曲度为0.2%以内，低于标准PCB的0.5%-0.75%翘曲度，其内部埋入去耦电容，介电常数9.8，为标准环氧玻璃布基板PCB的至少两倍以上。
所述第一弹性连接器5数量与硅基板上焊盘（pad）的数量对应，每个焊盘（pad）对应的第一弹性连接器5由两个长2.8mm、直径为0.4mm的毛纽扣（毛纽扣长度和直径比最大为7：1）组成，塞到刚性载板4的开孔内。
所述刚性载板4为4mm厚的陶瓷板，直径为400mm，在与硅基板3上电源和信号焊盘（pad）对应的位置开孔，孔径为0.5mm，每个孔内可容纳0.4mm直径的毛纽扣。
所述晶圆级处理器液冷金属件1为直径400mm的圆盘铜质结构，厚度为100mm，内部为液冷流道，在铜盘表面铣与晶圆级处理器和硅基板同样尺寸的槽，槽内做绝缘处理，然后将注塑后的硅基板3和处理器Die 2组成的圆盘嵌入到槽中，盖上刚性载板4，刚性载板4与硅基板3之间留有1mm的间距，用于预留硅基板的翘曲空间。
所述第一固定螺丝8为直径1.5mm，长度4mm的细平头螺丝，安装在陶瓷基板7的四个角上，将陶瓷基板固定在网格刚性固定板6上。
所述第二弹性连接器9，长度为9mm，传输对应处理器Die 2上的电源、电源地、外围低速信号、时钟及对应的信号地，第二弹性连接器9针对不用应用，规格不同。传输电源及对应地的为直径1mm的大尺寸弹簧针，传输时钟及其他信号的为直径0.5mm的高速低损耗毛纽扣。
所述核心电压层包括第一PCB基板10、第二固定螺丝11、时钟电路、核心电压转换模块15、电感电容、第一连接器12。
所述第一PCB基板10采用Megtron6高速PCB板，尺寸为48.3*24.1*2mm，在每8个处理器Die 2的上方安装一块PCB基板。
所述第二固定螺丝11，为直径2mm、长6mm的平头螺丝，将第一PCB基板10的4个角固定在网格刚性固定板6上。
所述时钟电路，选用SiT9121AC-2B1-33E156.000000T的高性能晶振，尺寸为3.2*2.5*0.75mm，频率为156.25MHz，频率稳定度低至±10PPM，工作电压为3.3V。时钟电路需要提供八路差分156.25MHz时钟分别供给处理器Die 2，使用SY58029UMG-TR时钟扇出缓冲器，尺寸为3*3mm，每片时钟扇出缓冲器可以将一路156.35MHz的晶振输出复制4路差分输出，而每个PCB基板10对应8个处理器Die 2，所以选用两个晶振配合两片时钟扇出缓冲器SY58029UMG-TR共输出8路差分156.25MHz时钟。
所述核心电压转换模块15，为对应的8个处理器Die 2的核心电压供电，8个处理器Die 2共需120A，选用VTM48EF012T130A00隔离式电压转换模块，将48V直流输入转换成0.8V核心电压，最大可输出130A的电流，其尺寸为32.5*22*6.73mm，此隔离式电压转换模块采用高频软开关技术，其整体转换效率可达90%以上，开关频率为3.5MHz，因此其储能电容仅需一个100uF的1210陶瓷电容即可，电容封装尺寸为3.2*2.5mm。
所述第一连接器12位于第一PCB基板10的两侧，其连接器插针负责连接外围电压层传递过来的信号，连接器的外壳负责支撑上层的基板，高度为15mm，在第一PCB基板10与核心电压转换模块15之间设置散热片安装空间13。
所述外围电压层包含第二PCB基板14、第二连接器19、若干第一外围电压转换模块17、第二外围电压转换模块18及配套的电感电容、功能电路20。
所述第二PCB基板14为普通FR-4板材的多层板，其尺寸为48.3*24.1*2mm，与核心电压层的第一PCB基板10保持一致，对应安装在8个处理器Die 2的垂直上方，与第一连接器12进行连接，并使用螺丝将其固定。
所述第二连接器19为5针航空插头，其中两个电源插针用于传输48V直流电压输入和对应的电源地，三个信号插针用于传输电源管理PMBus信号和对应的信号地。
所述第一外围电压转换模块17、第二外围电压转换模块18及配套的电感电容，主要供给处理器Die外围接口通信所需的1.2V电压和时钟及缓冲器、EEPROM、调试接口所需3.3V电压。对于1.2V电压，选用LTM4664模块将48V直流电压转换为1.2V外围通信电压，其尺寸为16*16*7.72mm，最大输出电流为50A，内部集成开关管和电感，只需外面若干储能电容的配合即可，满足8个处理器Die 2共48A的通信电流需求。8个处理器Die 2的外围功能电路3.3V电压共需最大4.8A的电流，选用LTM8071模块，其尺寸为9*11.25*3.32mm，最大输出电流为5A，内部集成开关管和电感，只需外面若干储能电容的配合即可。
所述功能电路20包含IIC调试接口、复位开关、配置选择开关、EEPROM存储电路（型号为AT24C256-SSHL，IIC接口）、电平转换电路，时序控制电路，其中IIC接口的调试电路和存储电路通过总线实现8个处理器Die的共享，时序控制电路选用Xilinx的CPLD对8个处理器Die进行统一集中控制。
本发明实施例提供了一种可提升12寸晶圆级处理器系统供电功率密度和配套电路密度，并改善供电系统翘曲度的装置，为晶圆级处理器供电系统的安装、稳定工作和维护提供保障。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化，如可以将实施例中的底部供电变为顶部供电，即从下至上依次为硅基板、处理器Die、三层供电单元。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种针对晶圆级处理器的供电装置，采用硅基板（3）作为晶圆级处理器的衬底基板，所述供电装置与硅基板（3）贴合，包括供电单元（16），所述供电单元（16）同时为多个处理器Die（2）供电，每个供电单元分为电源去耦层、核心电压层和外围电压层；其特征在于：所述处理器Die（2）连接电源去耦层，所述核心电压层设置于电源去耦层和外围电压层之间。
2.根据权利要求1所述的针对晶圆级处理器的供电装置，其特征在于：所述电源去耦层包括网格刚性固定板（6）、内部埋入去耦电容的陶瓷基板（7）、第一固定螺丝（8）和第二弹性连接器（9）；所述网格刚性固定板（6）底部对应陶瓷基板（7）的位置设置与陶瓷基板（7）同样数量的方形槽，在网格刚性固定板（6）的上部设置方形孔，所述第一固定螺丝（8）安装在陶瓷基板（7）的四个角上，将陶瓷基板（7）固定在网格刚性固定板（6）上。
3.根据权利要求2所述的针对晶圆级处理器的供电装置，其特征在于：所述陶瓷基板（7）为多层低温共烧陶瓷板，陶瓷基板（7）通过第一弹性连接器（5）与硅基板（3）上的电源及信号焊盘连接。
4.根据权利要求3所述的针对晶圆级处理器的供电装置，其特征在于：所述电源去耦层还包括刚性载板（4），所述电源及信号焊盘对应第一弹性连接器（5），由两个毛纽扣组成，塞入刚性载板（4）的开孔内。
5.根据权利要求4所述的针对晶圆级处理器的供电装置，其特征在于：还包括晶圆级处理器液冷金属件（1），所述晶圆级处理器液冷金属件（1）为圆盘铜质结构，内部为液冷流道，其表面设有与晶圆级处理器和硅基板同样尺寸的槽，将注塑后的硅基板（3）和处理器Die（2）组成的圆盘嵌入到槽中，盖上刚性载板（4），刚性载板（4）与硅基板（3）之间留有1mm的间距，用于预留硅基板的翘曲空间。
6.根据权利要求2所述的针对晶圆级处理器的供电装置，其特征在于：所述核心电压层包括第一PCB基板（10）、第二固定螺丝（11）、时钟电路、核心电压转换模块（15）、电感电容和第一连接器（12），在每8个处理器Die（2）的上方设置一块第一PCB基板（10），所述第二固定螺丝（11）将第一PCB基板（10）的4个角固定在网格刚性固定板（6）上。
7.根据权利要求6所述的针对晶圆级处理器的供电装置，其特征在于：所述核心电压转换模块（15），为对应的8个处理器Die（2）的核心电压供电，选用VTM48EF012T130A00隔离式电压转换模块。
8.根据权利要求6所述的针对晶圆级处理器的供电装置，其特征在于：所述第一连接器（12）位于第一PCB基板（10）的两侧，在第一PCB基板（10）与核心电压转换模块（15）之间设置散热片安装空间（13）。
9.根据权利要求6所述的针对晶圆级处理器的供电装置，其特征在于：所述外围电压层包含第二PCB基板（14）、第二连接器（19）、若干第一外围电压转换模块（17）、第二外围电压转换模块（18）及配套的电感电容和功能电路（20）；所述第二PCB基板（14）对应安装在8个处理器Die（2）的垂直上方，与第一连接器（12）进行连接。
10.根据权利要求9所述的针对晶圆级处理器的供电装置，其特征在于：所述第一外围电压转换模块（17）、第二外围电压转换模块（18）及配套的电感电容，供给处理器Die外围接口通信所需的1.2V电压和时钟及缓冲器、EEPROM、调试接口所需3.3V电压；所述功能电路（20）包含IIC调试接口、复位开关、配置选择开关、EEPROM存储电路、电平转换电路和时序控制电路。
CN202210782350.2A 2022-07-05 2022-07-05 一种针对晶圆级处理器的供电装置 Active CN114860054B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210782350.2A CN114860054B (zh) 2022-07-05 2022-07-05 一种针对晶圆级处理器的供电装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210782350.2A CN114860054B (zh) 2022-07-05 2022-07-05 一种针对晶圆级处理器的供电装置

Publications (2)

Publication Number Publication Date
CN114860054A true CN114860054A (zh) 2022-08-05
CN114860054B CN114860054B (zh) 2022-10-14

Family

ID=82626913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210782350.2A Active CN114860054B (zh) 2022-07-05 2022-07-05 一种针对晶圆级处理器的供电装置

Country Status (1)

Country Link
CN (1) CN114860054B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115149514A (zh) * 2022-08-31 2022-10-04 之江实验室 一种针对晶圆处理器的共享控制式供电装置
CN115237822A (zh) * 2022-09-22 2022-10-25 之江实验室 一种针对晶圆级处理器iic配置接口的地址优化装置
CN116803550A (zh) * 2023-08-29 2023-09-26 之江实验室 一种针对晶上系统的测试组装方法及装置
CN117153811A (zh) * 2023-08-29 2023-12-01 之江实验室 一种针对晶上系统的供电装置
CN117234310A (zh) * 2023-11-14 2023-12-15 之江实验室 一种针对晶上处理器的辅助系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180728A (zh) * 2005-04-28 2008-05-14 Nxp股份有限公司 具有处于集成电路芯片顶部的用于电源线和接地线选路的无源综合基板的集成电路组件
US20110305100A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor memory device
TW201604684A (zh) * 2014-06-20 2016-02-01 半導體能源研究所股份有限公司 半導體裝置
US20170263470A1 (en) * 2013-03-08 2017-09-14 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Embedded Conductive Layer for Power/Ground Planes in FO-EWLB
CN107710004A (zh) * 2015-05-29 2018-02-16 R&D电路股份有限公司 集成电路测试环境中探针卡组件的改进的电源瞬变性能（电源完整性）
CN109857218A (zh) * 2019-01-18 2019-06-07 湖南胜云光电科技有限公司 基于vpx架构的国产龙芯3a3000高可靠刀片服务器
CN111176548A (zh) * 2019-12-02 2020-05-19 北京时代民芯科技有限公司 一种基于SiP的一体化星载计算机系统
CN111682012A (zh) * 2020-08-11 2020-09-18 光梓信息科技（上海）有限公司 一种基于晶圆级封装的电源退耦系统、结构及其制备方法
CN113030700A (zh) * 2021-03-04 2021-06-25 强一半导体（苏州）有限公司 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
CN213780903U (zh) * 2021-01-05 2021-07-23 海光信息技术股份有限公司 一种集成电源模块的芯片及板卡

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180728A (zh) * 2005-04-28 2008-05-14 Nxp股份有限公司 具有处于集成电路芯片顶部的用于电源线和接地线选路的无源综合基板的集成电路组件
US20110305100A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor memory device
US20170263470A1 (en) * 2013-03-08 2017-09-14 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Embedded Conductive Layer for Power/Ground Planes in FO-EWLB
TW201604684A (zh) * 2014-06-20 2016-02-01 半導體能源研究所股份有限公司 半導體裝置
CN107710004A (zh) * 2015-05-29 2018-02-16 R&D电路股份有限公司 集成电路测试环境中探针卡组件的改进的电源瞬变性能（电源完整性）
CN109857218A (zh) * 2019-01-18 2019-06-07 湖南胜云光电科技有限公司 基于vpx架构的国产龙芯3a3000高可靠刀片服务器
CN111176548A (zh) * 2019-12-02 2020-05-19 北京时代民芯科技有限公司 一种基于SiP的一体化星载计算机系统
CN111682012A (zh) * 2020-08-11 2020-09-18 光梓信息科技（上海）有限公司 一种基于晶圆级封装的电源退耦系统、结构及其制备方法
CN213780903U (zh) * 2021-01-05 2021-07-23 海光信息技术股份有限公司 一种集成电源模块的芯片及板卡
CN113030700A (zh) * 2021-03-04 2021-06-25 强一半导体（苏州）有限公司 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
N. KAMEHARA等: ""Low inductance thin film capacitors for decoupling applications"", 《2006 17TH INTERNATIONAL ZURICH SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY》 *
卢炜等: "双通道任意波形发生器信号间耦合问题的研究", 《电子测量技术》 *
董海涛等: "基于BT5.0的SoC芯片设计技术研究", 《集成电路应用》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115149514A (zh) * 2022-08-31 2022-10-04 之江实验室 一种针对晶圆处理器的共享控制式供电装置
CN115237822A (zh) * 2022-09-22 2022-10-25 之江实验室 一种针对晶圆级处理器iic配置接口的地址优化装置
CN116803550A (zh) * 2023-08-29 2023-09-26 之江实验室 一种针对晶上系统的测试组装方法及装置
CN117153811A (zh) * 2023-08-29 2023-12-01 之江实验室 一种针对晶上系统的供电装置
CN116803550B (zh) * 2023-08-29 2023-12-22 之江实验室 一种针对晶上系统的测试组装方法及装置
CN117153811B (zh) * 2023-08-29 2024-03-05 之江实验室 一种针对晶上系统的供电装置
CN117234310A (zh) * 2023-11-14 2023-12-15 之江实验室 一种针对晶上处理器的辅助系统
CN117234310B (zh) * 2023-11-14 2024-02-13 之江实验室 一种针对晶上处理器的辅助系统

Also Published As

Publication number Publication date
CN114860054B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
CN114860054B (zh) 一种针对晶圆级处理器的供电装置
US7425760B1 (en) Multi-chip module structure with power delivery using flexible cables
US6888235B2 (en) Power delivery system for integrated circuits utilizing discrete capacitors
US6418029B1 (en) Interconnect system having vertically mounted passive components on an underside of a substrate
US20060095639A1 (en) Structures and methods for proximity communication using bridge chips
US6600220B2 (en) Power distribution in multi-chip modules
US7473102B2 (en) Space transforming land grid array interposers
US20100325882A1 (en) System And Method For Processor Power Delivery And Thermal Management
US6556455B2 (en) Ultra-low impedance power interconnection system for electronic packages
WO1996023320A1 (en) High performance integrated circuit package
CN106711565B (zh) 一种小型化三维倒置t/r组件
CN1809974B (zh) 用于处理封装/母板的谐振的电容器相关的系统
CN117234310B (zh) 一种针对晶上处理器的辅助系统
US7266788B2 (en) Via/BSM pattern optimization to reduce DC gradients and pin current density on single and multi-chip modules
US8166644B2 (en) Method for manufacturing an active socket for facilitating proximity communication
CN111508921B (zh) 具有双面对外接点的半导体芯片组
CN117597774A (zh) 集成顶侧电力输送热技术
CN117153811B (zh) 一种针对晶上系统的供电装置
US20230299045A1 (en) Semiconductor package with capacitance die
JP3016460B2 (ja) 電子装置の実装構造
WO2023022981A1 (en) Computing system with vertical clock delivery architecture
CN116918047A (zh) 系统级封装器件、电子设备、系统级封装器件的制作方法
CN116759402A (zh) 半导体器件
CN115884508A (zh) 电路组件和电子设备
CN118140196A (zh) 具有竖直时钟传送架构的计算系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant