CN113030700A - 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法 - Google Patents

一种晶圆级测试探针卡及晶圆级测试探针卡装配方法 Download PDF

Info

Publication number
CN113030700A
CN113030700A CN202110240275.2A CN202110240275A CN113030700A CN 113030700 A CN113030700 A CN 113030700A CN 202110240275 A CN202110240275 A CN 202110240275A CN 113030700 A CN113030700 A CN 113030700A
Authority
CN
China
Prior art keywords
hole
guide plate
interposer
plate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110240275.2A
Other languages
English (en)
Other versions
CN113030700B (zh
Inventor
赵梁玉
于海超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Strong Half Conductor Suzhou Co ltd
Original Assignee
Maxone Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxone Semiconductor Suzhou Co Ltd filed Critical Maxone Semiconductor Suzhou Co Ltd
Priority to CN202110240275.2A priority Critical patent/CN113030700B/zh
Publication of CN113030700A publication Critical patent/CN113030700A/zh
Application granted granted Critical
Publication of CN113030700B publication Critical patent/CN113030700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明一种晶圆级测试探针卡及晶圆级测试探针卡装配方法属于探针卡、晶圆测试技术领域;该晶圆级测试探针卡包括PCB板、信号转接板和探针,还包括中介板组、导引板组和间隔件组;所述中介板组包括顶部中介板、底部中介板及低功耗中介板,所述探针包括电源探针、接地探针、低频信号探针和高频信号探针四种,分别与信号转接板和中介板组连接;该晶圆级测试探针卡装配方法以此执行以下步骤:对齐装针孔、置针、探针限位和连接PCB;本发明通过探针分组为信号去耦、抗干扰、降噪等处理电路提供足够的容纳空间,可隔离或降低不同信号探针之间的耦合和干扰,提升系统的整体测试性能,特别地,可提升系统高频测试能力。

Description

一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
技术领域
本发明一种晶圆级测试探针卡及晶圆级测试探针卡装配方法属于探针卡、晶圆测试技术领域。
背景技术
晶圆测试,是对晶圆上的每个晶粒进行电学特性检测,及早淘汰不合格晶粒或对产品设计进行优化,避免不良品封装带来的成本浪费。探针卡是一种用于晶圆检测的测试装置,通过将测试机的测试信号通过自身传递给被测对象,并将被测对象的响应信号经由自身回传给测试机,实现芯片性能的测试,配合其他测试及分析仪器可以实现完整的芯片优劣、性能高低的测试,实现不良品的筛选,降低不必要的封装成本。
测试过程中,测试探针根据携带信号种类可分为四类,分别是电源探针、接地探针、低频信号探针和高频信号探针。传统探针卡中以上四种探针结构尺寸、形状及材料一致,均通过多层有机基板(MLO)或多层陶瓷基板(MLC)与PCB相连。随着半导体技术的不断发展,芯片工作频率的不断上升,电源完整性问题、地弹反射问题、接地电势不相等、信号插损过大等问题对探针卡测试性能的影响变得越来越大;随着晶圆上衬垫密度的不断增加,所有类型探针均连接到基板上,导致基板剩余空间狭小,难以分布电源去耦、信号降噪滤波以及阻抗匹配等处理器件及电路,而且,携带不同信号的探针之间会互相干扰,影响整体的测试结果。
以噪声滤除为例,专利CB105510649A针对布线基板难以确保足够的电容器安置空间的问题,提供了一种通过在基板边缘分布电容来滤除信号噪声的技术手段。但是,这种方法只能部分解决问题,且由于电容分布于信号基板边缘,距离信号针相对较远,因此噪声滤除效果还有进一步提高的空间。
可见,本领域亟需一种晶圆级测试探针卡,能够保证足够空间容纳信号去耦、抗干扰、降噪等处理电路,有效隔离或降低不同信号探针之间的耦合和干扰,提升系统的电源完整性和信号完整性,特别地,可降低高频信号插入损耗,提升系统高频测试能力,提升系统的整体测试性能。
发明内容
针对上述技术需求,本发明提供一种晶圆级测试探针卡及晶圆级测试探针卡装配方法,可为信号去耦、抗干扰、降噪等处理电路提供足够的容纳空间,隔离或降低不同信号探针之间的耦合和干扰,提升系统的整体测试性能,特别地,可提升系统的电源完整性和信号完整性,提升系统高频测试能力,减少接地噪声。
本发明的目的是这样实现的:
一种晶圆级测试探针卡,包括PCB板、信号转接板和探针,还包括中介板组、导引板组和间隔件组;
所述信号转接板表面分布有图案化的信号转接板金属互联层,信号转接板连接结构、信号转接板信号接口和信号转接板装针固定孔;所述信号转接板连接结构位于所述信号转接板金属互联层上,用于实现所述信号转接板金属互联层与探针的连接;
所述中介板组包括顶部中介板和底部中介板,所述顶部中介板表面分布有顶部中介板金属互联层和顶部中介板连接结构,所述顶部中介板连接结构位于顶部中介板金属互连层上,用于实现顶部中介板金属互联层与探针的连接,所述顶部中介板上还设置有用于容纳探针的顶部中介板通孔、用于接入测试信号的顶部中介板信号接口和装配过程中对准和固定的顶部中介板装针固定孔,所述底部中介板表面分布有底部中介板金属互联层和底部中介板连接结构,所述底部中介板连接结构 位于底部中介板金属互联层上,用于实现底部中介板金属互联层与探针的连接;所述底部中介板上还设置有用于容纳探针的底部中介板通孔、、用于接入测试信号的底部中介板信号接口和装配过程中对准和固定的底部中介板装针固定孔;
所述导引板组包括顶部导引板和底部导引板,所述顶部导引板表面分布有顶部导引板通孔、顶部导引板装针固定孔,底部导引板表面分布有底部导引板通孔、底部导引板装针固定孔一和底部导引板装针固定孔二;
所述探针包括电源探针、接地探针、低频信号探针和高频信号探针;
所述间隔件组用于分隔中介板组、导引板组,中介板组和导引板组,通过设置在间隔件组上的间隔板装针固定孔实现所述中介板组、导引板组,中介板组和导引板组的装配对准和固定;
在信号转接板装针固定孔、顶部中介板装针固定孔、底部中介板装针固定孔、顶部导引板装针固定孔、底部导引板装针固定孔一及间隔板装针固定孔对齐的情况下,所述顶部中介板通孔、底部中介板通孔以及顶部导引板通孔和底部导引板通孔同心;
在信号转接板装针固定孔、顶部中介板装针固定孔、底部中介板装针固定孔、顶部导引板装针固定孔、底部导引板装针固定孔二及间隔板装针固定孔对齐的情况下,所述顶部中介板通孔、底部中介板通孔以及顶部导引板通孔同心,所述底部导引板通孔相对于顶部导引板通孔偏心,用于探针定位;
上述晶圆级探针卡,所述信号转接板、顶部中介板及底部中介板表面及内部根据所容纳探针的类型,分布有电源去耦电容、信号滤波及降噪电路和/或阻抗匹配电路。
上述晶圆级探针卡,所述信号转接板信号接口、顶部中介板信号接口和底部中介板信号接口接入信号种类包括电源信号、接地信号、低频测试信号或高频测试信号;
上述晶圆级测试探针卡,
所述低频信号探针与所述信号转接板连接结构连接,自上而下依次穿过所述顶部中介板通孔、底部中介板通孔、顶部导引板通孔和底部导引板通孔;
所述接地探针与所述顶部中介板连接结构连接,自上而下依次穿过所述底部中介板通孔、顶部导引板通孔和底部导引板通孔;
所述电源探针与所述底部中介板连接结构连接,自上而下依次穿过所述顶部导引板通孔和底部导引板通孔。
上述晶圆级测试探针卡,
所述低频信号探针与所述信号转接板连接结构连接,自上而下依次穿过所述顶部中介板通孔、底部中介板通孔、顶部导引板通孔和底部导引板通孔;
所述接地探针与所述底部中介板连接结构连接,自上而下依次穿过所述顶部导引板通孔和底部导引板通孔;
所述电源探针与所述顶部中介板连接结构连接,自上而下依次穿过所述底部中介板通孔、顶部导引板通孔和底部导引板通孔。
以上晶圆级测试探针卡,所述中介板组还包括用于高频测试的低损耗中介层,所述低损耗中介层表面分布有第一通孔、第二通孔及第三通孔 和高频信号走线,所述第一通孔用于容纳所述低频探针,所述第二通孔用于容纳所述电源探针,所述第三通孔用于容纳所述接地探针。
以上晶圆级测试探针卡,所述中介板组还包括用于高频测试的低损耗中介层,所述低损耗中介层表面分布有第一通孔、第二通孔及第三通孔 和高频信号走线,所述第一通孔用于容纳所述低频探针,所述第二通孔用于容纳所述接地探针,所述第三通孔用于容纳所述电源探针。
进一步地,所述低损耗中介层为刚性电路板,所述刚性电路板由绝缘材料制成,所述绝缘材料为低损耗陶瓷;
所述低损耗中介层为柔性薄膜电路,所述柔性薄膜电路由绝缘材料制成,所述绝缘材料为以聚酰亚胺、聚苯硫醚;在低损耗中介层为柔性薄膜电路的情况下,所述低功耗中介层两端通过弯折与信号转接板或PCB板连接。
进一步地,所述高频信号走线一端连接高频信号连接结构,另一端连接高频连接器接口,所述高频信号连接结构为突起的焊球、平面Pad和/或凹陷的电连接结构,用于实现高频探针与高频信号走线的连接,所述高频连接器接口为SMA同轴连接器等。
一种晶圆级测试探针卡装配方法,具体步骤为:
步骤a、对齐装针孔
将所述信号转接板、中介板组、导引板组及间隔件组所构成的结构翻转安置于操作台上,所述基板位于最下方、中介板组居中,导引板组在上,结构间由间隔件组分隔,调整结构位置,使得所述信号转接板装针固定孔、顶部中介板装针固定孔、底部中介板装针固定孔、顶部导引板装针固定孔、底部导引板装针固定孔一及间隔板装针固定孔对齐,用销钉固定,此时所述顶部中介板通孔、底部中介板通孔以及顶部导引板通孔和底部导引板通孔同心;
步骤b、置针
夹取所述低频信号探针,自上而下依次穿过底部导引板通孔、顶部导引板通孔、底部中介板通孔、和顶部中介板通孔,与所述信号转接板连接结构接触,
夹取所述接地探针,自上而下依次穿过底部导引板通孔、顶部导引板通孔和底部中介板通孔,与所述顶部中介板连接结构接触,夹取所述电源探针,自上而下依次穿过底部导引板通孔和顶部导引板通孔,与所述底部中介板连接结构接触,
夹取所述电源探针,自上而下依次穿过底部导引板通孔、顶部导引板通孔和底部中介板通孔,与所述顶部中介板连接结构接触,夹取所述接地探针,自上而下依次穿过底部导引板通孔和顶部导引板通孔,与所述底部中介板连接结构接触,
步骤c、探针限位
置针完成后,去除步骤a所述的销钉,对所述底部导引板分别施加X和Y方向的位移,使得所述信号转接板装针固定孔、顶部中介板装针固定孔、底部中介板装针固定孔、顶部导引板装针固定孔、间隔板装针固定孔与底部导引板装针固定孔二对齐,使用螺钉进行固定,此时所述顶部中介板通孔、底部中介板通孔以及顶部导引板通孔同心,所述导引板通孔和底部导引板通孔偏心,限定探针位置心;
步骤d、连接PCB
将上述信号转接板、中介板组、导引板组及间隔件组所构成的结构与PCB板连接并固定,完成整体机械结构装配。
有益效果:
第一、通过对探针进行分组处理和增加中介板组结构,实现了探针处理电路的分离和解耦,携带不同种信号的探针连接至不同的板卡上,为信号去耦、抗干扰、降噪等处理电路提供足够的容纳空间,有利于隔离或降低不同信号探针之间的耦合和干扰,提升系统的整体测试性能。
第二、针对高频信号测试应用增加低功耗中介板,利用其低介电常数特性降低系统高频信号的介电损耗,并通过将所述低功耗中介板置于距离被测物平面最近的位置,有效缩短信号路径,降低传输损耗,结合分布于低功耗中介板表面的阻抗匹配电路及其他去耦滤波等电路,可提升系统的电源完整性和信号完整性,提升系统高频测试能力。
附图说明
图1为本发明一种晶圆级探针卡的整体结构示意图。
图2为本发明一种晶圆级探针卡的信号转接板示意图。
图3为本发明一种晶圆级探针卡的顶部中介板示意图。
图4为本发明一种晶圆级探针卡的底部中介板示意图。
图5为本发明一种晶圆级探针卡的导引板组示意图。
图6为本发明一种基于刚性材料低功耗中介板晶圆探针卡的整体示意图。
图7为本发明低功耗中介板。
图8为本发明一种基于薄膜式低功耗中介板晶圆级探针卡的整体示意图。
图9为图8中A处的局部放大图。
图10为图8中B处的局部放大图。
图11为本发明一种晶圆级探针卡装配方法之置针示意图。
图12为本发明一种晶圆级探针卡装配方法之探针限位示意图。
图13为本发明一种晶圆级探针卡装配方法之连接PCB示意图。
图中:1PCB板;2信号转接板;21信号转接板金属互联层;22信号转接板连接结构;23信号转接板信号接口;24信号转接板装针固定孔;3中介板组;31顶部中介板;311顶部中介板金属互联层;312顶部中介板通孔;313顶部中介板连接结构;314顶部中介板信号接口;315顶部中介板装针固定孔;32底部中介板;321底部中介板金属互联层;322底部中介板通孔;323底部中介板连接结构;324底部中介板信号接口;325底部中介板装针固定孔;33低功耗中介层;331第一通孔;332第二通孔;333第三通孔;334高频信号走线;335高频信号连接结构;336高频连接器接口;4导引板组;41顶部导引板;411顶部导引板通孔;412顶部导引板装针固定孔;42底部导引板;421底部导引板通孔;422底部导引板装针固定孔;5探针;51电源探针;52接地探针;53低频信号探针;54高频信号探针;6间隔板组;61间隔板组装针固定孔。
具体实施方式
下面结合附图对本发明具体实施方式做进一步详细描述。
具体实施方式一
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级测试探针卡,如图1-5所示,包括PCB板1、信号转接板2和探针5,还包括中介板组3、导引板组4和间隔件组6;
所述信号转接板2表面分布有图案化的信号转接板金属互联层21,信号转接板连接结构22、信号转接板信号接口23和信号转接板装针固定孔24;所述信号转接板连接结构22位于所述信号转接板金属互联层21上,用于实现所述信号转接板金属互联层21与探针5的连接;
所述中介板组3包括顶部中介板31和底部中介板32,所述顶部中介板31表面分布有顶部中介板金属互联层311和顶部中介板连接结构313,所述顶部中介板连接结构313位于顶部中介板金属互连层311上,用于实现顶部中介板金属互联层311与探针5的连接,所述顶部中介板31上还设置有用于容纳探针5的顶部中介板通孔312、用于接入测试信号的顶部中介板信号接口314和装配过程中对准和固定的顶部中介板装针固定孔315,所述底部中介板32表面分布有底部中介板金属互联层321和底部中介板连接结构323,所述底部中介板连接结构323 位于底部中介板金属互联层321上,用于实现底部中介板金属互联层321与探针5的连接;所述底部中介板32上还设置有用于容纳探针5的底部中介板通孔322、、用于接入测试信号的底部中介板信号接口324和装配过程中对准和固定的底部中介板装针固定孔325;
所述导引板组4包括顶部导引板41和底部导引板42,所述顶部导引板41表面分布有顶部导引板通孔411、顶部导引板装针固定孔412,底部导引板42表面分布有底部导引板通孔421、底部导引板装针固定孔一422和底部导引板装针固定孔二423;
所述探针5包括电源探针51、接地探针52、低频信号探针53和高频信号探针54;
所述间隔件组6用于分隔中介板组3、导引板组4,中介板组3和导引板组4,通过设置在间隔件组6上的间隔板装针固定孔61实现所述中介板组3、导引板组4,中介板组3和导引板组4的装配对准和固定;
在信号转接板装针固定孔24、顶部中介板装针固定孔315、底部中介板装针固定孔325、顶部导引板装针固定孔412、底部导引板装针固定孔一422及间隔板装针固定孔61对齐的情况下,所述顶部中介板通孔312、底部中介板通孔322以及顶部导引板通孔41和底部导引板通孔42同心;
在信号转接板装针固定孔24、顶部中介板装针固定孔315、底部中介板装针固定孔325、顶部导引板装针固定孔412、底部导引板装针固定孔二423及间隔板装针固定孔61对齐的情况下,所述顶部中介板通孔312、底部中介板通孔322以及顶部导引板通孔41同心,所述底部导引板通孔42相对于顶部导引板通孔41偏心,用于探针定位。
具体实施方式二
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级探针卡,在具体实施方式一的基础上,进一步限定:所述信号转接板2、顶部中介板31及底部中介板32表面及内部根据所容纳探针5的类型,分布有电源去耦电容、信号滤波及降噪电路和/或阻抗匹配电路。
具体实施方式三
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级探针卡,在具体实施方式一的基础上,进一步限定:所述信号转接板信号接口23、顶部中介板信号接口314和底部中介板信号接口324接入信号种类包括电源信号、接地信号、低频测试信号或高频测试信号。
具体实施方式四
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级测试探针卡,在具体实施方式一的基础上,进一步限定:
所述低频信号探针53与所述信号转接板连接结构22连接,自上而下依次穿过所述顶部中介板通孔312、底部中介板通孔322、顶部导引板通孔411和底部导引板通孔421;
所述接地探针52与所述顶部中介板连接结构314连接,自上而下依次穿过所述底部中介板通孔322、顶部导引板通孔411和底部导引板通孔421;
所述电源探针53与所述底部中介板连接结构324连接,自上而下依次穿过所述顶部导引板通孔411和底部导引板通孔421。
具体实施方式五
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级测试探针卡,在具体实施方式一的基础上,进一步限定:
所述低频信号探针53与所述信号转接板连接结构22连接,自上而下依次穿过所述顶部中介板通孔312、底部中介板通孔322、顶部导引板通孔411和底部导引板通孔421;
所述接地探针52与所述底部中介板连接结构324连接,自上而下依次穿过所述顶部导引板通孔411和底部导引板通孔421;
所述电源探针53与所述顶部中介板连接结构314连接,自上而下依次穿过所述底部中介板通孔322、顶部导引板通孔411和底部导引板通孔421。
具体实施方式六
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级测试探针卡,在具体实施方式一、具体实施方式二、具体实施方式三、具体实施方式四或具体实施方式五的基础上,进一步限定:所述中介板组3还包括用于高频测试的低损耗中介层33,所述低损耗中介层33表面分布有第一通孔331、第二通孔332及第三通孔 333 和高频信号走线334,所述第一通孔331用于容纳所述低频探针53,所述第二通孔332用于容纳所述电源探针51,所述第三通孔333用于容纳所述接地探针52。
具体实施方式七
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的晶圆级测试探针卡,在具体实施方式一、具体实施方式二、具体实施方式三、具体实施方式四或具体实施方式五的基础上,进一步限定:所述中介板组3还包括用于高频测试的低损耗中介层33,如图6-10所示,所述低损耗中介层33表面分布有第一通孔331、第二通孔332及第三通孔 333 和高频信号走线334,所述第一通孔331用于容纳所述低频探针53,所述第二通孔332用于容纳所述接地探针52,所述第三通孔333用于容纳所述电源探针51。
具体实施方式八
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的圆级测试探针卡,在具体实施方式六或具体实施方式七的基础上,进一步限定:所述低损耗中介层33为刚性电路板,所述刚性电路板由绝缘材料制成,所述绝缘材料为低损耗陶瓷;
所述低损耗中介层33为柔性薄膜电路,所述柔性薄膜电路由绝缘材料制成,所述绝缘材料为以聚酰亚胺、聚苯硫醚;在低损耗中介层33为柔性薄膜电路的情况下,所述低功耗中介层33两端通过弯折与信号转接板2或PCB板1连接。
具体实施方式九
以下是本发明晶圆级测试探针卡的具体实施方式。
本实施方式下的圆级测试探针卡,在具体实施方式六或具体实施方式七的基础上,进一步限定:所述高频信号走线334一端连接高频信号连接结构335,另一端连接高频连接器接口336,所述高频信号连接结构335为突起的焊球、平面Pad和/或凹陷的电连接结构,用于实现高频探针54与高频信号走线334的连接,所述高频连接器接口为SMA同轴连接器等。
具体实施方式十
以下是本发明晶圆级测试探针卡装配方法的具体实施方式。
本实施方式下的晶圆级测试探针卡装配方法,应用于具体实施方式一、具体实施方式二、具体实施方式三、具体实施方式四、具体实施方式五、具体实施方式六、具体实施方式七、具体实施方式八或具体实施方式九所述的晶圆级测试探针卡,所述晶圆级测试探针卡装配方法的具体步骤为:
步骤a、对齐装针孔
将所述信号转接板2、中介板组3、导引板组4及间隔件组5所构成的结构翻转安置于操作台上,所述基板2位于最下方、中介板组3居中,导引板组4在上,结构间由间隔件组6分隔,调整结构位置,使得所述信号转接板装针固定孔24、顶部中介板装针固定孔315、底部中介板装针固定孔325、顶部导引板装针固定孔412、底部导引板装针固定孔一422及间隔板装针固定孔61对齐,用销钉固定,此时所述顶部中介板通孔312、底部中介板通孔322以及顶部导引板通孔41和底部导引板通孔42同心;
步骤b、置针
如图11所示,夹取所述低频信号探针53,自上而下依次穿过底部导引板通孔421、顶部导引板通孔411、底部中介板通孔322、和顶部中介板通孔312,与所述信号转接板连接结构22接触,
夹取所述接地探针52,自上而下依次穿过底部导引板通孔421、顶部导引板通孔411和底部中介板通孔322,与所述顶部中介板连接结构314接触,夹取所述电源探针53,自上而下依次穿过底部导引板通孔421和顶部导引板通孔411,与所述底部中介板连接结构324接触,
夹取所述电源探针53,自上而下依次穿过底部导引板通孔421、顶部导引板通孔411和底部中介板通孔322,与所述顶部中介板连接结构314接触,夹取所述接地探针52,自上而下依次穿过底部导引板通孔421和顶部导引板通孔411,与所述底部中介板连接结构324接触,
步骤c、探针限位
置针完成后,去除步骤a所述的销钉,对所述底部导引板分别施加X和Y方向的位移,使得所述信号转接板装针固定孔24、顶部中介板装针固定孔315、底部中介板装针固定孔325、顶部导引板装针固定孔412、间隔板装针固定孔61与底部导引板装针固定孔二423对齐,使用螺钉进行固定,此时所述顶部中介板通孔312、底部中介板通孔322以及顶部导引板通孔41同心,所述导引板通孔41和底部导引板通孔42偏心,限定探针位置心,如图12所示;
步骤d、连接PCB
将上述信号转接板2、中介板组3、导引板组4及间隔件组5所构成的结构与PCB板连接并固定,完成整体机械结构装配,如图13所示。
需要说明的是,在以上实施例中,只要不矛盾的技术方案,都能够进行排列组合,由于本领域的技术人员能够根据高中阶段所学习的排列组合数学知识,穷尽所有排列组合后的结果,因此这些结果在本申请中不再一一罗列,但应理解为每一种排列组合结果都被本申请所记载。
还需要说明的是,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种晶圆级测试探针卡,包括PCB板(1)、信号转接板(2)和探针(5),其特征在于,还包括中介板组(3)、导引板组(4)和间隔件组(6);
所述信号转接板(2)表面分布有图案化的信号转接板金属互联层(21),信号转接板连接结构(22)、信号转接板信号接口(23)和信号转接板装针固定孔(24);所述信号转接板连接结构(22)位于所述信号转接板金属互联层(21)上,用于实现所述信号转接板金属互联层(21)与探针(5)的连接;
所述中介板组(3)包括顶部中介板(31)和底部中介板(32),所述顶部中介板(31)表面分布有顶部中介板金属互联层(311)和顶部中介板连接结构(313),所述顶部中介板连接结构(313)位于顶部中介板金属互连层(311)上,用于实现顶部中介板金属互联层(311)与探针(5)的连接,所述顶部中介板(31)上还设置有用于容纳探针(5)的顶部中介板通孔(312)、用于接入测试信号的顶部中介板信号接口(314)和装配过程中对准和固定的顶部中介板装针固定孔(315),所述底部中介板(32)表面分布有底部中介板金属互联层(321)和底部中介板连接结构(323),所述底部中介板连接结构(323) 位于底部中介板金属互联层(321)上,用于实现底部中介板金属互联层(321)与探针(5)的连接;所述底部中介板(32)上还设置有用于容纳探针(5)的底部中介板通孔(322)、、用于接入测试信号的底部中介板信号接口(324)和装配过程中对准和固定的底部中介板装针固定孔(325);
所述导引板组(4)包括顶部导引板(41)和底部导引板(42),所述顶部导引板(41)表面分布有顶部导引板通孔(411)、顶部导引板装针固定孔(412),底部导引板(42)表面分布有底部导引板通孔(421)、底部导引板装针固定孔一(422)和底部导引板装针固定孔二(423);
所述探针(5)包括电源探针(51)、接地探针(52)、低频信号探针(53)和高频信号探针(54);
所述间隔件组(6)用于分隔中介板组(3)、导引板组(4),中介板组(3)和导引板组(4),通过设置在间隔件组(6)上的间隔板装针固定孔(61)实现所述中介板组(3)、导引板组(4),中介板组(3)和导引板组(4)的装配对准和固定;
在信号转接板装针固定孔(24)、顶部中介板装针固定孔(315)、底部中介板装针固定孔(325)、顶部导引板装针固定孔(412)、底部导引板装针固定孔一(422)及间隔板装针固定孔(61)对齐的情况下,所述顶部中介板通孔(312)、底部中介板通孔(322)以及顶部导引板通孔(41)和底部导引板通孔(42)同心;
在信号转接板装针固定孔(24)、顶部中介板装针固定孔(315)、底部中介板装针固定孔(325)、顶部导引板装针固定孔(412)、底部导引板装针固定孔二(423)及间隔板装针固定孔(61)对齐的情况下,所述顶部中介板通孔(312)、底部中介板通孔(322)以及顶部导引板通孔(41)同心,所述底部导引板通孔(42)相对于顶部导引板通孔(41)偏心,用于探针定位。
2.根据权利要求1所述的一种晶圆级探针卡,其特征在于,所述信号转接板(2)、顶部中介板(31)及底部中介板(32)表面及内部根据所容纳探针(5)的类型,分布有电源去耦电容、信号滤波及降噪电路和/或阻抗匹配电路。
3.根据权利要求1所述的一种晶圆级探针卡,其特征在于,所述信号转接板信号接口(23)、顶部中介板信号接口(314)和底部中介板信号接口(324)接入信号种类包括电源信号、接地信号、低频测试信号或高频测试信号。
4.根据权利要求1所述的一种晶圆级测试探针卡,其特征在于,
所述低频信号探针(53)与所述信号转接板连接结构(22)连接,自上而下依次穿过所述顶部中介板通孔(312)、底部中介板通孔(322)、顶部导引板通孔(411)和底部导引板通孔(421);
所述接地探针(52)与所述顶部中介板连接结构(314)连接,自上而下依次穿过所述底部中介板通孔(322)、顶部导引板通孔(411)和底部导引板通孔(421);
所述电源探针(53)与所述底部中介板连接结构(324)连接,自上而下依次穿过所述顶部导引板通孔(411)和底部导引板通孔(421)。
5.根据权利要求1所述的一种晶圆级测试探针卡,其特征在于,
所述低频信号探针(53)与所述信号转接板连接结构(22)连接,自上而下依次穿过所述顶部中介板通孔(312)、底部中介板通孔(322)、顶部导引板通孔(411)和底部导引板通孔(421);
所述接地探针(52)与所述底部中介板连接结构(324)连接,自上而下依次穿过所述顶部导引板通孔(411)和底部导引板通孔(421);
所述电源探针(53)与所述顶部中介板连接结构(314)连接,自上而下依次穿过所述底部中介板通孔(322)、顶部导引板通孔(411)和底部导引板通孔(421)。
6.根据权利要求1、2、3、4或5所述的一种晶圆级测试探针卡,其特征在于,所述中介板组(3)还包括用于高频测试的低损耗中介层(33),所述低损耗中介层(33)表面分布有第一通孔(331)、第二通孔(332)及第三通孔 (333) 和高频信号走线(334),所述第一通孔(331)用于容纳所述低频探针(53),所述第二通孔(332)用于容纳所述电源探针(51),所述第三通孔(333)用于容纳所述接地探针(52)。
7.根据权利要求1、2、3、4或5所述的一种晶圆级测试探针卡,其特征在于,所述中介板组(3)还包括用于高频测试的低损耗中介层(33),所述低损耗中介层(33)表面分布有第一通孔(331)、第二通孔(332)及第三通孔 (333) 和高频信号走线(334),所述第一通孔(331)用于容纳所述低频探针(53),所述第二通孔(332)用于容纳所述接地探针(52),所述第三通孔(333)用于容纳所述电源探针(51)。
8.根据权利要求6或7所述的一种晶圆级测试探针卡,其特征在于,所述低损耗中介层(33)为刚性电路板,所述刚性电路板由绝缘材料制成,所述绝缘材料为低损耗陶瓷;
所述低损耗中介层(33)为柔性薄膜电路,所述柔性薄膜电路由绝缘材料制成,所述绝缘材料为以聚酰亚胺、聚苯硫醚;在低损耗中介层(33)为柔性薄膜电路的情况下,所述低功耗中介层(33)两端通过弯折与信号转接板(2)或PCB板(1)连接。
9.根据权利要求6或7所述的一种晶圆级测试探针卡,其特征在于,所述高频信号走线(334)一端连接高频信号连接结构(335),另一端连接高频连接器接口(336),所述高频信号连接结构(335)为突起的焊球、平面Pad和/或凹陷的电连接结构,用于实现高频探针(54)与高频信号走线(334)的连接,所述高频连接器接口为SMA同轴连接器等。
10.一种晶圆级测试探针卡装配方法,其特征在于,具体步骤为:
步骤a、对齐装针孔
将所述信号转接板(2)、中介板组(3)、导引板组(4)及间隔件组(5)所构成的结构翻转安置于操作台上,所述基板(2)位于最下方、中介板组(3)居中,导引板组(4)在上,结构间由间隔件组(6)分隔,调整结构位置,使得所述信号转接板装针固定孔(24)、顶部中介板装针固定孔(315)、底部中介板装针固定孔(325)、顶部导引板装针固定孔(412)、底部导引板装针固定孔一(422)及间隔板装针固定孔(61)对齐,用销钉固定,此时所述顶部中介板通孔(312)、底部中介板通孔(322)以及顶部导引板通孔(41)和底部导引板通孔(42)同心;
步骤b、置针
夹取所述低频信号探针(53),自上而下依次穿过底部导引板通孔(421)、顶部导引板通孔(411)、底部中介板通孔(322)、和顶部中介板通孔(312),与所述信号转接板连接结构(22)接触,
夹取所述接地探针(52),自上而下依次穿过底部导引板通孔(421)、顶部导引板通孔(411)和底部中介板通孔(322),与所述顶部中介板连接结构(314)接触,夹取所述电源探针(53),自上而下依次穿过底部导引板通孔(421)和顶部导引板通孔(411),与所述底部中介板连接结构(324)接触,
夹取所述电源探针(53),自上而下依次穿过底部导引板通孔(421)、顶部导引板通孔(411)和底部中介板通孔(322),与所述顶部中介板连接结构(314)接触,夹取所述接地探针(52),自上而下依次穿过底部导引板通孔(421)和顶部导引板通孔(411),与所述底部中介板连接结构(324)接触,
步骤c、探针限位
置针完成后,去除步骤a所述的销钉,对所述底部导引板分别施加X和Y方向的位移,使得所述信号转接板装针固定孔(24)、顶部中介板装针固定孔(315)、底部中介板装针固定孔(325)、顶部导引板装针固定孔(412)、间隔板装针固定孔(61)与底部导引板装针固定孔二(423)对齐,使用螺钉进行固定,此时所述顶部中介板通孔(312)、底部中介板通孔(322)以及顶部导引板通孔(41)同心,所述导引板通孔(41)和底部导引板通孔(42)偏心,限定探针位置心;
步骤d、连接PCB
将上述信号转接板(2)、中介板组(3)、导引板组(4)及间隔件组(5)所构成的结构与PCB板连接并固定,完成整体机械结构装配。
CN202110240275.2A 2021-03-04 2021-03-04 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法 Active CN113030700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110240275.2A CN113030700B (zh) 2021-03-04 2021-03-04 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110240275.2A CN113030700B (zh) 2021-03-04 2021-03-04 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法

Publications (2)

Publication Number Publication Date
CN113030700A true CN113030700A (zh) 2021-06-25
CN113030700B CN113030700B (zh) 2022-03-08

Family

ID=76467535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110240275.2A Active CN113030700B (zh) 2021-03-04 2021-03-04 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法

Country Status (1)

Country Link
CN (1) CN113030700B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866589A (zh) * 2021-09-03 2021-12-31 长江存储科技有限责任公司 芯片测试装置及芯片测试方法
CN114860054A (zh) * 2022-07-05 2022-08-05 之江实验室 一种针对晶圆级处理器的供电装置
WO2024000761A1 (zh) * 2022-06-30 2024-01-04 上海泽丰半导体科技有限公司 混合型探针卡的制作方法及探针卡

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004650A1 (en) * 1999-07-12 2001-01-18 Pjc Technologies, Inc. Test probe head having encapsulated rigid pins
US20030099097A1 (en) * 2001-11-27 2003-05-29 Sammy Mok Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US20070040565A1 (en) * 2005-08-19 2007-02-22 National University of Singapore, Agency For Science, Technology and Research Compliant probes and test methodology for fine pitch wafer level devices and interconnects
WO2016108520A1 (ko) * 2015-01-04 2016-07-07 김일 검사접촉장치
CN206930744U (zh) * 2017-06-22 2018-01-26 珠海市中芯集成电路有限公司 用于晶圆测试的探针卡及测试系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004650A1 (en) * 1999-07-12 2001-01-18 Pjc Technologies, Inc. Test probe head having encapsulated rigid pins
US20030099097A1 (en) * 2001-11-27 2003-05-29 Sammy Mok Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US20070040565A1 (en) * 2005-08-19 2007-02-22 National University of Singapore, Agency For Science, Technology and Research Compliant probes and test methodology for fine pitch wafer level devices and interconnects
WO2016108520A1 (ko) * 2015-01-04 2016-07-07 김일 검사접촉장치
CN206930744U (zh) * 2017-06-22 2018-01-26 珠海市中芯集成电路有限公司 用于晶圆测试的探针卡及测试系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866589A (zh) * 2021-09-03 2021-12-31 长江存储科技有限责任公司 芯片测试装置及芯片测试方法
WO2024000761A1 (zh) * 2022-06-30 2024-01-04 上海泽丰半导体科技有限公司 混合型探针卡的制作方法及探针卡
CN114860054A (zh) * 2022-07-05 2022-08-05 之江实验室 一种针对晶圆级处理器的供电装置

Also Published As

Publication number Publication date
CN113030700B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
CN113030700B (zh) 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
JP5143921B2 (ja) 被測定デバイス搭載ボード、及びデバイスインタフェース部
US6859054B1 (en) Probe contact system using flexible printed circuit board
US6750136B2 (en) Contact structure production method
US20040008044A1 (en) Contact structure with flexible cable and probe contact assembly using same
US20060006892A1 (en) Flexible test head internal interface
US6641430B2 (en) Contact structure and production method thereof and probe contact assembly using same
US20020155735A1 (en) Contact structure and production method thereof and probe contact assembly using same
US20020179904A1 (en) Contact structure production method
EP0343021A1 (en) Flex dot wafer probe
US20010004556A1 (en) Contact structure and production method thereof and probe contact assembly using same
US20060125498A1 (en) Modularized probe card for high frequency probing
US20050206400A1 (en) Integrated circuit characterization printed circuit board
US6540524B1 (en) Contact structure and production method thereof
US20020048973A1 (en) Contact structure and production method thereof and probe contact assembly using same
KR101149748B1 (ko) 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법
EP0841573A2 (en) Method and apparatus for performing testing of double-sided ball grid array device
US6685498B1 (en) Logic analyzer testing method and configuration and interface assembly for use therewith
US7091732B2 (en) Systems and methods for probing processor signals
TWI747693B (zh) 半導體測試設備的連接器裝置
WO2013077564A1 (ko) 신호 분기 기판을 갖는 프로브 카드
TW202411657A (zh) 自動試驗裝置及其介面裝置
US20070296424A1 (en) Method and apparatus for a paddle board probe card
TW202409586A (zh) 自動試驗裝置及其介面裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 2 / F, building 39, 18 Dongchang Road, Suzhou Industrial Park, 215000

Patentee after: Strong Half Conductor (Suzhou) Co.,Ltd.

Address before: 2 / F, building 39, 18 Dongchang Road, Suzhou Industrial Park, 215000

Patentee before: MAXONE SEMICONDUCTOR (SUZHOU) Co.,Ltd.

CP01 Change in the name or title of a patent holder