CN113866589A - 芯片测试装置及芯片测试方法 - Google Patents

芯片测试装置及芯片测试方法 Download PDF

Info

Publication number
CN113866589A
CN113866589A CN202111030685.0A CN202111030685A CN113866589A CN 113866589 A CN113866589 A CN 113866589A CN 202111030685 A CN202111030685 A CN 202111030685A CN 113866589 A CN113866589 A CN 113866589A
Authority
CN
China
Prior art keywords
chip
feedback signal
test
unit
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111030685.0A
Other languages
English (en)
Inventor
官绪冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111030685.0A priority Critical patent/CN113866589A/zh
Publication of CN113866589A publication Critical patent/CN113866589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

本发明公开了一种芯片测试装置及芯片测试方法。根据本发明实施例的芯片测试装置包括测试单元，用于向芯片提供测试信号，以及获取芯片反馈的反馈信号；探针卡，用于测试单元和芯片之间的电连接，探针卡用于测试信号和反馈信号的传递；以及去耦单元，与测试单元电连接，其中，反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当探针卡与芯片电连接时，去耦单元过滤异常反馈信号。根据本发明实施例的芯片测试装置及芯片测试方法，设置有过滤异常反馈信号的去耦单元，能够防止异常反馈信号与正常反馈信号产生耦合效应，从而防止在测试时出现将合格芯片判断为失效芯片的情况。

Description

芯片测试装置及芯片测试方法
技术领域
本发明涉及半导体测试技术领域，特别涉及一种芯片测试装置及芯片测试方法。
背景技术
半导体生产制造的流程一般包括集成电路设计、晶圆制造、晶圆测试、晶圆切割、芯片封装及成品芯片测试。其中，晶圆测试是晶圆制造完成之后的一道测试，用于验证晶圆上的每个芯片(DIE)是否满足器件特征以及其他设计规格。
在晶圆测试中，通常会用到具有多根探针的探针卡(probe card)，芯片上设置有测试焊垫，将探针卡的探针与晶圆上的芯片的测试焊垫相互接触，形成电性连接，就可以进行电性测试。通过探针卡上的多个接点(site)分别实现对晶圆中多个芯片的测试。在现有的晶圆测试中，不会考虑不同接点之间是否会彼此干扰造成测量偏差，测量偏差很可能导致晶圆测试结果出现良率误判，也就是本该测试通过的芯片被测试为不通过，造成良率损失。
因此，希望能有一种新的晶圆测试装置和晶圆测试方法，能够克服上述问题。
发明内容
鉴于上述问题，本发明实施例的目的在于提供一种芯片测试装置及芯片测试方法，从而减少测试时出现的耦合噪声将合格芯片错误判断为失效芯片的情况。
根据本发明的一方面，提供一种芯片测试装置，包括：测试单元，用于向所述芯片提供测试信号，以及获取所述芯片反馈的反馈信号；探针卡，用于所述测试单元和所述芯片之间的电连接，所述探针卡用于所述测试信号和所述反馈信号的传递；以及去耦单元，与所述测试单元电连接，其中，所述反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当所述探针卡与所述芯片电连接时，所述去耦单元过滤所述异常反馈信号。
优选地，所述测试信号包括电压信号；所述反馈信号包括反馈电压信号。
优选地，所述去耦单元设置在所述测试单元上；所述探针卡与所述去耦单元电连接。
优选地，所述测试单元包括电路板；所述去耦单元固定在所述电路板上；所述去耦单元的第一端与所述探针卡电连接以获取所述反馈信号；所述去耦单元的第二端接地。
优选地，所述去耦单元包括去耦电容，用于过滤所述异常反馈信号。
优选地，所述去耦电容的第一端通过所述探针卡电连接至所述芯片，以获取所述反馈信号；所述去耦电容的第二端接地，其中，在所述去耦电容获取的所述反馈信号为所述异常反馈信号时，所述去耦电容过滤所述异常反馈信号。
优选地，所述探针卡包括第一连接头，用于在所述测试单元和所述芯片之间形成电连接，用于传递所述测试信号；以及第二连接头，用于在所述测试单元和所述芯片之间形成电连接，用于传递所述反馈信号。
优选地，所述第一连接头包括选自接点、探针中的至少一种；所述第二连接头包括选自接点、探针中的至少一种。
优选地，所述芯片测试装置还包括测试机，用于所述芯片的测试，所述测试机上设置有所述电路板。
优选地，所述电路板固定连接在所述测试机上。
优选地，所述测试机上设置有多个所述电路板。
优选地，所述探针卡为多个，所述电路板为多个，所述探针卡与所述电路板一一对应连接；所述探针卡分别用于与多个所述芯片相连接，其中，与所述探针卡相连接的所述芯片的数量与所述测试机上所述电路板的数量相对应。
根据本发明的另一方面，提供一种芯片测试方法，包括以下步骤：提供至少一个待测试芯片；提供测试单元，所述测试单元经由探针卡分别与所述至少一个待测试芯片电连接；提供去耦单元；向所述待测试芯片提供测试信号，并接收所述待测试芯片反馈的反馈信号；以及根据所述反馈信号判断相应的所述待测试芯片是否失效，其中，所述反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当所述探针卡与所述芯片电连接时，所述去耦单元过滤所述异常反馈信号。
根据本发明实施例的芯片测试装置和测试方法，设置有过滤异常反馈信号的去耦单元，能够防止异常反馈信号与正常反馈信号产生耦合效应，从而避免良率误判。
根据本发明实施例的芯片测试装置和测试方法，设置有防止耦合噪声产生的去耦单元，能够防止测试时出现耦合噪声使得合格芯片被误判为失效芯片，避免了过度良率误判(over kill)及良率损失，节约了成本。
根据本发明实施例的芯片测试装置和测试方法，多个测试单元并行设置，能够一次并行测完一片晶圆上所有的芯片，并且能够减少各芯片之间的干扰，在有利于测试结果准确性的同时，保证了芯片测试的效率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了晶圆结构的结构示意图；
图2示出了根据现有技术的芯片测试装置的测试原理示意图；
图3示出了根据本发明实施例的芯片测试装置的装置示意图；
图4示出了根据本发明实施例的芯片测试装置的结构示意图；
图5示出了根据本发明实施例的芯片测试装置的测试原理示意图；
图6示出了根据本发明实施例的芯片测试方法的方法流程图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
需要说明的是，本文中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
图1示出了晶圆结构的结构示意图。如图1所示，晶圆结构100包括多个芯片(半导体器件)110和多个划片槽120。
具体地讲，多个芯片110呈阵列排布，多个划片槽120分别位于每个芯片110之间，以分隔每个芯片110。可选地，晶圆结构100上设置有16块芯片110。
图2示出了根据现有技术的芯片测试装置的测试原理示意图，以实现图1所示晶圆结构100上芯片110的测试。如图2所示，现有的芯片测试装置包括探针卡200和测试机300。其中，测试机300上设置有电路板302。芯片测试装置与多个芯片110相连接，以对芯片110进行测试。
发明人发现，现有芯片测试常规方法是通过探针卡(probe card)上的所有接点(site)同时各自独立完成对被测芯片的测试，不同接点之间不会考虑彼此在做什么测试项，会不会彼此干扰造成测量偏差，因为不同的被测芯片生产质量不同和/或被测芯片所属测试接点的进程运行速度不同，晶圆测试的不同接点的测试时间差别较大，那么就会出现部分接点测试高电压大电流的测试项时，部分接点正在测试小电压小电流的测试项的情况。在同一时刻不同的接点处于不同的测试项时，大电压大电流的测试项会对小电压小电流的测试项产生明显的影响，出现测量误差导致晶圆测试结果过度良率误判(over kill)。
此外，发明人还发现，在对某个失效芯片进行测试时，如果该失效芯片出现较大的泄漏电流，会影响失效芯片周边芯片的测试结果，很可能会将合格芯片误判为失效芯片。具体地讲，结合图1和图2所示，如图1所示的晶圆(晶圆结构100/芯片)在进行测试时，为了节省测试成本(test cost)，量产晶圆测试机(WS tester)300使用对应着16块电路板302的32接点的探针卡(32site probe card)200，一次性并行测试完一片晶圆(wafer)上的所有芯片(16块芯片110)。如图2所示，在晶圆测试(wafer sort，WS)时，假如失效芯片111的电压引脚(Vmon pin)上出现较大的泄漏电流(leakage current)，由于探针卡(32site probecard)中每个DUT(Device Under Test，测试中的设备)的引脚(pin)靠的很近，容易发生coupling(耦合)效应(失效芯片111和合格芯片112引脚间产生耦合效应，二者之间形成如图中所示的电容)，使得相邻合格芯片112的电压引脚(Vmon pin)上出现泄漏电流，导致良率误判(即将合格芯片检测判断为失效芯片)现象的发生。
图3示出了根据本发明实施例的芯片测试装置的装置示意图。如图3所示，根据本发明实施例的芯片测试装置用于晶圆上芯片的测试，包括探针卡200、去耦单元400和测试单元301。测试单元301包括选自电路板、运算器等中的至少一种。可选地，测试单元301包括电路板302。
具体地讲，测试单元301用于向芯片提供测试信号，以及获取芯片反馈的反馈信号。探针卡200用于测试单元301和芯片之间的电连接，探针卡200用于测试信号和反馈信号的传递。去耦单元400与测试单元301电连接，其中，反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当探针卡200与芯片电连接时，去耦单元400过滤异常反馈信号。
在本发明的可选实施例中，电路板302用于向芯片提供测试信号，以及接收芯片反馈的反馈信号，并根据反馈信号判断相应的芯片是否失效。可选地，电路板302用于与芯片电连接。电路板302例如向芯片提供一定电压值的电压信号。芯片接收电压信号(测试信号)后，得到反馈信号，并将反馈信号提供至电路板302。电路板302根据接收到的反馈信号，判断该芯片为合格芯片还是失效芯片。可选地，电路板302为印刷电路板(Printed CircuitBoard，PCB)。
去耦单元400，用于过滤异常反馈信号，从而减少(防止)异常反馈信号与正常反馈信号间出现的耦合效应。可选地，去耦单元400用于与芯片电连接，用于减少(消除)不同反馈信号间的耦合效应对反馈信号对应的测试信号的影响。可选地，去耦单元400用于与芯片电连接，用于减少(消除)不同反馈信号间的耦合效应对反馈信号的影响。例如消除失效芯片的反馈信号与相邻合格芯片的反馈信号间的耦合效应对合格芯片反馈信号的影响。可选地，去耦单元400也可称为测试信号稳定单元，用于稳定电路板302提供的测试信号。可选地，去耦单元400包括多个具有不同种类和/或规格的子单元。可以根据待测试芯片功效的不同，选择不同种类和/或规格的去耦单元进行相应的测试。
探针卡200，分别与电路板302和芯片电连接，用于测试信号和反馈信号的传递。可选地，探针卡200的第一端通过导线(引线)与电路板301电连接；探针卡200的第二端通过探针与芯片电连接。可选地，去耦单元400设置在电路板302上。探针卡200与去耦单元400电连接，探针卡200通过导线(引线)电连接至电路板301，进而通过电路板301与去耦单元400之间的导线(引线)电连接至去耦单元400。异常反馈信号被去耦单元400过滤，从而减少不同芯片反馈信号之间可能出现耦合效应的情况。
在本发明的可选实施例中，测试单元301包括电路板302。去耦单元400固定在电路板302上。去耦单元400的第一端与探针卡200电连接以获取反馈信号；去耦单元400的第二端接地。
在本发明的可选实施例中，去耦单元400用于过滤异常反馈信号，从而减少(防止)异常反馈信号与正常反馈信号间出现的耦合效应。去耦单元400可以是包括有任何用于消除不同反馈信号间耦合效应(过滤异常反馈信号)的电路的单元。去耦单元400例如包括去耦电容、滤波电容、旁路电容等中的至少一种。
需要说明的是，测试信号例如为电压信号、电流信号、或是具有特定波形的信号等。反馈信号例如为电压信号、电流信号、或是具有特定波形的信号等。反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号。当探针卡与芯片电连接时，去耦单元过滤异常反馈信号。过滤后的异常反馈信号与正常反馈信号并不相同。可选地，异常反馈信号经去耦单元过滤后，得到过滤信号。过滤信号与正常反馈信号不相同，失效芯片也不会被误判为正常芯片。
图4示出了根据本发明实施例的芯片测试装置的结构示意图。如图4所示，根据本发明实施例的芯片测试装置包括探针卡200和测试机300。其中，探针卡200包括接点210；测试机300包括电路板302；电路板302上设置有去耦单元400。
具体地讲，测试机300用于芯片的测试，测试机300上设置有电路板302。
去耦单元400设置在电路板302上，例如通过焊接的方式固定在电路板302上，去耦单元400包括去耦电容，去耦电容用于过滤异常反馈信号，从而防止异常反馈信号与正常反馈信号间发生耦合效应。去耦电容能够避免反馈信号间的耦合噪声对相应测试信号的影响。可选地，去耦单元400固定在电路板302上。去耦单元400例如焊接在电路板上302，并通过引线与电路板302电连接。可选地，去耦单元400为多个，在电路板302上阵列分布。
探针卡200包括第一连接头和第二连接头。第一连接头，用于在测试单元301和芯片之间形成电连接，用于传递测试信号。第二连接头，用于在测试单元301和芯片之间形成电连接，用于传递反馈信号。可选地，第一连接头包括选自接点、探针等中的至少一种。第二连接头包括选自接点、探针等中的至少一种。可选地，探针卡200上设置有接点210，接点210用于与芯片电连接。可选地，接点210与芯片上的焊盘相接触以实现探针卡200和芯片的电连接。
在本发明的可选实施例中，去耦电容的第一端通过探针卡200电连接至芯片，以接收反馈信号；去耦电容的第二端接地。在所述去耦单元获取的反馈信号为异常反馈信号时，去耦电容过滤该异常反馈信号。可选地，反馈信号为电压信号，异常反馈信号为高电压信号。异常反馈信号(的电荷)被去耦电容释放(过滤)。
在本发明的可选实施例中，探针卡200与去耦电容电连接。经由探针卡200的传递，不同芯片的反馈信号之间可能出现的耦合效应(异常反馈信号)能够被去耦电容减小甚至可能消除(过滤掉)，减少对测试信号的影响，从而减少出现测量误差导致的误判。可选地，去耦电容是测试电路(即芯片测试装置中与测量有关的电路)中装设在元件(电路板302)电源端303(电源端303用于提供测试信号)的电容。去耦电容可以提供较稳定的电源(测试信号)，同时也可以降低元件(例如芯片)耦合到电源端(电路板302)的噪声，间接可以减少其他元件受此元件(电路板302)噪声的影响。可选地，去耦(decoupling)电容也称退耦电容，能够把输出信号(测试信号)的干扰作为滤除对象去除。
在本发明的可选实施例中，接点210(探针卡200)包括第一接点211和第二接点212。第一接点211分别与电路板302和芯片(图中未示出)电连接，用于传递测试信号。第二接点212分别与电路板302和芯片电连接，用于传递反馈信号。可选地，电路板302提供的测试信号经由探针卡200(通过第一接点211)提供至芯片；芯片反馈的反馈信号经由探针卡200(通过第二接点212)提供至电路板302。可选地，第一接点211和/或第二接点212为探针。
在本发明的可选实施例中，电路板302上设置有连接管脚(连接管脚例如焊接在电路板302的板体上)，探针卡200通过连接管脚与去耦电容电连接。可选地，同一个连接管脚上同时连接有去耦电容和探针卡200。
在本发明的可选实施例中，电路板302向芯片提供的测试信号为电压信号，以及接收芯片反馈的反馈电压信号，并根据反馈电压信号判断相应的芯片是否失效。在失效芯片出现较大的泄漏电流的情况下，失效芯片与相邻合格芯片之间会出现耦合效应。这种耦合效应会影响到向合格芯片提供的测试信号，即影响电压信号的电压值，从而影响合格芯片反馈的反馈电压信号，以至于出现对该合格芯片的误判。去耦电容设置在电路板302上，能够在测试时将较大的泄漏电流释放(过滤)掉，实现对测试信号的稳定。
图5示出了根据本发明实施例的芯片测试装置的测试原理示意图。基于图4示出的芯片测试装置的结构，图5进行了测试原理的介绍。如图5所示，根据本发明实施例的芯片测试装置在测试时，电路板302经由探针卡200与芯片110相连接。
具体地讲，电路板302通过电线(cable)304与探针卡200相连接，进而电连接至芯片110。芯片110上至少设置有两个用于电连接的焊盘。电路板302通过两条相互独立的电线304与芯片110电连接，一条用于传递测试信号，另一条用于传递反馈信号，两条相互独立的电线分别与芯片110上的两个用于电连接的焊盘电连接。电路板302上设置有去耦单元400(去耦电容)，能够在测试时，将不同芯片110之间可能出现的异常反馈信号(耦合噪声)过滤掉，从而有效地防止出现误判(overkill)现象，节约了成本。
在本发明的可选实施例中，电路板302设置在测试机(tester)300上，电路板302例如通过插在卡槽中、焊接、螺栓连接等方式固定连接在测试机300上。测试机300上例如设置有多块(例如16块)电路板302，分别可以对应于如图1所示的16块芯片110，并用于芯片110的测试。探针卡200例如为一块，与测试机300上的各个电路板302分别连接。探针卡200还与多个芯片110相连接。探针卡200相连接的芯片110的数量与测试机300上电路板302的数量相对应。一个电路板302经由探针卡200与一个芯片110相连接，并对连接的该芯片110进行测试。
在本发明的可选实施例中，探针卡为多个，电路板为多个，探针卡与电路板一一对应连接；探针卡分别用于与多个芯片相连接，其中，与探针卡相连接的芯片的数量与测试机上电路板的数量相对应。
图6示出了根据本发明实施例的芯片测试方法的方法流程图。如图6所示，根据本发明实施例的芯片测试方法包括以下步骤：
在步骤S601中，提供至少一个待测试芯片；
提供至少一个待测试芯片。可选地，提供晶圆/晶圆结构，晶圆上设置有多个待测试芯片。
在步骤S602中，提供测试单元，所述测试单元经由探针卡分别与所述至少一个待测试芯片电连接；
提供测试单元，所述测试单元经由探针卡分别与所述至少一个待测试芯片电连接。可选地，提供多个电路板，多个电路板经由探针卡分别与多个待测试芯片电连接。
在步骤S603中，提供去耦单元；
提供去耦单元。
在步骤S604中，向待测试芯片提供测试信号，并接收待测试芯片反馈的反馈信号。
向待测试芯片提供测试信号，并接收待测试芯片反馈的反馈信号。可选地，多个电路板经由探针卡分别向对应的待测试芯片提供测试信号，并接收待测试芯片反馈的反馈信号。
在步骤S605中，根据反馈信号判断相应的待测试芯片是否失效。
反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当所述探针卡与所述芯片电连接时，所述去耦单元过滤所述异常反馈信号。根据获取的反馈信号是否为正常反馈信号，便可判断出待测试芯片是否失效。。
在本发明的可选实施例中，晶圆测试方法包括：提供晶圆及如前所述的晶圆测试装置，晶圆上具有至少两个(多个)待测试芯片；将探针卡与待测试芯片相连；通过电路板向待测试芯片提供测试信号；以及(电路板)接收待测试芯片反馈的反馈信号，并根据反馈信号判断相应的待测试芯片是否失效。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (13)

1.一种芯片测试装置，其特征在于，包括：
测试单元，用于向所述芯片提供测试信号，以及获取所述芯片反馈的反馈信号；
探针卡，用于所述测试单元和所述芯片之间的电连接，所述探针卡用于所述测试信号和所述反馈信号的传递；以及
去耦单元，与所述测试单元电连接，其中，所述反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当所述探针卡与所述芯片电连接时，所述去耦单元过滤所述异常反馈信号。
2.根据权利要求1所述的芯片测试装置，其特征在于，所述测试信号包括电压信号；所述反馈信号包括反馈电压信号。
3.根据权利要求1所述的芯片测试装置，其特征在于，所述去耦单元设置在所述测试单元上；所述探针卡与所述去耦单元电连接。
4.根据权利要求3所述的芯片测试装置，其特征在于，所述测试单元包括电路板；所述去耦单元固定在所述电路板上；
所述去耦单元的第一端与所述探针卡电连接以获取所述反馈信号；所述去耦单元的第二端接地。
5.根据权利要求1所述的芯片测试装置，其特征在于，所述去耦单元包括：
去耦电容，用于过滤所述异常反馈信号。
6.根据权利要求5所述的芯片测试装置，其特征在于，所述去耦电容的第一端通过所述探针卡电连接至所述芯片，以获取所述反馈信号；所述去耦电容的第二端接地，其中，在所述去耦电容获取的所述反馈信号为所述异常反馈信号时，所述去耦电容过滤所述异常反馈信号。
7.根据权利要求1所述的芯片测试装置，其特征在于，所述探针卡包括：
第一连接头，用于在所述测试单元和所述芯片之间形成电连接，用于传递所述测试信号；以及
第二连接头，用于在所述测试单元和所述芯片之间形成电连接，用于传递所述反馈信号。
8.根据权利要求7所述的芯片测试装置，其特征在于，所述第一连接头包括选自接点、探针中的至少一种；
所述第二连接头包括选自接点、探针中的至少一种。
9.根据权利要求1所述的芯片测试装置，其特征在于，所述芯片测试装置还包括：
测试机，用于所述芯片的测试，所述测试机上设置有所述电路板。
10.根据权利要求9所述的芯片测试装置，其特征在于，所述电路板固定连接在所述测试机上。
11.根据权利要求9所述的芯片测试装置，其特征在于，所述测试机上设置有多个所述电路板。
12.根据权利要求11所述的芯片测试装置，其特征在于，所述探针卡为多个，所述电路板为多个，所述探针卡与所述电路板一一对应连接；
所述探针卡分别用于与多个所述芯片相连接，
其中，与所述探针卡相连接的所述芯片的数量与所述测试机上所述电路板的数量相对应。
13.一种芯片测试方法，其特征在于，包括以下步骤：
提供至少一个待测试芯片；
提供测试单元，所述测试单元经由探针卡分别与所述至少一个待测试芯片电连接；
提供去耦单元；
向所述待测试芯片提供测试信号，并接收所述待测试芯片反馈的反馈信号；以及
根据所述反馈信号判断相应的所述待测试芯片是否失效，
其中，所述反馈信号包括正常芯片反馈的正常反馈信号和失效芯片反馈的异常反馈信号，当所述探针卡与所述芯片电连接时，所述去耦单元过滤所述异常反馈信号。
CN202111030685.0A 2021-09-03 2021-09-03 芯片测试装置及芯片测试方法 Pending CN113866589A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111030685.0A CN113866589A (zh) 2021-09-03 2021-09-03 芯片测试装置及芯片测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111030685.0A CN113866589A (zh) 2021-09-03 2021-09-03 芯片测试装置及芯片测试方法

Publications (1)

Publication Number Publication Date
CN113866589A true CN113866589A (zh) 2021-12-31

Family

ID=78989428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111030685.0A Pending CN113866589A (zh) 2021-09-03 2021-09-03 芯片测试装置及芯片测试方法

Country Status (1)

Country Link
CN (1) CN113866589A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112379185A (zh) * 2020-11-06 2021-02-19 海光信息技术股份有限公司 一种裸片的电源噪声测试结构
CN114545191A (zh) * 2022-04-27 2022-05-27 深圳市西渥智控科技有限公司 一种可调节测试通道的测试装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832021A1 (de) * 1998-07-16 2000-01-27 Bosch Gmbh Robert Tastkopf
WO2010046017A1 (de) * 2008-10-20 2010-04-29 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Messsystem zum bestimmen von streuparametern
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
CN102053221A (zh) * 2004-09-09 2011-05-11 佛姆法克特股份有限公司 用于远程缓冲测试通道的方法和装置
CN105070320A (zh) * 2015-08-11 2015-11-18 上海华虹宏力半导体制造有限公司 一种存储器晶圆测试方法及存储器测试机
CN112782563A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 载板测试结构及测试方法
CN113030700A (zh) * 2021-03-04 2021-06-25 强一半导体（苏州）有限公司 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
CN115598389A (zh) * 2022-10-10 2023-01-13 上海积塔半导体有限公司（Cn） 一种探针卡结构及wat测试方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832021A1 (de) * 1998-07-16 2000-01-27 Bosch Gmbh Robert Tastkopf
CN102053221A (zh) * 2004-09-09 2011-05-11 佛姆法克特股份有限公司 用于远程缓冲测试通道的方法和装置
WO2010046017A1 (de) * 2008-10-20 2010-04-29 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Messsystem zum bestimmen von streuparametern
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
CN105070320A (zh) * 2015-08-11 2015-11-18 上海华虹宏力半导体制造有限公司 一种存储器晶圆测试方法及存储器测试机
CN112782563A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 载板测试结构及测试方法
CN113030700A (zh) * 2021-03-04 2021-06-25 强一半导体（苏州）有限公司 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
CN115598389A (zh) * 2022-10-10 2023-01-13 上海积塔半导体有限公司（Cn） 一种探针卡结构及wat测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谭雪 等: "基于J750的MCU芯片测试程序开发与调试", no. 04, pages 23 - 26 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112379185A (zh) * 2020-11-06 2021-02-19 海光信息技术股份有限公司 一种裸片的电源噪声测试结构
CN112379185B (zh) * 2020-11-06 2023-03-21 海光信息技术股份有限公司 一种裸片的电源噪声测试结构
CN114545191A (zh) * 2022-04-27 2022-05-27 深圳市西渥智控科技有限公司 一种可调节测试通道的测试装置

Similar Documents

Publication Publication Date Title
EP0492806B1 (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US7609082B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
US7170298B2 (en) Methods for testing continuity of electrical paths through connectors of circuit assemblies
US6960917B2 (en) Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies
CN113866589A (zh) 芯片测试装置及芯片测试方法
EP0450808A2 (en) Fault detection and isolation in automotive wiring harness
JPH0992694A (ja) プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
CN103207366A (zh) 测试系统及印刷电路板组件的测试方法
US20070170935A1 (en) Test module for wafer
CN101661078A (zh) 电路板及电路板测试装置
CN115598389A (zh) 一种探针卡结构及wat测试方法
CN110007215B (zh) 一种fpc的开路短路电测方法
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
US6724181B2 (en) Method of calibrating a test system for semiconductor components, and test substrate
TWI383160B (zh) 電性連接瑕疵偵測系統及方法
US7924036B2 (en) Contactor assembly for integrated circuit testing
KR101077434B1 (ko) 기판의 테스트방법
WO2009040344A1 (en) A test circuit for automatic test equipment
CN115144805A (zh) 一种用于射频开关芯片测试的在线快速校准方法
CN102116818A (zh) 电性连接瑕疵侦测系统及方法
US20050146337A1 (en) Method of manufacturing and testing semiconductor device using assembly substrate
CN201141871Y (zh) 晶圆针测机的转换接口装置
JPH0720193A (ja) Ｄｕｔボード
KR930000209B1 (ko) 회로판내의 고장 검사장치
CN116840527A (zh) 探针卡、测试机台以及采用测试机台进行测试的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination