CN112379185A - 一种裸片的电源噪声测试结构 - Google Patents

一种裸片的电源噪声测试结构 Download PDF

Info

Publication number
CN112379185A
CN112379185A CN202011236909.9A CN202011236909A CN112379185A CN 112379185 A CN112379185 A CN 112379185A CN 202011236909 A CN202011236909 A CN 202011236909A CN 112379185 A CN112379185 A CN 112379185A
Authority
CN
China
Prior art keywords
power supply
ground
power
pad
leading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011236909.9A
Other languages
English (en)
Other versions
CN112379185B (zh
Inventor
王德敬
杜树安
杨光林
林少芳
逯永广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011236909.9A priority Critical patent/CN112379185B/zh
Publication of CN112379185A publication Critical patent/CN112379185A/zh
Application granted granted Critical
Publication of CN112379185B publication Critical patent/CN112379185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26Measuring noise figure; Measuring signal-to-noise ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40Testing power supplies

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种裸片的电源噪声测试结构,通过采用第一引入端电源和地焊盘与第一去耦电容断开,在通过第一引出端电源和地焊盘测试裸片上的待测试电源和地连接点的电源噪声时,测试信号及反馈信号直接通过裸片上的待测试电源和地连接点传输给封装基板上的第一引入端电源和地焊盘,之后通过第一引入端电源和地焊盘直接传输给第一引出端电源和地焊盘,没有经过第一去耦电容去噪,使测得的电源噪声为裸片上的待测试电源和地连接点的真实电源噪声。即将裸片上的待测试电源和地触点单独引出,形成裸片上的待测试电源和地触点到封装基板上的第一引出端电源和地焊盘的独立传输路径,以去除封装基板对裸片上电源噪声测试的影响。

Description

一种裸片的电源噪声测试结构
技术领域
本发明涉及半导体测试技术领域,尤其涉及一种裸片的电源噪声的测试结构。
背景技术
随着集成电路工艺的发展,芯片的沟道尺寸不断缩小,芯片的工作电压持续降低。与此同时,芯片的时钟频率、瞬态电流和功耗也越来越大。工作电压的下降导致芯片的噪声容限(Ripple)降低,芯片的瞬态电流和功耗的持续增大要求电源有更快的相应速度,因此对电源供电网络(PDN)在整个工作频段内的稳定性提出了更高的要求。
如何确保芯片能够在不同工艺(Process)、电压(Voltage)和温度(Temperature)条件下正常工作,对于电源的设计来说是一个巨大的挑战。因此,精准的PDN建模和Noise(噪音)分析,对于PDN设计来说是至关重要的。而精准的建模仿真分析,又离不开电源噪声的精确测量。
传统的芯片电源噪声测试技术,主要有通过将封装好的芯片贴装在interposer(中间层)转接板上,通过引出测试点测量。然而采用该测试方式,测得的电源噪声,相当于经过die(裸片)内电容和基板/基板电容的滤波,实际上是封装后芯片引出端的电源噪声,很难直接反应die(裸片)内的电源噪声。
发明内容
本发明提供了一种裸片的电源噪声测试结构,以精准测得裸片上待测试的电源和地连接点的电源噪声。
本发明提供了一种裸片的电源噪声测试结构,该裸片的有源面具有功能连接点、待测试的电源和地连接点、及非测试的电源和地连接点,该裸片的电源噪声测试结构包括一封装基板。在封装基板的表面设置有与功能连接点电连接的引入端功能焊盘、与待测试电源和地连接点电连接的第一引入端电源和地焊盘、与非测试电源和地连接点电连接的第二引入端电源和地焊盘。在封装基板的表面还设置有与引入端功能焊盘电连接的引出端功能焊盘、与第一引入端电源和地焊盘电源电连接的第一引出端电源和地焊盘、以及与第二引入端电源和地焊盘电连接的的第二引出端电源和地焊盘。在封装基板表面还设置有第一去耦电容,第二引入端电源和地焊盘还与第一去耦电容电连接;但第一引入端电源和地焊盘与第一去耦电容断开。
在上述的方案中,通过采用第一引入端电源和地焊盘与第一去耦电容断开,在通过第一引出端电源和地焊盘测试裸片上的待测试电源和地连接点的电源噪声时,测试信号及反馈信号直接通过裸片上的待测试电源和地连接点传输给封装基板上的第一引入端电源和地焊盘,之后通过第一引入端电源和地焊盘直接传输给第一引出端电源和地焊盘,没有经过第一去耦电容去噪,使测得的电源噪声为裸片上的待测试电源和地连接点的真实电源噪声,以精准测得裸片上待测试的电源和地连接点的电源噪声。即将裸片上的待测试电源和地触点单独引出,形成裸片上的待测试电源和地触点到封装基板上的第一引出端电源和地焊盘的独立传输路径,以去除封装基板对裸片上电源噪声测试的影响。与现有技术中采用封装基板上的去耦电容既与裸片上的待测试电源和地连接点电连接,又与裸片上的非测试电源和地连接点电连接的方式相比,本申请的测试结构能够更精准的测得裸片上的待测试电源和地连接点的真实电源噪声。之后进一步与仿真分析进行比对,达到电源建模仿真的精确化,防止芯片内部、封装、印刷电路板出现电源过设计的问题,从而达到降成本设计的目的。
在一个具体的实施方式中,第二引入端电源和地焊盘、第二引出端电源和地焊盘及第一去耦电容相互之间通过设置在封装基板中的第一金属结构互连。第一引入端电源和地焊盘及第一引出端电源和地焊盘之间,通过设置在封装基板中的第一走线或第一金属层、及连接第一走线或第一金属层的第一过孔电连接;且第一过孔、第一走线及第一金属层均与第一金属结构绝缘隔开。以便于实现第二引入端电源和地焊盘与第一去耦电容电连接的同时,第一引入端电源和地焊盘与第一去耦电容之间断开。
在一个具体的实施方式中,裸片倒装在封装基板上,使裸片上的连接点与封装基板表面的引入端功能焊盘、第一引入端电源和地焊盘、第二引入端电源和地焊盘之间能够直接电接触,简化结构。
在一个具体的实施方式中,裸片采用LGA封装方式倒装在封装基板上。
在一个具体的实施方式中,封装基板上设置有覆盖在裸片的无源面且与裸片的无源面导热接触的散热器,能够使裸片在最大功耗状态下进行测试,所测出的电源噪声是最恶劣的情况。现有技术中采用不封装,直接测试裸片上的待测试的电源和地连接点的电源噪声时,不能有散热器。在去掉散热器时,裸片可能无法工作在最大功耗状态,测出的噪声不是最恶劣的情况。本方案相比现有技术中的方案,能够加上散热器,能够使裸片在最大功耗状态下进行测试,使所测出的电源噪声是最恶劣的情况。
在一个具体的实施方式中,封装基板具有相对的第一面及第二面。引入端功能焊盘、第一去耦电容、第一引入端电源和地焊盘、第二引入端电源和地焊盘均设置在封装基板的第一面上。引出端功能焊盘、第一引出端电源和地焊盘、第二引出端电源和地焊盘均设置在封装基板的第二面上。在将封装基板连接在印刷电路板上时,可以将封装基板倒装在印刷电路板上,此时第一去耦电容能够不影响封装基板的第二面的焊盘与印刷电路板电连接。
在一个具体的实施方式中,电源噪声测试结构还包括印刷电路板。在印刷电路板表面设置有与第一引出端电源和地焊盘电连接以测试待测试电源和地连接点的电源噪声的电源和地测试触点。在印刷电路板表面还设置有与第二引出端电源和地焊盘电连接以向非测试电源和地连接点供电的电源和地供电触点。在印刷电路板表面还设置有与引出端功能焊盘电连接以向功能连接点传输功能信号的功能触点。在印刷电路板表面还设置有第二去耦电容,电源和地供电触点与第二去耦电容电连接,但电源和地测试触点与第二去耦电容断开。
使通过电源和地测试触点所测试信号及反馈信号直接通过裸片上的待测试电源和地连接点传输给封装基板上的第一引入端电源和地焊盘,之后通过第一引入端电源和地焊盘直接传输给第一引出端电源和地焊盘,之后通过第一引出端电源和地焊盘直接传送给印刷电路板上的电源和地测试触点,没有经过第一去耦电容及第二去耦电容去噪,使测得的电源噪声为裸片上的待测试电源和地连接点的真实电源噪声,以精准测得裸片上待测试的电源和地连接点的电源噪声。即将裸片上的待测试电源和地触点单独引出,形成裸片上的待测试电源和地触点到封装基板上的第一引出端电源和地焊盘,再到印刷电路板上的电源和地测试触点的独立传输路径,以去除封装基板及印刷电路板对裸片上电源噪声测试的影响。
在一个具体的实施方式中,电源和地供电触点通过设置在印刷电路板中的第二金属结构与第二去耦电容电连接。第一引出端电源和地焊盘与电源和地测试触点之间,通过设置在印刷电路板中的第二走线或第二金属层、以及连接第二走线及第二金属层的第二过孔电连接。且第二走线、第二金属层及第二过孔均与第二金属结构绝缘断开。以便于使电源和地供电触点与第二去耦电容电连接的同时,实现电源和地测试触点与第二去耦电容之间的断开。
在一个具体的实施方式中,印刷电路板上还设置有芯片插座,封装基板插接在芯片插座上,以便于更换不同的封装基板,使一个测试结构能够对同一类型的裸片进行测试。
在一个具体的实施方式中,印刷电路板上设置有与电源和地供电触点电连接以向电源和地供电触点供电的电源芯片;在印刷电路板上还设置有与功能触点电连接以向功能触点传输功能信号的功能芯片。
在一个具体的实施方式中,功能连接点为功能压焊点,待测试电源和地连接点为待测试电源和地压焊点,非测试电源和地连接点为非测试电源和地压焊点。
附图说明
图1为本发明实施例提供的一种裸片的电源噪声测试结构的剖视示意图;
图2为本发明实施例提供的另一种裸片的电源噪声测试结构的剖视示意图;
图3为本发明实施例提供的采用示波器进行测试的结构示意图。
附图标记:
10-裸片 11-待测试电源和地连接点 12-非测试电源和地连接点
20-封装基板 21-第一面 22-第二面 23-散热器
31-第一引入端电源和地焊盘 32-第二引入端电源和地焊盘
41-第一引出端电源和地焊盘 42-第二引出端电源和地焊盘
51-第一去耦电容 52-第二去耦电容
61-第一金属结构 62-第二金属结构
71-第一过孔 72-第二过孔 73-第二走线
80-印刷电路板 81-电源和地测试触点
82-电源和地供电触点 83-电源芯片
91-示波器 92-电源测试探针 93-芯片插座
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了方便理解本发明实施例提供的裸片的电源噪声测试结构,下面首先说明一下本发明实施例提供的裸片的电源噪声测试结构的应用场景,该裸片的电源噪声测试结构用于对裸片上的电源和地连接点进行噪音测试。其中的裸片是指将晶圆划片后的未封装的die。参考图1,该裸片10具有相对的有源面及无源面,在裸片10的有源面具有功能连接点(图中未示出)、待测试电源和地连接点11、及非测试电源和地连接点12。其中,待测试电源和地连接点11可以为裸片10的有源面上相邻的一对电源和地连接点,该一对电源和地连接点包括两个连接点,其中一个为电源连接点(即正极连接点),另一个为地连接点(即负极连接点)。且该待测试电源和地连接点11可以为待测试电源和地压焊点,非测试电源和地连接点12可以为非测试电源和地压焊点,功能连接点可以为功能压焊点。功能连接点用于向裸片10传输功能信号。非测试电源和地连接点12用于对裸片10进行供电。另外,该裸片10可以为中央处理器裸片10,还可以为其他功能芯片的裸片10。下面结合附图对该裸片10的电源噪声测试结构进行详细的叙述。
参考图1,本发明实施例提供的裸片10的电源噪声测试结构包括一封装基板20。在封装基板20的表面设置有与功能连接点电连接的引入端功能焊盘(图中未示出)、与待测试电源和地连接点11电连接的第一引入端电源和地焊盘31、与非测试电源和地连接点12电连接的第二引入端电源和地焊盘32。即封装基板20表面的引入端上具有与裸片10上的功能连接点电连接的引入端功能焊盘、与待测试电源和地连接点11电连接的第一引入端电源和地焊盘31、与非测试电源和地连接点12电连接的第二引入端电源和地焊盘32,实现裸片10与封装基板20之间的电连接。
具体实现裸片10上的连接点与封装基板20的引入端的焊盘之间的电连接时,参考图1,可以使裸片10倒装在封装基板20上,此时,裸片10上的连接点与封装基板20表面的引入端功能焊盘、第一引入端电源和地焊盘31、第二引入端电源和地焊盘32之间能够直接电接触,简化结构。具体的,可以使裸片10采用LGA(Land Grid Array,触点阵列封装)封装方式倒装在封装基板20上,也可以使裸片10采用BGA封装方式倒装在封装基板20上。应当理解的是,裸片10并不限于上述示出的倒装在封装基板20上的方式,除此之外,还可以采用其他的方式。例如,还可以采用正装加金属丝的方式连接裸片10上的连接点及封装基板20的引入端的焊盘。
继续参考图1,在封装基板20的表面还设置有与引入端功能焊盘电连接的引出端功能焊盘(图中未示出)、与第一引入端电源和地焊盘31电源电连接的第一引出端电源和地焊盘41、以及与第二引入端电源和地焊盘32电连接的的第二引出端电源和地焊盘42。即在封装基板20表面的另外位置还设置有分别与引入端功能焊盘、第一引入端电源和地焊盘31、第二引入端电源和地焊盘32电连接的引出端功能焊盘、第一引出端电源和地焊盘41、第二引入端电源和地焊盘32电连接的的第二引出端电源和地焊盘42。电连接的方式通过封装基板20内的走线层以及连接不同走线层之间的过孔连接。
如图1所示,在封装基板20表面还设置有第一去耦电容51,第二引入端电源和地焊盘32还与第一去耦电容51电连接。即第一去耦电容51仅仅与第二引入端电源和地焊盘32电连接,由于第二引入端电源和地焊盘32与第二引出端电源和地焊盘42之间也电连接,从而使第二引入端电源和地焊盘32及第二引出端电源和地焊盘42均与第一去耦电容51电连接,以去除第二引入端电源和地焊盘32及第二引出端电源和地焊盘42的电源噪声。但是,第一去耦电容51与第一引入端电源和地焊盘31断开,由于第一引入端电源和地焊盘31与第一引出端电源和地焊盘41之间电连接,所以第一引出端电源和地焊盘41也与第一去耦电容51断开,才能使第一去耦电容51与第一引入端电源和地焊盘31断开。通过采用第一引入端电源和地焊盘31与第一去耦电容51断开,在通过第一引出端电源和地焊盘41测试裸片10上的待测试电源和地连接点11的电源噪声时,测试信号及反馈信号直接通过裸片10上的待测试电源和地连接点11传输给封装基板20上的第一引入端电源和地焊盘31,之后通过第一引入端电源和地焊盘31直接传输给第一引出端电源和地焊盘41,没有经过第一去耦电容51去噪,使测得的电源噪声为裸片10上的待测试电源和地连接点11的真实电源噪声,以精准测得裸片10上待测试电源和地连接点11的电源噪声。即将裸片10上的待测试电源和地触点单独引出,形成裸片10上的待测试电源和地触点到封装基板20上的第一引出端电源和地焊盘41的独立传输路径,以去除封装基板20对裸片10上电源噪声测试的影响。与现有技术中采用封装基板20上的去耦电容既与裸片10上的待测试电源和地连接点11电连接,又与裸片10上的非测试电源和地连接点12电连接的方式相比,本申请的测试结构能够更精准的测得裸片10上的待测试电源和地连接点11的真实电源噪声。之后进一步与仿真分析进行比对,达到电源建模仿真的精确化,防止芯片内部、封装、印刷电路板80出现电源过设计的问题,从而达到降成本设计的目的。
在具体实现第二引入端电源和地焊盘32与第一去耦电容51电连接,而第一引入端电源和地焊盘31与第一去耦电容51之间断开时,参考图1,第二引入端电源和地焊盘32、第二引出端电源和地焊盘42及第一去耦电容51相互之间通过设置在封装基板20中的第一金属结构61互连。设置时,第一金属结构61设置在封装基板20内的走线层中,第一金属结构61可以包括位于封装基板20的走线层中的走线、以及连接在不同走线层之间的过孔,也可以为位于某一走线层中的面积较大的金属层、以及连接在不同走线层之间的过孔。通过第一金属结构61电连接第二引入端电源和地焊盘32、第二引出端电源和地焊盘42及第一去耦电容51。应当理解的是,第一去耦电容51的个数可以为1个、2个、3个、4个、5个等的任意值。
继续参考图1,第一引入端电源和地焊盘31及第一引出端电源和地焊盘41之间,通过设置在封装基板20中的第一走线或第一金属层、及连接第一走线或第一金属层的第一过孔71电连接;且第一过孔71、第一走线及第一金属层均与第一金属结构61绝缘隔开。即在封装基板20的走线层中的连接第一引入端电源和地焊盘31及第一引出端电源和地焊盘41的金属结构与第一金属结构61之间绝缘隔开,使第一引入端电源和地焊盘31及第一引出端电源和地焊盘41避免通过第一金属结构61与第一去耦电容51连接。可以采用单独的金属结构连接第一引入端电源和地焊盘31及第一引出端电源和地焊盘41,具体的,该金属结构可以包括设置在封装基板20的走线层中的第一走线、以及连接第一走线的第一过孔71;也可以包括设置在封装基板20的走线层中的面积较大的第一金属层、以及连接第一金属层的第一过孔71,以使第一引入端电源和地焊盘31及第一引出端电源和地焊盘41之间通较大的电流。在第一过孔71需要穿过第一金属结构61时,可以在第一金属结构61上挖孔,使第一过孔71穿过所挖的孔,且第一过孔71与第一金属结构61之间通过绝缘介质隔开,防止第一过孔71与第一金属结构61之间电连接。通过采用上述的连接方式,以便于实现第二引入端电源和地焊盘32与第一去耦电容51电连接的同时,第一引入端电源和地焊盘31与第一去耦电容51之间断开。
继续参考图1,该封装基板20具有相对的第一面21及第二面22。可以将引入端功能焊盘、第一去耦电容51、第一引入端电源和地焊盘31、第二引入端电源和地焊盘32均设置在封装基板20的第一面21上。将引出端功能焊盘、第一引出端电源和地焊盘41、第二引出端电源和地焊盘42均设置在封装基板20的第二面22上。在将封装基板20连接在印刷电路板80上时,可以将封装基板20倒装在印刷电路板80上,此时第一去耦电容51能够不影响封装基板20的第二面22的焊盘与印刷电路板80电连接。
参考图1,在封装基板20上还设置有覆盖在裸片10的无源面且与裸片10的无源面导热接触的散热器23,能够使裸片10在最大功耗状态下进行测试,所测出的电源噪声是最恶劣的情况。在具体设置时,可以在裸片10的无源面上设置一层导热硅脂或导热金属焊片,使散热器23通过导热硅脂或导热金属焊片与裸片10的无源面导热接触,防止裸片10的无源面及散热器23之间具有空气隔开,提高导热接触的可靠性及稳定性,提高热传导效率,提高散热效率。现有技术中存在采用不封装,直接测试裸片10上的待测试电源和地连接点11的电源噪声的方式,此时,测量基板电容或者电源焊盘的方式要求电容或者芯片电源焊盘必须露在外面,这就要求芯片不能有散热盖板和散热器23。在去掉散热器23时,芯片可能无法工作在最大功耗状态,测出的噪声不是最恶劣的情况。本方案相比现有技术中的方案,能够加上散热器23,能够使裸片10在最大功耗状态下进行测试,使所测出的电源噪声是最恶劣的情况。
参考图2,该电源噪声测试结构还可以包括印刷电路板80,将封装基板20的引出端上的引出端功能焊盘、第一引出端电源和地焊盘41、第二引出端电源和地焊盘42均引出到印刷电路板80上,便于示波器91及电源测试探针92测试电源噪声,也便于通过印刷电路板80对芯片进行供电及传输功能信号。
在具体将封装基板20的引出端上的焊盘引到印刷电路板80上时,参考图2,可以在印刷电路板80表面还设置有与引出端功能焊盘电连接以向功能连接点传输功能信号的功能触点(图中未示出),即印刷电路板80表面的功能触点用于向封装基板20的引出端功能焊盘传输信号。可以在印刷电路板80上还设置有与功能触点电连接以向功能触点传输功能信号的功能芯片(图中未示出),功能芯片与印刷电路板80上的功能触点之间可以通过印刷电路板80内的走线层电连接。
参考图2,可以在印刷电路板80表面设置有与第一引出端电源和地焊盘41电连接以测试待测试电源和地连接点11的电源噪声的电源和地测试触点81。参考图3,电源和地测试触点81用于与电源测试探针92接触,电源测试探头与示波器91连接,具体可以使用宽频示波器91,可以使用专用的电源测试探针92,直接测量印刷电路板80上的电源和地测试触点81的电源噪声,得出裸片10的电源噪声,完成与电源噪声仿真的对比验证。
以测试裸片10上的待测试电源和地连接点11的电源噪声。具体实现电源和地测试触点81与封装基板20上的第一引出端电源和地焊盘41电连接时,可以通过芯片插座93或直接焊接、以及印刷电路板80内的走线层实现。
继续参考图2,还可以在印刷电路板80表面还设置有与第二引出端电源和地焊盘42电连接以向非测试电源和地连接点12供电的电源和地供电触点82,以通过电源和地供电触点82向封装基板20的第二引出端电源和地焊盘42供电。具体实现电源和地供电触点82与封装基板20上的第二引出端电源和地焊盘42电连接时,可以通过芯片插座93或直接焊接、以及印刷电路板80内的走线层实现。如图2所示,可以在印刷电路板80上设置有与电源和地供电触点82电连接以向电源和地供电触点82供电的电源芯片83,电源芯片83通过印刷电路板80中的走线层与印刷电路板80表面的电源和地供电触点82电连接。该电源芯片83可以为DC-DC芯片电源或AC-DC电源芯片83。
具体采用芯片插座93将封装基板20连接在印刷电路板80上时,参考图2,印刷电路板80上还设置有芯片插座93,封装基板20插接在芯片插座93上,使封装基板20的引出端的焊盘先与芯片插座93上的触点电接触,之后芯片插座93的输出端的触点与印刷电路板80上的触点电接触。之后,通过印刷电路板80内的走线层将芯片插座93下方的触点信号引出到印刷电路板80的表面的其他位置,以进行供电、传输功能信号及测试。同时通过芯片插座93连接封装基板20及印刷电路板80,便于更换不同的封装基板20,使一个测试结构能够对同一类型的裸片10进行测试。
参考图2,还可以在印刷电路板80表面设置有第二去耦电容52,电源和地供电触点82与第二去耦电容52电连接,但电源和地测试触点81与第二去耦电容52断开。使通过电源和地测试触点81所测试信号及反馈信号直接通过裸片10上的待测试电源和地连接点11传输给封装基板20上的第一引入端电源和地焊盘31,之后通过第一引入端电源和地焊盘31直接传输给第一引出端电源和地焊盘41,之后通过第一引出端电源和地焊盘41直接传送给印刷电路板80上的电源和地测试触点81,没有经过第一去耦电容51及第二去耦电容52去噪,使测得的电源噪声为裸片10上的待测试电源和地连接点11的真实电源噪声,以精准测得裸片10上待测试电源和地连接点11的电源噪声。即将裸片10上的待测试电源和地触点单独引出,形成裸片10上的待测试电源和地触点到封装基板20上的第一引出端电源和地焊盘41,再到印刷电路板80上的电源和地测试触点81的独立传输路径,以去除封装基板20及印刷电路板80对裸片10上电源噪声测试的影响。
在具体实现电源和地供电触点82与第二去耦电容52之间电连接,且电源和地测试触点81与第二去耦电容52之间断开时,参考图2,电源和地供电触点82可以通过设置在印刷电路板80中的第二金属结构62与第二去耦电容52电连接。设置时,第二金属结构62设置在印刷电路板80内的走线层中,第二金属结构62可以包括位于印刷电路板80的走线层中的走线、以及连接在不同走线层之间的过孔,也可以为位于某一走线层中的面积较大的金属层、以及连接在不同走线层之间的过孔。通过第二金属结构62电连接电源和地供电触点82及第二去耦电容52。应当理解的是,第二去耦电容52的个数可以为1个、2个、3个、4个、5个等的任意值。
继续参考图2,第一引出端电源和地焊盘41与电源和地测试触点81之间,可以通过设置在印刷电路板80中的第二走线73及连接第二走线73的第二过孔72电连接,且第二走线73及第二过孔72与第二金属结构62之间通过绝缘介质隔开。第二走线73可以采用两根第二走线73的差分形式连接电源和地测试触点81及印刷电路板80上与封装基板20的第一引出端电源和地焊盘41电接触的触点。可以使第二走线73以最短路径连接到封装基板20的第一引出端电源和地焊盘41上。第一引出端电源和地焊盘41与电源和地测试触点81之间,还可以通过设置在印刷电路板80中的第二金属层及连接金属层的第二过孔72电连接,且第二金属层及第二过孔72与第二金属结构62之间通过绝缘介质隔开。以便于使电源和地供电触点82与第二去耦电容52电连接的同时,实现电源和地测试触点81与第二去耦电容52之间的断开。
通过采用第一引入端电源和地焊盘31与第一去耦电容51断开,在通过第一引出端电源和地焊盘41测试裸片10上的待测试电源和地连接点11的电源噪声时,测试信号及反馈信号直接通过裸片10上的待测试电源和地连接点11传输给封装基板20上的第一引入端电源和地焊盘31,之后通过第一引入端电源和地焊盘31直接传输给第一引出端电源和地焊盘41,没有经过第一去耦电容51去噪,使测得的电源噪声为裸片10上的待测试电源和地连接点11的真实电源噪声,以精准测得裸片10上待测试电源和地连接点11的电源噪声。即将裸片10上的待测试电源和地触点单独引出,形成裸片10上的待测试电源和地触点到封装基板20上的第一引出端电源和地焊盘41的独立传输路径,以去除封装基板20对裸片10上电源噪声测试的影响。与现有技术中采用封装基板20上的去耦电容既与裸片10上的待测试电源和地连接点11电连接,又与裸片10上的非测试电源和地连接点12电连接的方式相比,本申请的测试结构能够更精准的测得裸片10上的待测试电源和地连接点11的真实电源噪声。之后进一步与仿真分析进行比对,达到电源建模仿真的精确化,防止芯片内部、封装、印刷电路板80出现电源过设计的问题,从而达到降成本设计的目的。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种裸片的电源噪声测试结构,其中,所述裸片的有源面具有功能连接点、待测试电源和地连接点、及非测试电源和地连接点,其特征在于,所述电源噪声测试结构包括:
封装基板;
设置在所述封装基板表面且与所述功能连接点电连接的引入端功能焊盘;
设置在所述封装基板表面且与所述待测试电源和地连接点电连接的第一引入端电源和地焊盘;
设置在所述封装基板表面且与所述非测试电源和地连接点电连接的第二引入端电源和地焊盘;
设置在所述封装基板表面且与所述引入端功能焊盘电连接的引出端功能焊盘;
设置在所述封装基板表面且与所述第一引入端电源和地焊盘电连接的第一引出端电源和地焊盘;
设置在所述封装基板表面且与所述第二引入端电源和地焊盘电连接的第二引出端电源和地焊盘;
设置在所述封装基板表面的第一去耦电容,所述第二引入端电源和地焊盘还与所述第一去耦电容电连接;所述第一引入端电源和地焊盘与所述第一去耦电容断开。
2.如权利要求1所述的电源噪声测试结构,其特征在于,所述第二引入端电源和地焊盘、所述第二引出端电源和地焊盘及所述第一去耦电容相互之间通过设置在所述封装基板中的第一金属结构互连;
所述第一引入端电源和地焊盘及第一引出端电源和地焊盘之间,通过设置在所述封装基板中的第一走线或第一金属层、及连接所述第一走线或第一金属层的第一过孔电连接;且所述第一过孔、第一走线及第一金属层均与所述第一金属结构绝缘隔开。
3.如权利要求1所述的电源噪声测试结构,其特征在于,所述裸片倒装在所述封装基板上。
4.如权利要求3所述的电源噪声测试结构,其特征在于,所述裸片采用触点阵列封装封装方式倒装在所述封装基板上。
5.如权利要求3所述的电源噪声测试结构,其特征在于,所述封装基板上设置有覆盖在所述裸片的无源面且与所述裸片的无源面导热接触的散热器。
6.如权利要求1所述的电源噪声测试结构,其特征在于,所述封装基板具有相对的第一面及第二面;
所述引入端功能焊盘、第一去耦电容、第一引入端电源和地焊盘、第二引入端电源和地焊盘均设置在所述封装基板的第一面上;
所述引出端功能焊盘、第一引出端电源和地焊盘、第二引出端电源和地焊盘均设置在所述封装基板的第二面上。
7.如权利要求1所述的电源噪声测试结构,其特征在于,还包括:
印刷电路板;
设置在所述印刷电路板表面且与所述第一引出端电源和地焊盘电连接以测试所述待测试电源和地连接点的电源噪声的电源和地测试触点;
设置在所述印刷电路板表面且与所述第二引出端电源和地焊盘电连接以向所述非测试电源和地连接点供电的电源和地供电触点;
设置在所述印刷电路板表面且与所述引出端功能焊盘电连接以向所述功能连接点传输功能信号的功能触点;
设置在所述印刷电路板表面的第二去耦电容,所述电源和地供电触点与所述第二去耦电容电连接,所述电源和地测试触点与所述第二去耦电容断开。
8.如权利要求7所述的电源噪声测试结构,其特征在于,所述电源和地供电触点通过设置在所述印刷电路板中的第二金属结构与所述第二去耦电容电连接;
所述第一引出端电源和地焊盘与所述电源和地测试触点之间,通过设置在所述印刷电路板中的第二走线或第二金属层、及连接所述第二走线及第二金属层的第二过孔电连接;且所述第二走线、第二金属层及第二过孔均与所述第二金属结构绝缘断开。
9.如权利要求7所述的电源噪声测试结构,其特征在于,所述印刷电路板上还设置有芯片插座,所述封装基板插接在所述芯片插座上。
10.如权利要求7所述的电源噪声测试结构,其特征在于,所述印刷电路板上设置有与所述电源和地供电触点电连接以向所述电源和地供电触点供电的电源芯片;
所述印刷电路板上还设置有与所述功能触点电连接以向所述功能触点传输功能信号的功能芯片。
11.如权利要求1所述的电源噪音测试结构,其特征在于,所述功能连接点为功能压焊点,所述待测试电源和地连接点为待测试电源和地压焊点,所述非测试电源和地连接点为非测试电源和地压焊点。
CN202011236909.9A 2020-11-06 2020-11-06 一种裸片的电源噪声测试结构 Active CN112379185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011236909.9A CN112379185B (zh) 2020-11-06 2020-11-06 一种裸片的电源噪声测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011236909.9A CN112379185B (zh) 2020-11-06 2020-11-06 一种裸片的电源噪声测试结构

Publications (2)

Publication Number Publication Date
CN112379185A true CN112379185A (zh) 2021-02-19
CN112379185B CN112379185B (zh) 2023-03-21

Family

ID=74579388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011236909.9A Active CN112379185B (zh) 2020-11-06 2020-11-06 一种裸片的电源噪声测试结构

Country Status (1)

Country Link
CN (1) CN112379185B (zh)

Citations (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260860A (ja) * 1994-03-18 1995-10-13 Nec Corp 信号測定用装置
JPH07294594A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 集積回路の雑音評価装置およびこれを用いる雑音低減方法
US5491426A (en) * 1994-06-30 1996-02-13 Vlsi Technology, Inc. Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
JPH1138102A (ja) * 1997-07-23 1999-02-12 Hitachi Ltd 集積回路の雑音の計測装置及びその駆動方法
US20020020915A1 (en) * 2000-08-08 2002-02-21 International Business Machines Corporation Semiconductor integrated circuit device with EMI prevention structure
JP2002170920A (ja) * 2000-12-04 2002-06-14 Nec Eng Ltd フリップチップ装置
JP2002277517A (ja) * 2001-03-16 2002-09-25 Matsushita Electric Ind Co Ltd 電源ノイズ耐性評価方法およびそれに用いるプローブ並びに半導体素子
US20030020498A1 (en) * 2001-07-27 2003-01-30 Ando Electric Co., Ltd. (Japanese) Noise evaluation circuit for IC tester
US20040061515A1 (en) * 2002-09-30 2004-04-01 Keeny Chang Flip chip test structure
US20040239349A1 (en) * 2002-07-23 2004-12-02 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2005031850A (ja) * 2003-07-09 2005-02-03 Fujitsu Ltd 電源ノイズ解析方法
US20050114054A1 (en) * 2003-11-26 2005-05-26 Kenji Shimazaki Method for analyzing power supply noise of semiconductor integrated circuit
US20060221531A1 (en) * 2003-08-22 2006-10-05 Makoto Nagata Circuit for detecting and measuring noise in semiconductor integrated circuit
US20070075726A1 (en) * 2005-04-21 2007-04-05 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US20070132480A1 (en) * 2005-12-08 2007-06-14 Nec Corporation Power supply noise resistance testing circuit and power supply noise resistance testing method
US20070283172A1 (en) * 2006-05-30 2007-12-06 Daniel Douriet Mitigate Power Supply Noise Response by Throttling Execution Units Based Upon Voltage Sensing
US20080106324A1 (en) * 2006-09-25 2008-05-08 Fujitsu Limited Power source noise measuring device, integrated circuit, and semiconductor devide
US20080218195A1 (en) * 2007-03-08 2008-09-11 Nec Corporation Power supply noise measuring circuit and power supply noise measuring method
US20120049947A1 (en) * 2010-08-24 2012-03-01 International Business Machines Corporation Method and device for measuring integrated circuit power supply noise and calibration of power supply noise analysis models
US20120119757A1 (en) * 2009-06-03 2012-05-17 Hitachi, Ltd. Electronic Device and Noise Current Measuring Method
US20120146665A1 (en) * 2010-12-14 2012-06-14 Avago Technologies Enerprise IP (Singapore) Pte. Ltd. System and method for determining power supply noise in an integrated circuit
US20130027071A1 (en) * 2011-07-28 2013-01-31 STMicroelectonics S.r.I. Active probe card for electrical wafer sort of integrated circuits
JP2013190937A (ja) * 2012-03-13 2013-09-26 Ricoh Co Ltd 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法
US20150276838A1 (en) * 2014-03-28 2015-10-01 International Business Machines Corporation Noise modulation for on-chip noise measurement
CN105044623A (zh) * 2015-08-13 2015-11-11 北京航空航天大学 一种适用于集成电路芯片的片上电源噪声峰值测量系统及其测量方法
CN105116316A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路电源噪声测量系统
US20160337048A1 (en) * 2015-05-12 2016-11-17 Intel Corporation Apparatus and method for measuring power supply noise
CN107561376A (zh) * 2016-06-30 2018-01-09 中兴通讯股份有限公司 一种电源噪声测量的方法及装置
JP2018073956A (ja) * 2016-10-27 2018-05-10 京セラ株式会社 中継用印刷配線板
CN108292643A (zh) * 2015-08-28 2018-07-17 安培计算有限责任公司 封装可编程去耦电容器阵列
CN209215446U (zh) * 2019-07-02 2019-08-06 敏业信息科技(上海)有限公司 一种用于测试共模噪声的探头及噪声测试装置
US20200326368A1 (en) * 2019-04-10 2020-10-15 Mediatek Inc. Device for testing chip or die with better system ir drop
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试系统
CN113866589A (zh) * 2021-09-03 2021-12-31 长江存储科技有限责任公司 芯片测试装置及芯片测试方法

Patent Citations (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
JPH07260860A (ja) * 1994-03-18 1995-10-13 Nec Corp 信号測定用装置
JPH07294594A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 集積回路の雑音評価装置およびこれを用いる雑音低減方法
US5491426A (en) * 1994-06-30 1996-02-13 Vlsi Technology, Inc. Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations
JPH1138102A (ja) * 1997-07-23 1999-02-12 Hitachi Ltd 集積回路の雑音の計測装置及びその駆動方法
US20020020915A1 (en) * 2000-08-08 2002-02-21 International Business Machines Corporation Semiconductor integrated circuit device with EMI prevention structure
JP2002170920A (ja) * 2000-12-04 2002-06-14 Nec Eng Ltd フリップチップ装置
JP2002277517A (ja) * 2001-03-16 2002-09-25 Matsushita Electric Ind Co Ltd 電源ノイズ耐性評価方法およびそれに用いるプローブ並びに半導体素子
US20030020498A1 (en) * 2001-07-27 2003-01-30 Ando Electric Co., Ltd. (Japanese) Noise evaluation circuit for IC tester
US20040239349A1 (en) * 2002-07-23 2004-12-02 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US20040061515A1 (en) * 2002-09-30 2004-04-01 Keeny Chang Flip chip test structure
JP2005031850A (ja) * 2003-07-09 2005-02-03 Fujitsu Ltd 電源ノイズ解析方法
US20060221531A1 (en) * 2003-08-22 2006-10-05 Makoto Nagata Circuit for detecting and measuring noise in semiconductor integrated circuit
US20050114054A1 (en) * 2003-11-26 2005-05-26 Kenji Shimazaki Method for analyzing power supply noise of semiconductor integrated circuit
JP2005157801A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路の電源ノイズ解析方法
US20070075726A1 (en) * 2005-04-21 2007-04-05 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US20070132480A1 (en) * 2005-12-08 2007-06-14 Nec Corporation Power supply noise resistance testing circuit and power supply noise resistance testing method
US20070283172A1 (en) * 2006-05-30 2007-12-06 Daniel Douriet Mitigate Power Supply Noise Response by Throttling Execution Units Based Upon Voltage Sensing
US20080106324A1 (en) * 2006-09-25 2008-05-08 Fujitsu Limited Power source noise measuring device, integrated circuit, and semiconductor devide
US20080218195A1 (en) * 2007-03-08 2008-09-11 Nec Corporation Power supply noise measuring circuit and power supply noise measuring method
US20120119757A1 (en) * 2009-06-03 2012-05-17 Hitachi, Ltd. Electronic Device and Noise Current Measuring Method
US20120049947A1 (en) * 2010-08-24 2012-03-01 International Business Machines Corporation Method and device for measuring integrated circuit power supply noise and calibration of power supply noise analysis models
US20120146665A1 (en) * 2010-12-14 2012-06-14 Avago Technologies Enerprise IP (Singapore) Pte. Ltd. System and method for determining power supply noise in an integrated circuit
US20130027071A1 (en) * 2011-07-28 2013-01-31 STMicroelectonics S.r.I. Active probe card for electrical wafer sort of integrated circuits
JP2013190937A (ja) * 2012-03-13 2013-09-26 Ricoh Co Ltd 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法
US20150276838A1 (en) * 2014-03-28 2015-10-01 International Business Machines Corporation Noise modulation for on-chip noise measurement
US20160337048A1 (en) * 2015-05-12 2016-11-17 Intel Corporation Apparatus and method for measuring power supply noise
CN105116316A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路电源噪声测量系统
CN105044623A (zh) * 2015-08-13 2015-11-11 北京航空航天大学 一种适用于集成电路芯片的片上电源噪声峰值测量系统及其测量方法
CN108292643A (zh) * 2015-08-28 2018-07-17 安培计算有限责任公司 封装可编程去耦电容器阵列
CN107561376A (zh) * 2016-06-30 2018-01-09 中兴通讯股份有限公司 一种电源噪声测量的方法及装置
JP2018073956A (ja) * 2016-10-27 2018-05-10 京セラ株式会社 中継用印刷配線板
US20200326368A1 (en) * 2019-04-10 2020-10-15 Mediatek Inc. Device for testing chip or die with better system ir drop
CN209215446U (zh) * 2019-07-02 2019-08-06 敏业信息科技(上海)有限公司 一种用于测试共模噪声的探头及噪声测试装置
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试系统
CN113866589A (zh) * 2021-09-03 2021-12-31 长江存储科技有限责任公司 芯片测试装置及芯片测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周海波: "开关电路中去耦电容的选取与应用", 《江南大学学报》 *
张海龙: "去耦电容在高速PCB中的应用", 《电子质量》 *

Also Published As

Publication number Publication date
CN112379185B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
US7212013B2 (en) Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US7476555B2 (en) Method of chip manufacturing
JPH10185947A (ja) プローブ・アダプタ
US7724008B2 (en) Methods and apparatus for planar extension of electrical conductors beyond the edges of a substrate
WO2007146291A2 (en) Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
CN112379185B (zh) 一种裸片的电源噪声测试结构
GB2353399A (en) Testing printed or integrated circuits
CN111446232B (zh) 一种芯片封装件
KR20170046344A (ko) 반도체 장치 및 이를 포함하는 반도체 패키지
CN114280458A (zh) 一种转接板的测试方法
CN111326502B (zh) 半导体封装件以及获得半导体封装件的接触电阻的方法
US7348597B1 (en) Apparatus for performing high frequency electronic package testing
US20230207401A1 (en) Analog sense points for measuring circuit die
JP4098976B2 (ja) マルチチップモジュール及びそのチップ間接続テスト方法
TW591781B (en) Substrate for measuring simultaneous switch noise
KR20120033714A (ko) 패키지 소비전류 측정용 인터포저 및 이를 이용한 측정 시스템
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
Ljungbro et al. Heterogeneous Radio Chiplet Module for 5G Millimeter Wave Application
CN116298789A (zh) 一种用于芯片测试的连接装置
CN117491834A (zh) 一种表面贴装器件Rth(j-c)测试结构及测试方法
KR20050019420A (ko) 프론트 엔드 모듈의 통전 테스트 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant