CN105116316A - 集成电路电源噪声测量系统 - Google Patents

Abstract

本发明涉及一种集成电路电源噪声测量系统，包括：嵌入在待测芯片上的片上测试单元，用于对所述待测芯片在测试向量的作用下产生的电源噪声信号进行采样与保持，并根据延迟线芯片的延迟信号控制采样时间；模数转换芯片，用于对所述电源噪声信号进行模数转换，获得多位宽的数字化电源噪声信号；FPGA芯片，用于向所述待测芯片施加所述测试向量，并接收所述数字化电源噪声信号；所述延迟线芯片，用于在所述FPGA芯片的控制下产生延迟信号，并向所述片上测试单元发送所述延迟信号。本发明提高了测量的信噪比，且能有效提高对电源噪声信号高频部分的响应能力。

Description

集成电路电源噪声测量系统

技术领域

本发明涉及集成电路测试技术领域，特别是涉及一种集成电路电源噪声测量系统。

背景技术

目前普遍采用基于旁路分析(SCA)的方法来实现硬件木马的检测，在所有的旁路信号类别中，电源噪声信号是比较重要的一种，它与电路内部节点逻辑状态的翻转活动具有紧密关联性。传统技术中最常用的测量集成电路电源噪声信号的方法是电阻探测法。具体来说，这种方法具有两种不同的实现方式，分别如图1和图2所示。图1所示的为电源侧测量的实现方式，它把一个小阻值、低噪声的电阻放在印制电路板(PCB)输入电源Vdd和芯片的Vcc电源管脚之间；而图2所示的接地侧测量的实现方式中，电阻被放在芯片的接地端(GND)管脚和印制电路板的GND地线之间。然后利用示波器测量电阻两端的电压降，就可得到芯片的电源噪声的值。在实现过程中，发明人发现传统的电阻探测法虽然实现起来比较简单，但却存在一些不足，主要体现在：

(1)测量的信噪比低

图1所示的电源侧测量方式中，由于电阻串接在芯片与电源之间，因此在测量芯片的电源噪声时，会受到电源供电信号上扰动的影响；而且芯片电源噪声的幅度一般比电源供电信号扰动的幅度小一个数量级以上，从而造成测量的信噪比比较低。而图2所示的接地侧测量方式中，由于电阻串接在芯片与地平面之间，导致测量得到的电压降信号的幅度很小，此时测量环境或测量设备的轻微扰动都会对测量结果产生极大的影响，因此其测量信噪比也比较低。

(2)对高频信号的响应不灵敏

传统的电阻探测法中，加入的电阻会与电路中的电感一起组成一个低通滤波器，从而会把电源噪声中的高频成分滤除掉，而这些高频成分对于硬件木马检测是有益的。

发明内容

基于此，有必要针对集成电路测试中测量信噪比低且对高频信号响应不灵敏的问题，提供一种集成电路电源噪声测量系统。

为了实现上述目的，本发明技术方案的实施例为：

一种集成电路电源噪声测量系统，包括：

嵌入在待测芯片上的片上测试单元，用于对待测芯片在测试向量的作用下产生的电源噪声信号进行采样与保持，并根据延迟线芯片的延迟信号控制采样时间；

模数转换芯片，用于对电源噪声信号进行模数转换，获得多位宽的数字化电源噪声信号；

FPGA芯片，用于向待测芯片施加所述测试向量，并接收数字化电源噪声信号；

延迟线芯片，用于在FPGA芯片的控制下产生延迟信号，并向片上测试单元发送延迟信号。

上述技术方案具有如下有益效果：

因为本发明采用的技术方案是通过片上测试单元对电源噪声信号进行采样和保持，再利用待测芯片外的模数转换芯片进行模数转换，所以能避免电路板上电源供电信号以及测量环境或测量设备的扰动影响，进而提高了测量的信噪比；且因为本发明采用的技术方案不使用电阻，避免了测量电路中形成低通滤波器，片上测试单元是在待测芯片上实现对电源噪声信号的采样和保持，所以达到的频率高，进而有效提高了对电源噪声信号高频部分的响应能力。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为传统技术中电源侧测量的实现方式示意图；

图2为传统技术中接地侧测量的实现方式示意图；

图3为本发明实施例1中集成电路电源噪声测量系统示意图；

图4为本发明实施例2中集成电路电源噪声测量系统示意图；

图5为本发明实施例1或2中集成电路电源噪声测量系统的片上测试单元示意图；

图6为本发明集成电路电源噪声测量系统的片上测试单元一实施例示意图；

图7为本发明集成电路电源噪声测量系统实现流程一实施例示意图；

图8为本发明集成电路电源噪声测量系统实现流程中测量步骤具体流程一实施例示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

实施例1：

图3为本发明实施例1中集成电路电源噪声测量系统示意图，本发明所提供的集成电路电源噪声测量系统主要包括片上测试单元、模数转换芯片(ADC)、现场可编程门阵列(FPGA)芯片、延迟线芯片等。

待测芯片是被测试的集成电路芯片，在本发明中需要对其电源噪声信号进行测量。为了达到本发明的目的，在被测芯片中，除了包含用于实现芯片原有功能的原始电路外，还需要在该芯片上嵌入一个片上测试单元，用于对待测芯片在测试向量的作用下产生的电源噪声信号进行采样与保持，并根据延迟线芯片的延迟信号控制采样时间；模数转换芯片，用于对电源噪声信号进行模数转换，获得多位宽的数字化电源噪声信号；FPGA芯片，用于向待测芯片施加所述测试向量，并接收数字化电源噪声信号；延迟线芯片，用于在FPGA芯片的控制下产生延迟信号，并向片上测试单元发送所述延迟信号。

具体而言，在实施例1中，FPGA芯片是测量系统的控制核心，它一方面要给待测芯片施加测试向量，使待测芯片能正常工作即产生相应的电源噪声信号，另一方面，它还需要合理控制模数转换芯片、延迟线芯片，使它们能与待测芯片保持同步运作；此外，它还负责将ADC输出的数字化电源噪声信号转发给相关处理器(如图4所示)。模数转换芯片主要负责对片上测试电路采集到的电源噪声信号进行模数转换，将模拟电压信号转换为多位宽(如14位或16位)的数字信号，并把这些数字信号发送给FPGA芯片。延迟线芯片主要用于在FPGA的控制下，产生一个与原始电路的系统时钟同步的延迟信号。该信号用于控制片上测试电路中开关的通断，即控制其采样时间。

本发明实施例1中采用的技术方案为通过片上测试单元对待测芯片的电源噪声信号进行采样和保持，再利用待测芯片外的模数转换芯片进行模数转换，避免电路板上电源供电信号以及测量环境或测量设备的扰动影响，提高了信噪比；片上测试单元在待测芯片上实现对电源噪声信号的采样和保持，达到的频率高，有效提高了对电源噪声信号高频部分的响应能力。

实施例2：

图4为本发明实施例2集成电路电源噪声测量系统示意图：集成电路电源噪声测量系统包括片上测试单元、可编程直流电源、处理器、待测芯片、模数转换芯片(ADC)、FPGA芯片、延迟线芯片等。其中片上测试单元包括采样保持电路以及单位增益放大器。可编程直流电源在处理器的控制下，为片上测试单元中的单位增益放大器提供偏置电压。在测量系统上电后，需对该偏置电压进行调整，从而校准单位增益放大器。

模数转换芯片主要负责对片上测试单元采集到的电源噪声信号Vout进行模数转换，将模拟电压信号转换为多位宽(如14位或16位)的数字信号，并把这些数字信号发送给FPGA芯片。

FPGA芯片是测量系统的控制核心，它一方面要给待测芯片施加测试向量，使待测芯片能正常工作起来；另一方面，它还需要合理控制模数转换芯片、延迟线芯片，使它们能与待测芯片保持同步运作；此外，它还负责将ADC输出的数字化电源噪声信号转发给处理器。

延迟线芯片主要用于在FPGA的控制下，产生一个与原始电路的系统时钟同步的延迟信号。该信号用于控制片上测试电路中开关的通断，即控制其采样时间。

处理器主要负责FPGA芯片的配置，并接收FPGA芯片转发的数字化电源噪声信号，以便进行后续的数据处理。而在具体的实施例中，本发明的处理器为计算机或者其他种类的处理装置，仍能实现本发明的目的。

本发明实施例2中采用的技术方案为通过片上测试单元中的采样保持电路对电源噪声信号进行采样和保持，再利用待测芯片外高性能模数转换芯片进行模数转换，因此能避免电路板上电源供电信号的扰动影响，以及测量环境或测量设备的扰动影响，从而提高了电源噪声信号信噪比。另外本方案不使用电阻，避免了测量电路中形成低通滤波器；在待测芯片上实现对待测芯片电源噪声信号进行采样保持，因此达到的频率高，有效提高测量系统对电源噪声信号高频部分的响应能力。

图5为本发明实施例1或2中集成电路电源噪声测量系统的片上测试单元示意图。片上测试单元包括采样保持电路和单位增益放大器。

其中，采样保持电路包括开关以及接地电容：开关一端与待测芯片上数字电路部分的供电端连接，另一端与接地电容、单位增益放大器的正向输入端连接；开关在延迟信号的控制下连接或断开。采样保持电路用于对待测芯片的电源噪声信号进行采样与保持。

单位增益放大器具有高频、低噪声等特点，主要用于增强被测信号的输出驱动能力，通过放大片上测试单元接收到的电源噪声信号来驱动测量系统后级的模数转换芯片。

图5以及实施例2图4中的Vdda和Vssa分别代表待测芯片中模拟电路部分的供电端和接地端；与之对应的是Vddd和Vssd，它们分别代表待测芯片中数字电路部分的供电端和接地端，而本发明实施例1或2中需要测量的电源噪声信号是Vddd上的噪声信号，可以理解的是，在其他实施例中，本发明提供的集成电路电源噪声测量系统也可以测量待测芯片上其它类型的电源噪声信号。Vbias为单位增益放大器的偏置电压，可用于放大器的校准。Vddd信号经过采样、保持，再通过单位增益放大器增强驱动能力后，用Vout表示，该信号可输出给下级电路进行处理。

图5中的开关由延迟线芯片输出的延迟信号来控制，从而调整本发明集成电路电源噪声测量系统的采样时间。当开关断开时，片上测试电路不起作用；当开关闭合时，Vddd将被采样，并保持在电容上。采样保持电路后一级连接了一个单位增益放大器，它具有高频、低噪声等特点，主要用于增强被测信号的输出驱动能力，从而使得其可以成功驱动后级的模数转换芯片ADC。

可以理解的是本发明的片上测试单元，除了上文描述的如图5所示采用开关、接地电容以及单位增益放大器相结合的方式来实现对电源噪声信号的采样保持外，还可以使用其它结构的电路，测量待测芯片其他种类的电源噪声信号，例如待测芯片中数字电路部分的接地端的接地信号Vssd。图6为本发明集成电路电源噪声测量系统的片上测试单元一实施例示意图。

如图6所示，在片上测试单元中使用源极跟随器，由于Vssd幅度值很小，利用源极跟随器抬高Vssd的幅值，幅度值抬高的具体大小由Vsfb(源极跟随器的偏置电压)所控制，一般来说，Vsfb的值为芯片I/O端口的供电电压值。即使用其它结构的采样保持电路后仍能实现本发明的目的。

而上述实施例实现的具体流程步骤如图7所示，主要包括，

步骤S710：初始化，给整个测量系统上电后，首先需要对单位增益放大器进行校准。通过处理器对可编程直流电源的输出电压进行调整，以完成该校准工作。

步骤S720：配置，完成测量系统的初始化后，需要通过处理器对FPGA芯片进行比特流配置数据的下载，以使FPGA芯片具有相应的功能。同时，处理器还需确定FPGA芯片发送给延迟线芯片的延迟值的大小。

步骤S730：测量，进行电源噪声测量的具体流程如图8所示。

步骤S740：数据处理，在处理器上，利用相关数据处理算法(如：主成分分析、马氏距离等)对测量得到的电源噪声信号进行统计分析，以判断待测芯片中是否存在硬件木马。

如图8所示，步骤S730的测量具体包括，

S731：FPGA芯片把测试向量发送给待测芯片，待测芯片在接收到该测试向量后，其内部电路结构开始工作，此时被测的电源噪声信号会随之发生变化。

S732：在FPGA芯片的控制下，延迟线芯片定时产生一系列经过延迟的开关控制信号，从而实现片上测试电路中开关的定时闭合。当开关闭合时，被测的电源噪声信号会被片上测试电路所采样、保持。

S733：在FPGA芯片的控制下，模数转换芯片ADC会把待测芯片输出的噪声信号进行模数转换。

S734：模数转换芯片将转换后的数字化噪声信号转发给FPGA芯片，并由FPGA芯片发送到处理器中存储。

具体而言本发明集成电路电源噪声测量实施例的实现流程为：

初始化：通过处理器对可编程电源的输出电压进行调整，完成单位增益放大器的校准；配置：通过处理器对FPGA芯片进行比特流配置数据的下载，并确定FPGA芯片发送给延迟线芯片的延迟值的大小；

测量：具体实现对电源噪声信号的测量，它又包含以下步骤：

FPGA芯片发送测试向量：由FPGA芯片把测试向量发送给待测芯片；

定时产生延迟信号：FPGA芯片控制延迟线芯片定时产生一系列经过延迟的控制信号，从而控制片上测试电路中采样保持电路的工作；

使能ADC：FPGA芯片控制ADC把待测芯片输出的噪声信号进行模数转换；

转发数字化噪声信号：ADC把转换后的数字化噪声信号转发给FPGA芯片，并由FPGA芯片发送到处理器中存储。

数据处理：在处理器上，对测量得到的电源噪声信号进行统计分析，以判断待测芯片中是否存在硬件木马。

利用上述系统及实现流程，本发明系统经过初始化、配置、测量、数据处理等实现流程，通过片上测试单元对电源噪声信号进行采样和保持，再利用待测芯片外的模数转换芯片进行模数转换，避免了电路板上电源供电信号的扰动影响，以及测量环境或测量设备的扰动影响，提高信噪比；整个系统不使用电阻，避免测量电路中形成低通滤波器；片上测试单元在待测芯片上实现对电源噪声信号的采样和保持，达到的频率很高，提高对电源噪声信号高频部分的响应能力。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种集成电路电源噪声测量系统，其特征在于，包括：

嵌入在待测芯片上的片上测试单元，用于对所述待测芯片在测试向量的作用下产生的电源噪声信号进行采样与保持，并根据延迟线芯片的延迟信号控制采样时间；

模数转换芯片，用于对所述电源噪声信号进行模数转换，获得多位宽的数字化电源噪声信号；

FPGA芯片，用于向所述待测芯片施加所述测试向量，并接收所述数字化电源噪声信号；

所述延迟线芯片，用于在所述FPGA芯片的控制下产生延迟信号，并向所述片上测试单元发送所述延迟信号。

2.根据权利要求1所述的集成电路电源噪声测量系统，其特征在于：

所述片上测试单元包括：

采样保持电路，用于对所述电源噪声信号的采样与保持；

单位增益放大器，用于放大所述电源噪声信号；

所述模数转换芯片在放大后的所述电源噪声信号的驱动下工作。

3.根据权利要求2所述的集成电路电源噪声测量系统，其特征在于，所述采样保持电路包括开关以及接地电容；所述开关一端与所述待测芯片上数字电路部分的供电端连接，另一端与所述接地电容、所述单位增益放大器的正向输入端连接；所述开关在所述延迟信号的控制下连接或断开。

4.根据权利要求2所述的集成电路电源噪声测量系统，其特征在于，还包括可编程直流电源，用于为所述单位增益放大器提供偏置电压。

5.根据权利要求1所述的集成电路电源噪声测量系统，其特征在于，还包括与所述FPGA芯片相连的处理器，用于配置所述FPGA芯片，接收和处理所述FPGA芯片转发的所述数字化电源噪声信号，并配置所述FPGA为控制所述延迟线芯片发送的延迟值。

6.根据权利要求5所述的集成电路电源噪声测量系统，其特征在于，所述处理器处理还对所述数字化电源噪声信号进行统计分析，并根据统计分析结果判断所述待测芯片中是否存在硬件木马。

7.根据权利要求1所述的集成电路电源噪声测量系统，其特征在于，所述电源噪声信号为所述待测芯片上数字电路部分的供电端上的噪声信号。

8.根据权利要求1所述的集成电路电源噪声测量系统，其特征在于，所述延迟信号为与所述待测芯片原始电路的系统时钟同步的延迟信号。

9.根据权利要求1所述的集成电路电源噪声测量系统，其特征在于，所述多位宽的数字化电源噪声信号为14位和16位的数字化电源噪声信号。