CN105116317B - 集成电路测试系统与方法 - Google Patents

Abstract

本发明涉及一种集成电路测试系统，包括自动测试单元，测试接口单元，嵌入在待测芯片上的片上测试单元，片上测试单元包括通路选择模块、采样保持模块以及校准模块，待测芯片通过所述测试接口单元与自动测试单元相连接，自动测试单元产生测试向量以及通路控制信号并传输给测试接口单元；通路选择模块接收经测试接口单元转接的通路控制信号，并基于通路控制信号向采样保持模块或校准模块输出通路选择信号。本发明实现了对高速(如GHz)待测芯片的测试；另外仅需测试接口单元完成自动测试单元与待测芯片的电气连接，实现待测芯片与现有集成电路测试流程的集成，从而提高了测试效率降低了测试开销。

Description

集成电路测试系统与方法

技术领域

本发明涉及集成电路测试技术领域，特别是涉及一种集成电路功能与安全的测试系统与方法。

背景技术

近年来，集成电路(IC)的安全性受到关注。由于成本原因，绝大多数集成电路设计公司没有自己的制造工艺线，且主要依赖专业芯片制造代工厂(Foundry)来进行芯片的生产。这种设计和生产相分离的情况，给集成电路的安全性带来了隐患：在非受控的制造过程中，芯片可能被植入硬件木马(HTH)。硬件木马一旦被激活，会扰乱芯片的正常功能，泄露芯片正在处理的关键信息。

目前通常采用基于旁路分析(SCA)的方法来实现硬件木马的检测，而传统技术普遍利用现场可编程门阵列(FPGA)芯片或相关的测试板卡来搭建面向硬件木马检测的旁路信号测量与分析系统。其中，如图1所示，利用FPGA芯片为待测芯片施加电学激励信号，并对待测芯片返回的响应信号进行校验，检查其与预期输出信号是否一致；同时，利用数字示波器采集待测芯片的旁路信号。但FPGA芯片所发出的激励信号，往往存储在电路板上的只读存储器(ROM)或闪存(Flash)芯片中，导致这种方法测试速度慢，对高速待测芯片的测试速率低，增大测试开销。另外，如图2所示，利用相关测试板卡来建立面向硬件木马检测的旁路信号测量系统：利用计算机(PC)和成品的测试板卡为待测芯片施加激励信号，并对待测芯片返回的响应信号进行校验，检查其与预期输出信号是否一致；同时，也利用数字示波器采集待测芯片的旁路信号，但这种测量系统无法与现有集成电路测试流程(自动测试设备ATE)相集成，同样会增大测试开销，降低测试效率。

发明内容

基于此，有必要针对现有集成电路测试系统方法测试速率低且开销大的问题，提供一种集成电路测试系统与方法。

为了实现上述目的，一方面，本发明提供了一种集成电路测试系统，包括自动测试单元，测试接口单元，嵌入在待测芯片上的片上测试单元，片上测试单元包括通路选择模块、采样保持模块以及校准模块，待测芯片通过所述测试接口单元与自动测试单元相连接，自动测试单元产生测试向量以及通路控制信号并传输给测试接口单元；

通路选择模块接收经测试接口单元转接的通路控制信号，并基于通路控制信号向采样保持模块或校准模块输出通路选择信号；

采样保持模块在接收到通路选择信号时，对待测芯片基于测试接口单元转接的测试向量发出的旁路信号进行采样和保持，并将采样和保持的旁路信号传输给校准模块；

校准模块对接收到的待测芯片发出的旁路信号进行放大，并将放大后的旁路信号通过测试接口单元传输给自动测试单元。

另一方面，本发明提供了一种基于上述集成电路测试系统的集成电路测试方法，包括以下步骤：

在待测芯片上嵌入片上测试单元；

将待测芯片与自动测试单元通过测试接口单元相连接；

校准片上测试单元；

测量待测芯片的旁路信号；

检测待测芯片。

上述技术方案具有如下有益效果：

因为本发明通过自动测试单元给待测芯片施加测试向量、对待测芯片的输出响应信号进行正确性校验，并且利用片上测试单元完成对旁路信号的采样保持，利用自动测试单元来完成旁路信号的数字化，所以能够对高速如吉赫兹(GHz)的待测芯片进行测试，进而克服了测试速度慢效率低，测试开销大的问题；另外无需对自动测试单元进行额外技术改造，仅需测试接口单元完成自动测试单元与待测芯片的电气连接，待测芯片与现有集成电路测试流程集成，进而降低测试开销，提高测试效率。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为传统技术一基于FPGA的旁路信号测量系统示意图；

图2为传统技术二基于测试板卡的旁路信号测量系统示意图；

图3为本发明实施例1中集成电路测试系统结构原理框图；

图4为本发明实施例2中集成电路测试系统结构原理框图；

图5为本发明集成电路测试系统采样保持模块一实施例的结构示意图；

图6为本发明集成电路测试系统校准模块一实施例的结构示意图；

图7为本发明集成电路测试系统通路选择模块一实施例的结构示意图；

图8为本发明集成电路测试方法一实施例的流程图；

图9为本发明集成电路测试方法中校准片上测试单元的电路一实施例的流程图；

图10为本发明集成电路测试方法中测量待测芯片的旁路信号一实施例的流程图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

实施例1：

图3为本发明实施例1中集成电路测试系统结构原理框图。

如图3所示，待测芯片指的是被测试的集成电路芯片，在本发明中，它是被测对象，需要对其电源噪声信号进行测量。本发明集成电路测试系统，包括待测芯片、自动测试单元和测试接口单元，待测芯片和自动测试单元通过测试接口单元相连接，为了达到本发明的目的，在被测芯片中，除了包含用于实现芯片原有功能的原始电路外，还需要在该芯片上嵌入一个片上测试单元，片上测试单元包括：采样保持模块，校准模块和通路选择模块。

为了提高测试效率，降低测试成本开销：

实施例1中的自动测试单元产生测试向量以及通路控制信号并传输给测试接口单元；测试接口单元将测试向量转接给待测芯片，待测芯片则产生相应的电源噪声信号；测试接口单元将通路控制信号转接给通路选择模块，通路选择模块基于通路控制信号向采样保持模块或校准模块输出通路选择信号；

采样保持模块在接收到通路选择信号时，对待测芯片基于测试接口单元转接的测试向量发出的旁路信号进行采样和保持，并将采样和保持的旁路信号传输给校准模块；校准模块对接收到的待测芯片发出的旁路信号进行放大，并将放大后的旁路信号通过测试接口单元传输给自动测试单元。最终由自动测试单元对待测芯片的输出响应信号进行正确性校验

而为了完成对片上测试单元的校准工作，自动测试单元还产生一个正弦波信号即校准信号并传输给测试接口单元；测试接口单元将校准信号转接给校准模块；校准模块则在接收到上述通路选择信号时，放大校准信号并通过测试接口单元传输给自动测试单元。自动测试单元通过比较放大后返回的校准信号与原始校准信号的幅度，来判断片上测试电路是否校准成功。

在上述各单元的工作过程中，测试接口单元主要实现待测芯片与自动测试单元之间的电气信号转接功能。

因为本发明实施例1通过自动测试单元给待测芯片施加测试向量、对待测芯片的输出响应信号进行正确性校验，并且利用片上测试单元完成对旁路信号的采样保持，利用自动测试单元来完成旁路信号的数字化，所以能够对高速(如吉赫GHz)的待测芯片进行测试，进而克服了测试速度慢效率低，测试开销大的问题；另外无需对自动测试单元进行额外技术改造，仅需测试接口单元完成自动测试单元与待测芯片的电气连接，待测芯片与现有集成电路测试流程集成，进而降低测试开销，提高测试效率。

实施例2：

图4为本发明实施例2中集成电路测试系统结构原理框图。

如图4所示，测试系统包括待测芯片、片上测试单元、测试接口板和集成电路自动测试设备(ATE)。

在实施例2中，测试接口单元可以为测试接口板，待测芯片通过测试插座，包括球栅阵列封装(BGA)封装插座、四边扁平封装(QFP)封装插座等，安装到测试接口板上。测试接口板为待测芯片提供Vddd、Vssd、Vdda、Vssa、Vbias等信号(图5以及下文中相应的文字说明将对这些字母代表的信号给出详尽的解释)的供电电压，并将自动测试单元输出的Vcal、通路控制信号、测试向量等信号转发给待测芯片，此外还将待测芯片输出的Vout信号转发给自动测试单元处理。

本发明实施例中的ATE可以是目前市面上可购买到的普通商用集成电路自动测试设备，无需进行额外的技术改造即可应用在本发明实施例2中。

ATE主要完成三个功能：第一，利用其内部的模数转换模块把待测芯片输出的Vout转换为数字信号，以便后续进行信号处理；第二，利用其内部的任意波形发生器模块产生一个标准幅度的正弦波信号，供待测芯片中的校准电路完成片上测试电路的校准；第三，利用其内部的数字信号产生模块来生成待测芯片的测试向量，并对待测芯片的输出信号进行正确性校验；此外还生成通路控制信号，以控制片上测试单元，完成校准、采样保持等工作。

其中一实施例中，采样保持模块的结构如图5所示，它包括源极跟随器、开关、接地电容等，用于实现对被测量旁路信号的采样与保持功能。

图5中的Vddd和Vssd，分别代表待测芯片中数字电路部分的供电信号和接地信号，Vsub代表衬底电压信号，在本发明的实施例中需要测量这三者上的噪声信号。

采样保持模块包括第一选择开关S1、第二选择开关S2、第三选择开关S3、第四选择开关S4、第五选择开关S5和第六选择开关S6以及第一接地电容、第二接地电容和第三接地电容；第一选择开关S1的一端与待测芯片上数字电路部分的供电端连接，另一端与第一接地电容、第二选择开关S2连接；第三选择开关S3的一端与待测芯片上数字电路部分的接地端连接，另一端与第二接地电容、第四选择开关S4连接；第五选择开关S5的一端与待测芯片的衬底电压端连接，另一端与第三接地电容、第六选择开关S6连接；采样通路选择信号用于控制选择开关S1～S6，从而实现采样通路的选择。例如，如果需测量Vddd，那么就同时把开关S1和S2闭合，其余开关则保持打开状态，对于Vssd和Vsub的测量以此类推。当某一通路的开关闭合后，被测信号将被采样并保持在电容上，并被输出给下一级电路。

采样保持模块还包括通过输入偏置端连接在一起的两组源极跟随器，一组源极跟随器连接在待测芯片上数字电路部分的接地端和第三选择开关S3之间，另一组源极跟随器连接在待测芯片的衬底电压端和第五选择开关S5之间。Vssd和Vsub由于幅度值都很小，为了实现准确测量，需要用源极跟随器把它们幅度值抬高。幅度值抬高的具体大小由Vsfb(源极跟随器的偏置电压)所控制，一般来说，Vsfb的值为待测芯片I/O端口的供电电压值。

其中一实施例中，校准模块的结构如图6所示，它主要包括单位增益放大器、开关等部分，用于实现两个功能：第一，增强采样保持模块电路输出信号的驱动能力；第二，实现整个片上测试单元的电路的校准。校准模块包括开关和单位增益放大器，开关一端连接采样保持模块的输出端和单位增益放大器的正向输入端，另一端连接测试接口单元；单位增益放大器的负向输入端通过单位增益放大器的输出端连接测试接口单元；单位增益放大器的一电源端与待测芯片上模拟电路部分的供电端连接，另一电源端与待测芯片上模拟电路部分的接地端连接，还有一电源端接收单位增益放大器的偏置电压；开关在通路选择信号的控制下连接或断开，开关连接时，校准模块通过开关所在的通路接收经测试接口单元转接的校准信号。

图6中的Vdda和Vssa，分别代表待测芯片中模拟电路部分的供电信号和接地信号；Vbias是单位增益放大器的偏置电压，可用于调整放大器的放大倍数；采样保持电路的输出信号通过单位增益放大器增强驱动能力后，用Vout表示，该信号可输出给自动测试单元进行处理。Vcal代表校准信号，它是一个由自动测试单元产生的标准信号。当在校准通路选择信号的控制下，闭合图6中的开关后，Vcal校准信号可通过单位增益放大器进行放大，形成Vout信号，然后被传输回自动测试单元，自动测试单元通过比较Vout与Vcal是否一致来判断片上测试电路是否成功校准。如果Vout与Vcal不一致，那么可以通过调整Vbias的电压值使两者一致，从而完成校准工作。

其中一实施例中，通路选择模块的结构如图7所示，它包括译码电路，用于实现把自动测试单元产生的通路控制信号转换为控制采样通路和校准通路的选择信号。

可以理解的是，本发明中的片上测试单元中的模块，除了图5、图6、图7所描述的实现方式外，还可以使用其它结构的模块以及电路来实现旁路信号的采样保持、校准与通路选择功能。用其它结构的电路后，仍能实现本发明的目的。

利用本发明的实施例1和2以及其它实施例：

(1)可实现对高速芯片的测试

由于本发明通过自动测试单元如ATE给待测芯片施加测试向量、对待测芯片的输出响应信号进行正确性校验，并且利用片上测试单元完成旁路信号的采样保持，利用ATE内部的模数转换模块来完成旁路信号的数字化，因此可实现对高速(如GHz)待测芯片的测试，从而提高测试效率，降低测试成本；

(2)可与现有集成电路测试流程相集成

现有集成电路测试流程均利用ATE来开展，而本发明的实施例无需对ATE进行额外的技术改造，仅需设计一块测试接口板来实现待测芯片与ATE的电气连接，因此本发明能够与现有集成电路测试流程集成起来，同样能够提高测试效率，降低测试成本。

另外，为了实现本发明的目的，如图8所示，本发明基于上述测试系统还提供了一种集成电路测试方法的实施例，包括以下步骤：

S10：在待测芯片上嵌入片上测试单元；

S20：将待测芯片与自动测试单元通过测试接口单元相连接；

S30：校准片上测试单元；

S40：测量待测芯片的旁路信号；

S50：检测待测芯片。

具体而言，本发明实施例中的片上测试单元与自动测试单元相集成，完成对高速待测芯片的测试，另一方面实现了现有集成电路测试流程与待测芯片的集成功能，从而提高测试效率，降低测试成本。

其中步骤S30对待测芯片中的片上测试单元进行校准的步骤如图9所示，具体包括：

S301：自动测试单元产生通路控制信号并通过测试接口单元传输给片上测试单元；

S302：片上测试单元将通路控制信号转换为校准通路选择信号；

S303：自动测试单元产生校准信号，并通过测试接口单元传输给片上测试单元；

S304：片上测试单元产生相应的放大信号并返回给自动测试单元；

S305：自动测试单元采集放大信号，并比较校准信号与放大信号：若两者幅度不一致，则调整片上测试单元的偏置电压，直至两者幅度一致；若两者幅度一致，完成对片上测试单元的校准。

可以理解的是，在具体实施例中，步骤S30包括：ATE产生合适的通路控制信号，把图5所示采样保持电路中的S1～S6关闭，并把图6所示校准电路中的开关闭合；其次，ATE产生一个标准幅度的正弦波信号Vcal即校准信号，并对经过单位增益放大器放大后的Vout信号进行采集；比较Vout与Vcal，如果两者幅度不一致，则调整Vbias的值，直至两者一致，此时片上测试电路完成了校准。

图10为本发明集成电路测试方法中步骤S40测量待测芯片的旁路信号一实施例的流程图。测量待测芯片的旁路信号的步骤包括：

S401：自动测试单元准备待测芯片的测试向量，假设共计N个；

S402：设定在每一个测试向量的持续时间内计划对旁路信号采样的次数，假设为M次；

S403：把N个测试向量依次发送给待测芯片，假设当前发送向量i(i<＝N)；

S404：在向量i的持续时间内，片上测试单元共可进行M次旁路信号采样，假设当前正在进行第j次采样(j<＝M)；

S405：在第j次采样时，在ATE产生的采样通路选择信号的控制下，片上测试单元依次对图5中的Vddd、Vssd和Vsub进行采样；自动测试单元中的模数转换模块对采样得到的Vout信号进行模数转换，自动测试单元随后把转换的值存储起来；

S406：完成第j次采样后，ATE又定时产生下一次采样时刻的采样通路选择信号，并重复步骤S950，直到采样次数j>M为止；

S407：M次采样完成后，ATE收集在测试向量i时，待测芯片通过片上测试单元放大经测试接口单元返回的响应波形；重复步骤S940～步骤S970，直到测试向量序号i>N为止(此时所有测试向量都发送完毕)；

S408：自动测试单元把N个测试向量下的待测芯片的响应波形存储下来，同时还保存每个旁路信号的采样值。

可以理解的是，通过图10所示的实施例，在每一个测试向量的持续时间内，自动测试单元可进行多次旁路信号的采样与测量，该测量的时间间隔可由自动测试单元来控制。

在完成对旁路信号的测量以后，自动测试单元如ATE依据待测芯片返回的响应波形及旁路信号采样值，判断待测芯片的功能及安全性是否存在问题，具体来说：

a)ATE首先把待测芯片在N个测试向量的激励下所返回的响应波形，与待测芯片的预期输出进行比较，检查两者是否完全一致。如果一致，则认为待测芯片的功能没有错误；

b)ATE利用现有的相关数据处理算法(如：主成分分析、马氏距离等)对测量得到的待测芯片的旁路信号进行统计分析，以判断待测芯片中是否存在硬件木马；

c)如果待测芯片的响应波形与预期一致，且经过分析后，认定其中不存在硬件木马，那么这个芯片在功能与安全性上是完好的，否则就存在功能或安全性方面的隐患。

利用本发明方法的实施例：在待测芯片上嵌入片上测试单元，同时利用测试接口单元连接自动测试单元和待测芯片，在不对自动测试设备ATE进行改造的情况下实现了与现有集成电路测试流程相集成的目的，一方面实现对高速芯片的检测，提高了测试效率；另一方面，实现与现有测试流程的集成，降低了测试开销。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种集成电路测试系统，包括自动测试单元，其特征在于，还包括测试接口单元，嵌入在待测芯片上的片上测试单元，所述片上测试单元包括通路选择模块、采样保持模块以及校准模块，所述待测芯片通过所述测试接口单元与所述自动测试单元相连接，所述自动测试单元产生测试向量以及通路控制信号并传输给所述测试接口单元；

所述通路选择模块接收经所述测试接口单元转接的所述通路控制信号，并基于所述通路控制信号向所述采样保持模块或所述校准模块输出通路选择信号；

所述采样保持模块在接收到所述通路选择信号时，对所述待测芯片基于所述测试接口单元转接的所述测试向量发出的旁路信号进行采样和保持，并将采样和保持的所述旁路信号传输给所述校准模块；

所述校准模块对接收到的所述待测芯片发出的旁路信号进行放大，并将放大后的所述旁路信号通过所述测试接口单元传输给所述自动测试单元。

2.根据权利要求1所述的集成电路测试系统，其特征在于：

所述自动测试单元还产生校准信号并传输给所述测试接口单元；

所述校准模块在接收到所述通路选择信号时，接收并放大经所述测试接口单元转接的所述校准信号，并将放大后的所述校准信号通过所述测试接口单元传输给所述自动测试单元。

3.根据权利要求2所述的集成电路测试系统，其特征在于，

所述校准模块包括开关和单位增益放大器，所述开关一端连接所述采样保持模块的输出端和所述单位增益放大器的正向输入端，另一端连接所述测试接口单元；所述单位增益放大器的负向输入端通过所述单位增益放大器的输出端连接所述测试接口单元；所述单位增益放大器的一电源端与所述待测芯片上模拟电路部分的供电端连接，另一电源端与所述待测芯片上模拟电路部分的接地端连接，还有一电源端接收所述单位增益放大器的偏置电压；所述开关在所述通路选择信号的控制下连接或断开，所述开关连接时，所述校准模块通过所述开关的通路接收经所述测试接口单元转接的所述校准信号。

4.根据权利要求2所述的集成电路测试系统，其特征在于，所述自动测试单元包括数模转换模块、任意波形发生器模块以及数字信号产生模块，所述数模转换模块将所述待测芯片的旁路信号转换为数字信号；所述任意波形发生器模块产生所述校准信号；所述数字信号产生模块生成所述测试向量以及所述通路控制信号，并对所述待测芯片的输出响应信号进行正确性校验。

5.根据权利要求2至4任意一项所述的集成电路测试系统，其特征在于，所述校准信号为正弦波信号。

6.根据权利要求1所述的集成电路测试系统，其特征在于，所述测试接口单元为所述待测芯片提供供电电压。

7.根据权利要求1所述的集成电路测试系统，其特征在于，所述测试接口单元包括测试接口装置，所述待测芯片通过测试插座安装到所述测试接口装置上，所述测试插座为BGA封装插座或QFP封装插座。

8.根据权利要求1所述的集成电路测试系统，其特征在于，所述采样保持模块包括第一选择开关、第二选择开关、第三选择开关、第四选择开关、第五选择开关和第六选择开关以及第一接地电容、第二接地电容和第三接地电容，所述第一选择开关的一端与所述待测芯片上数字电路部分的供电端连接，另一端与所述第一接地电容、所述第二选择开关连接；所述第三选择开关的一端与所述待测芯片上数字电路部分的接地端连接，另一端与所述第二接地电容、所述第四选择开关连接；所述第五选择开关的一端与所述待测芯片的衬底电压端连接，另一端与所述第三接地电容、所述第六选择开关连接；所述第一选择开关、第二选择开关、第三选择开关、第四选择开关、第五选择开关和第六选择开关在所述通路选择信号的控制下连接或断开。

9.根据权利要求8所述的集成电路测试系统，其特征在于，所述采样保持模块还包括通过输入偏置端连接在一起的两组源极跟随器，一组所述源极跟随器连接在所述待测芯片上数字电路部分的接地端和所述第三选择开关之间，另一组所述源极跟随器连接在所述待测芯片的衬底电压端和所述第五选择开关之间。

10.一种基于权利要求1所述的集成电路测试系统的集成电路测试方法，其特征在于，包括以下步骤：

在待测芯片上嵌入所述片上测试单元；

将所述待测芯片与所述自动测试单元通过所述测试接口单元相连接；

校准所述片上测试单元；

测量所述待测芯片的旁路信号；

检测所述待测芯片。