CN107153158B - 一种芯片性能测试方法、装置及系统 - Google Patents
一种芯片性能测试方法、装置及系统 Download PDFInfo
- Publication number
- CN107153158B CN107153158B CN201610126052.2A CN201610126052A CN107153158B CN 107153158 B CN107153158 B CN 107153158B CN 201610126052 A CN201610126052 A CN 201610126052A CN 107153158 B CN107153158 B CN 107153158B
- Authority
- CN
- China
- Prior art keywords
- test
- signal
- switches
- processing unit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 633
- 238000012545 processing Methods 0.000 claims abstract description 209
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000005070 sampling Methods 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 14
- 238000004148 unit process Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2837—Characterising or performance testing, e.g. of frequency response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片性能测试方法、装置及系统,该方法包括:当接收到对待测试芯片进行测试的测试指令时,信号产生单元根据该测试指令产生指定类型的测试信号,并输出该测试信号,信号连接单元根据测试内容通过开关组件的开合状态,形成将该测试信号输入到信号接收处理单元的闭合回路,当该信号接收处理单元接收到从该闭合回路输入的该测试信号时,对该测试信号进行处理得到结果数据,该结果数据用于与预置判定数据进行比较,以得出与测试内容对应的的测试结果。本发明可在该待测试芯片的内部实现对芯片性能的测试,提高测试结果的准确性,并降低测试成本。
Description
技术领域
本发明属于电子技术领域,尤其涉及一种芯片性能测试方法、装置及系统。
背景技术
目前,电容式触控芯片一般需要通过外接特定电路或测试仪器来测试芯片的部分性能,参见图1,图1为现有技术中测试电容式触控芯片性能的测试方法示意图。待测试电容式触控芯片的内部设置有信号产生单元和信号接收处理单元,分别与该待测试芯片外部的测试电路或测试设备连接在一起,信号产生单元发送测试信号,测试信号通过信号发送通道进入测试电路或测试设备,完成测试后,信号从测试电路或测试设备中经过信号接收通道进入信号接收处理单元,由该信号接收处理单元处理后得出对该待测试芯片性能的测试结果,这种方法容易使测试结果受到外界环境的干扰,而且复杂的外接电路会增加测试成本。
发明内容
本发明提供一种芯片性能测试方法、装置及系统,用以通过在待测试芯片的内部设置信号连接单元来连接信号产生单元和信号接收处理单元,构成测试回路,处理流经该测试回路的测试信号以得到测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,提高测试结果的准确性,并降低测试成本。
本发明提供的一种芯片性能测试方法,包括:
当接收到对待测试芯片进行测试的测试指令时,信号产生单元根据所述测试指令产生指定类型的测试信号,并输出所述测试信号;信号连接单元根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路;当所述信号接收处理单元接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出对所述待测试芯片的测试结果。
本发明提供的一种芯片性能测试装置,包括:
信号产生单元,用于当接收到对待测试芯片进行测试的测试指令时,根据所述测试指令产生指定类型的测试信号,并输出所述测试信号;信号连接单元,用于根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路;信号接收处理单元,用于当接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出对所述待测试芯片的测试结果。
本发明提供的一种芯片性能测试系统,包括:
测试机、信号产生单元、信号连接单元、信号接收处理单元;其中,所述测试机,用于向所述信号产生单元、所述信号连接单元发送对待测试芯片进行测试的测试指令;所述信号产生单元,用于根据所述测试指令产生指定类型的测试信号并输出所述测试信号;所述信号连接单元,用于根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路;所述信号接收处理单元,用于接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据;
所述测试机,还用于获取所述信号接收处理单元处理得到的所述结果数据,并将所述结果数据与预置判定数据进行比较,以得出对所述待测试芯片的测试结果。
从上述本发明实施例可知,本发明提供的芯片性能测试方法、装置及系统,通过在待测试芯片中设置信号连接单元,根据测试指令将信号产生单元与信号接收处理单元连接成对应的闭合回路,信号产生单产生与该测试指令指示的测试内容对应的测试信号,通过该闭合回路输入信号接收处理单元,信号接收处理单元通过对接收到的信号进行处理得到结果数据,结合测试内容对结果数据进行分析以得出测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中的测试芯片性能的装置结构示意图;
图2是本发明第一实施例提供的芯片性能测试系统的结构示意图;
图3是本发明第二实施例提供的芯片性能测试方法的实现流程示意图;
图4是本发明第三实施例提供的芯片性能测试方法的实现流程示意图;
图5是本发明第三实施例中,当测试该待测试芯片的交流特性稳定性时,信号连接单元中开关的闭合状态示意图;
图6是本发明第四实施例提供的芯片性能测试方法的实现流程示意图;
图7是本发明第四实施例中,当测试该待测试芯片的采样特性时,信号连接单元中开关的闭合状态示意图;
图8是本发明第五实施例提供的芯片性能测试方法的实现流程示意图;
图9是本发明第五实施例中,当测试该待测试芯片的信号产生单元中的信号通道之间是否存在短路时,信号连接单元中开关的闭合状态示意图;
图10是本发明第六实施例提供的芯片性能测试方法的实现流程示意图;
图11是本发明第七、第八实施例提供的芯片性能测试装置的结构示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而非全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明实施例提供的芯片性能测试方法的应用场景示意图,包括:待测试芯片10和测试机20,其中待测试芯片10进一步包括:信号连接单元101、信号产生单元102、信号接收处理单元103。
需要说明的是,信号产生单元102有多路信号通道,每路信号通道都可将信号产生单元102产生的测试信号传输出去,信号接收处理单元103也有多路信号通道,每路信号通道都可接收输入信号接收处理单元103的信号。同时,信号产生单元102和信号接收处理单元103与待测试芯片10的测试设备相连。
信号连接单元101位于待测试芯片10的内部,包括开关组件以及测试电容104。该开关组件可划分为以下四组开关,每组开关包括开关组件:
第一组开关K1,分别设置于信号产生单元102与外部测试设备之间的连接通道上,以及,设置于信号接收处理单元103与外部测试设备之间的连接通道上。该外部测试设备可以是外部测试电路或测试仪器,可用于测试该待测试芯片。将该外部测试设备与待测试芯片隔断,避免该外部测试设备对该待测试芯片内部进行的性能测试造成影响。第一组开关K1用于电隔断或电连接信号产生单元102与该外部测试设备,以及电隔断或电连接信号接收处理单元103与该外部测试设备。具体地,当第一组开关K1中的所有开关都断开时,信号产生单元102和信号接收处理单元103都与该外部测试设备隔断,当第一组开关K1中的任一个开关闭合时,该闭合的开关所在的信号通道则与该外部测试设备连通,该连通的信号通道对应的信号产生单元102或信号接收处理单元103也与该外部测试设备连通,而其他不闭合的开关所在的信号通道则与该外部测试设备隔断,该隔断的信号通道对应的信号接收处理单元103也与该外部测试设备隔断。
第二组开关K2设置于信号产生单元102的信号通道上,第三组开关K3设置于信号接收处理单元103的信号通道上,此两组开关通过断开或闭合,断开或接通信号产生单元102与信号接收处理单元103。
具体地,当第二组开关K2中的所有开关断开时,信号产生单元102与信号接收处理单元103断开。当第三组开关K3中的所有开关断开时,信号产生单元102与信号接收处理单元103断开。当第二组开关K2中的任一个开关闭合,且同时第三组开关K3中的任一个开关闭合时,信号产生单元102与信号接收处理单元103连通。
第四组开关K4,与信号连接单元101、信号产生单元102和信号接收处理单元103接通形成的闭合回路中的测试电容104以并联的方式电连接,通过断开或闭合控制测试电容104接入或隔离于该闭合回路。
测试机20可以是单独的测试机,也可以是计算机中的一个模块。测试机20向信号产生单元101、信号连接单元102发送对待测试芯片进行测试的测试指令,用于控制信号连接单元101中开关的断开或闭合;控制信号产生单元102产生指定参数的测试信号,例如,产生指定频率、幅度的测试信号;控制信号接收处理单元103处理接收到的测试信号,以及,从信号接收处理单元103获取处理结果数据,并将处理结果数据与预置的判定数据进行比较,分析并得出对待测试芯片10的测试结果。
本发明实施例提供的芯片性能测试方法,可应用于测试触摸式电容触控芯片的性能,请参阅图3,图3为本发明第一实施例提供的芯片性能测试方法的实现流程示意图,包括以下步骤:
201、当接收到对待测试芯片进行测试的测试指令时,信号产生单元根据该测试指令产生指定类型的测试信号,并输出该测试信号。
该该测试指令中包含对该待测试芯片的功能或性能进行测试的测试内容,例如该待测试芯片中各构成模块的交流特性的稳定性,直流特性的稳定性,以及,该待测试芯片的信号产生单元中的各信号通道之间是否存在短路的部位,该待测试芯片在不同电容负载下的采样特性等测试内容。
接收控制器发送对待测试芯片进行测试的测试指令,信号产生单元根据该测试指令指示的测试内容,产生指定类型的测试信号,并输出该测试信号,该测试信号的类型与测试内容相对应。
202、信号连接单元根据该测试指令所指示的测试内容,通过开关组件的开合状态,形成将该测试信号输入到信号接收处理单元的闭合回路。
信号连接单元包括开关组件,用于通过开关组件的开合状态,将信号产生单元和信号接收处理单元连接为闭合回路。该闭合回路用于为信号产生单元产生的测试信号提供传输通道,使得该测试信号经过该闭合回路进入该信号接收处理单元。该闭合回路的构成和其中测试信号的走向,与测试内容相关,测试不同的测试内容,闭合回路的构成可能不同,测试信号的走向也不同。
具体地,信号产生单元中的开关组件可分为以下四组开关:
第一组开关K1,设置于信号产生单元与该外部测试设备之间的连接通道上,以及,设置于信号接收处理单元与该外部测试设备之间的连接通道上,具体分别设置在信号产生单元和信号接收处理单元的信号通道上。通过K1的断开或闭合,电隔断或电连接该信号产生单元与该外部测试设备,以及,电隔断或电连接该信号接收处理单元与该外部测试设备。为简便起见,图3中示出了4个开关K1,其中2个开关K1设置在信号产生单元的信号通道上,另外2个开关K1设置在信号接收处理单元的信号通道上。通过关闭信号产生单元的信号通道上的任一个开关K1,可将信号产生单元与外部测试设备连通,关闭信号接收处理单元的信号通道上的任一个开关K1,可将信号接收处理单元与外部测试设备连通。因此若要隔断信号产生单元和信号接收处理单元分别与外部测试设备的连接,须断开所有开关K1。
第二组开关K2设置于该信号产生单元的信号通道上,第三组开关K3设置于该信号接收处理单元的信号通道上,用于通过K2、K3的断开或闭合,断开或接通该信号产生单元和该信号接收处理单元。
图2中示出了2个开关K2和2个开关K3,其中,2个开关K2设置在信号产生单元的信号通道上,2个开关K3设置在信号接收处理单元的信号通道上。通过闭合任一个开关K2以及闭合任一个开关K3,可将信号产生单元和信号接收处理单元连接为一个闭合回路。
第四组开关K4,与该闭合回路中的测试电容以并联的方式电连接,通过K4断开或闭合,控制测试电容接入或隔离于该闭合回路,该闭合回路即由信号连接单元、信号产生单元和信号接收处理单元通过开关K2、K3的闭合构成的闭合回路。优选地,只需设置一个开关K4即可控制该测试电容的接入或隔离,当开关K4断开时,该测试电容接入该闭合回路,当开关K4闭合时,该测试电容隔离出该闭合回路。
203、当该信号接收处理单元接收到经过该闭合回路后输入的该测试信号时,对接收到的该测试信号进行处理得到结果数据,该结果数据用于与预置判定数据进行比较,以得出对该待测试芯片的测试结果。
该测试信号经过闭合回路后发生衰减,或经过闭合回路中的测试电容的处理后发生变化。该信号接收处理单元对接收到的该测试信号进行处理,主要是将模拟信号转化为数字信号,再将其进行相关计算得到结果数据,测试机获取该结果数据,并将该结果数据与预置判定数据进行比较,通过比较结果得出对该待测试芯片的测试结果。
需要说明的是,每次完成当前闭合回路的测试后,改变相关开关的开闭状态,形成将该测试信号输入到信号接收处理单元的新的闭合回路,以使该测试信号从新的回路中的新的信号产生通道输出,经新的闭合回路后,从新的信号接收通道输入信号接收处理单元。当该信号接收处理单元接收到从新的信号接收通道输入的测试信号后,处理接收到的测试信号以得到结果数据,该结果数据用于与预置判定数据进行比较,以得出该测试项目的测试结果,以此循环,直到测试完所有信号产生通道和信号接收通道,综合得出该测试芯片对应的测试内容的测试结果。
本发明实施例中,通过在待测试芯片中设置信号连接单元,根据测试指令将信号产生单元与信号接收处理单元连接成对应的闭合回路,信号产生单元根据测试指令产生测试信号,该测试信号通过该闭合回路输入信号接收处理单元,信号接收处理单元通过对接收到的测试信号进行处理得到结果数据,结合测试内容对结果数据进行分析以得出测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
以下描述对该待测试芯片的交流特性稳定性进行测试时的芯片性能测试方法,请参阅图4,该方法包括:
301、当接收到对该待测试芯片的交流特性稳定性进行测试的测试指令时,该信号产生单元产生预置幅度和预置频率的交流测试信号并输出该交流测试信号。
测量该待测试芯片的交流特性稳定性时,需要信号产生单元产生预置幅度和预置频率交流测试信号并输出。
需要说明的是,当接收到到对该待测试芯片的交流特性稳定性、该待测试芯片的采样特性、该待测试芯片中的信号产生通道是否存在短路进行测试的指令时,都需要信号产生单元产生预置幅度和预置频率的交流测试信号并输出该交流测试信号。
302、断开第一组开关中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,同时闭合第二组开关以及该第三组开关中各任一个开关,以形成将该交流测试信号输入到该信号接收处理单元的闭合回路。
使得该交流测试信号通过该第二组开关中闭合的开关所在的信号通道输出,经过该闭合回路,从该第三组开关中闭合的开关所在的信号通道输入到该信号接收处理单元。
需要说明的是,本实施例中,第四组开关可以闭合也可以打开,不影响对待测试芯片的交流特性稳定性的判定。
各开关的具体状态请参见图5,图5为当接收到的测试指令为测试该待测试芯片的交流特性稳定性时,信号连接单元中开关的闭合状态示意图。根据该测试指令,断开开关K1中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,同时闭合开关K2以及开关K3中各任一个开关,即,闭合一个开关K2,同时闭合一个开关K3,以形成该信号产生单元和该信号接收处理单元之间的闭合回路,以使该交流测试信号通过第二组开关中闭合的开关所在的信号通道输出,流经该闭合回路,经过闭合的开关K3所在的信号通道输入到该信号接收处理单元。并且,在图5中,闭合开关K4,将测试电容隔离出该闭合通道。当然,断开开关K4,将测试电容并入该闭合通道,也不影响对该待测试芯片的测试。
303、当该信号接收处理单元接收到经过该闭合回路后输入的交流测试信号时,将连续接收到的预置数量的该交流测试信号数字化,并对应获取该预置数量的数字化后的交流信号的峰峰值。
当该信号接收处理单元接收到经过该闭合回路后输入的交流测试信号时,连续多次处理接收到的N个交流测试信号,具体将接收到的连续N个交流测试信号进行数字化,并对应获取N个数字化后的交流信号的峰峰值。其中,N为大于1的自然数。
304、计算所获取的各该峰峰值之间的差值,并将该差值,各峰峰值中的最大值以及最小值作为该结果数据,该差值、该最大值以及该最小值用于与第一预置判定数据进行比较,以得出该待测试芯片的交流特性稳定性的测试结果。
计算N个该峰峰值之间的差值,以及获取各峰峰值中的最大值和最小值,将该差值、该最大值以及该最小值作为结果数据,控制器控制测试机读取该结果数据,并将结果数据与第一预置判定数据进行比较,该第一预置判定数据中可包含分别与该差值、该最大值、该最小对应的判定数据,根据比较结果得出该待测试芯片的交流特性稳定性的测试结果。例如,对比结果是该差值、该最大值以及该最小值与该第一预置判定数据中的判定数据相差大于预置数值,则表示该待测试芯片的交流特性稳定性弱,反之亦然。
每次完成当前闭合回路的测试后,改变相关开关的开闭状态,形成将该交流测试信号输入到信号接收处理单元的新的闭合回路,以使该交流测试信号从新的回路中的新的信号产生通道输出,经新的闭合回路后,从新的信号接收通道输入信号接收处理单元。当该信号接收处理单元接收到从新的信号接收通道输入的该交流测试信号后,处理该交流测试信号得到结果数据,该结果数据用于与第一预置判定数据进行比较,以得出交流特性稳定性的测试结果,可以通过此种方式对比不同的信号通道是否测试结果一致。进一步地,为了测量结果更为准确,按照上述测量方式循环,直到测试完所有信号产生通道和信号接收通道,综合得出该测试芯片对应的交流特性稳定性的测试结果。
本发明实施例中,通过在待测试芯片中设置信号连接单元,当接收到的测试指令为测试该待测试芯片的交流特性稳定性时,信号产生单元产生预置频率、幅度的交流测试信号,将信号产生单元与信号接收处理单元连接成闭合回路,以将该交流测试信号输入信号接收处理单元,信号接收处理单元通过对接收到的信号进行处理得到结果数据,结合交流特性稳定性的测试内容对结果数据进行分析,得出关于交流特性稳定性的测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
以下描述对该待测试芯片的采样特性进行测试时的芯片性能测试方法,请参阅图6,该方法包括:
401、当接收到对该待测试芯片的采样特性进行测试的测试指令时,该信号产生单元产生预置幅度和预置频率的交流测试信号并输出该交流测试信号。
测量该待测试芯片的采样特性时,需要信号产生单元产生预置幅度和预置频率交流测试信号并输出。
402、断开第一组开关中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,同时闭合第二组开关以及该第三组开关中各任一个开关,以形成将该测试信号输入到该信号接收处理单元的闭合回路。
使得该交流测试信号通过该第二组开关中闭合的开关所在的信号通道输出,经过该闭合回路,作为目标信号从该第三组开关中闭合的开关所在的信号通道输入到该信号接收处理单元。
各开关的具体工作状态请参见图7,图7为当接收到的测试指令为测试该待测试芯片的采样特性时,信号连接单元中开关的闭合状态示意图。根据该测试指令,断开开关K1中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,闭合开关K2以及开关K3中各任一个开关,即,闭合一个开关K2,同时闭合一个开关K3,以形成该信号连接单元与该信号产生单元、该信号接收处理单元之间的闭合回路,并且,断开开关K4,将测试电容接入该闭合通道。该交流测试信号通过第二组开关中闭合的开关所在的信号通道输出,流经该闭合回路,经过闭合的开关K3所在的信号通道输入到该信号接收处理单元。通过控制指令改变该测试电容的电容值,使得该交流测试信号流经不同电容值的测试电容,从而产生不同电容负载下的交流信号。
403、当该信号接收处理单元接收到经过该闭合回路后输入的该交流测试信号时,将连续接收到的预置数量的该交流测试信号数字化,并对应获取预置数量的数字化后的交流信号的峰峰值。
当该信号接收处理单元接收到从该闭合回路输入的该交流测试信号时,连续处理接收到的N个交流测试信号,具体是将该N个交流测试信号进行数字化处理,并获取N个数字化后的交流信号的峰峰值。其中,N为大于1的自然数。
404、计算所获取的峰峰值之间的差值,并将该差值,各峰峰值中的最大值以及最小值作为该结果数据,该差值、该最大值以及该最小值用于与第二预置判定数据进行比较,以得出该待测试芯片的采样特性的测试结果。
计算各峰峰值之间的差值,以及获取各峰峰值中的最大值和最小值,将该差值、该最大值以及该最小值作为结果数据,测试机读取该结果数据,并将结果数据与第二预置判定数据进行比较,该第二预置判定数据中可包含分别与该差值、该最大值、该最小对应的判定数据,根据比较结果得出该待测试芯片的采样特性的测试结果。例如,对比结果是该差值、该最大值以及该最小值与该第二预置判定数据中的判定数据相差大于预置数值,则表示该待测试芯片的采样特性弱,反之亦然。
每次完成当前闭合回路的测试后,改变相关开关的开闭状态,形成将该交流测试信号输入到信号接收处理单元的新的闭合回路,以使该交流测试信号从新的回路中的新的信号产生通道输出,经新的闭合回路后,从新的信号接收通道输入信号接收处理单元。当该信号接收处理单元接收到从新的信号接收通道输入的交流测试信号后,处理该交流测试信号得到结果数据,该结果数据用于与第二预置判定数据进行比较,以得出采样特性的测试结果,可以通过此种方式对比不同的信号通道是否测试结果一致。进一步地,为了测量结果更为准确,按照上述测量方式循环,直到测试完所有信号产生通道和信号接收通道,综合得出该测试芯片对应的采样特性的测试结果。
本发明实施例中,通过在待测试芯片中设置信号连接单元,当接收到的测试指令为测试该待测试芯片的采样特性时,信号产生单元产生预置频率、幅度的交流测试信号,将信号产生单元与信号接收处理单元连接成闭合回路,以将该交流测试信号输入信号接收处理单元,信号接收处理单元通过对接收到的信号进行处理得到结果数据,结合采样特性的测试内容对结果数据进行分析,得出关于采样特性的测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
以下描述对该待测试芯片的中的信号产生通道是否短路进行测试时的芯片性能测试方法,请参阅图8,该方法包括:
501、当接收到对该待测试芯片的信号产生通道是否短路进行测试的测试指令时,该信号产生单元产生预置幅度和预置频率的交流测试信号,并输出该交流测试信号。
测量该待测试芯片的信号产生单元的多个信号产生通道之间是否存在短路时,需要信号产生单元产生预置幅度和预置频率交流测试信号并输出。
502、断开第一组开关中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,同时断开该第二组开关中输出该交流测试信号的信号通道的开关,并闭合该第二组开关中除断开的开关外的其他任一个开关,以及闭合该第三组开关中的任一个开关,以形成将该交流测试信号输入到该信号接收处理单元的闭合回路。
各开关的具体状态请参见图9,图9为当接收到的测试指令为测试该待测试芯片的信号产生单元中的信号通道之间是否存在短路时,信号连接单元中开关的闭合状态示意图。根据该测试指令,断开开关K1中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,同时断开第二组开关中输出该交流测试信号的信号通道的开关K21,并闭合第二组开关中除断开的开关外的其他任一个开关K22,以及闭合该第三组开关中的任一个开关K3,以形成将该交流测试信号输入到该信号接收处理单元的闭合回路。
需要说明的是,若开关K21所在的信号产生通道与开关K22所在的信号产生通道之间短路,则该交流测试信号通过第二组开关中闭合的开关K22所在的信号通道输出,流经该闭合回路,经过闭合的开关K3所在的信号通道输入到该信号接收处理单元。在图9中示出的开关K4的工作状态为闭合,此时将测试电容隔离出该闭合通道。而断开开关K4,将测试电容并入该闭合通道,也不影响测试该待测试芯片的信号产生通道是否短路。
503、当该信号接收处理单元接收到经过该闭合回路后输入的交流测试信号时,将该交流测试信号数字化得到结果数据,该结果数据用于与第三预置判定数据进行比较,以得出该信号产生通道中是否存在短路的测试结果。
将接收到交流测试信号连续多次数字化处理后得到多个数字化的交流测试信号,将该数字化的交流测试信号作为结果数据,测试机读取多个该结果数据,并将多个结果数据与第三预置判定数据进行比较,根据比较结果得出接收到的交流测试信号是否表示该待测试芯片的信号产生通道之间存在短路的测试结果。
进一步地,该第三预置判定数据可以是与该交流测试信号相近的数据,通过比较该第三预置判定数据与该交流测试信号,二者的差别在预置范围内,则表明切断信号产生通道后,在该信号产生通道产生的交流测试信号,仍然传输到了信号接收处理单元,说明该交流测试信号通过其他关闭的信号产生通道完成了输出,因此说明在此两个信号产生通道之间存在短路。相反的,通过比较,该第三预置判定数据与该交流测试信号的差别在预置范围之外,则表明切断信号产生通道后,接收到的信号不是该交流测试信号,即在该信号产生通道产生的交流测试信号,没有传输到信号接收处理单元,说明该交流测试信号未通过其他关闭的信号产生通道输出,因此说明在此两个信号产生通道之间不存在短路。
每次完成当前闭合回路的测试后,改变相关开关的开闭状态,测试其他信号产生通道之间是否存在短路,形成有可能将该交流测试信号输入到信号接收处理单元的新的闭合回路。当该信号接收处理单元接收到从新的信号接收通道输入的交流测试信号后,处理该交流测试信号得到结果数据,该结果数据用于与第三预置判定数据进行比较,以得出当前的两个信号产生通道是否短路的测试结果,可以通过此种方式对比不同的信号通道是否测试结果一致。进一步地,为了测量结果更为准确,按照上述测量方式循环,直到测试完所有信号产生通道和信号接收通道,综合得出该测试芯片对应的信号产生通道是否短路的测试结果。
本发明实施例中,通过在待测试芯片中设置信号连接单元,当接收到的测试指令为测试该待测试芯片的信号产生通道之间是否存在短路的特性时,信号产生单元产生预置频率、幅度的交流测试信号,将产生此测试信号的产生通道切断,闭合另一个信号产生通道,使之与信号接收处理单元连接成闭合回路,信号接收处理单元通过对接收到的信号进行处理得到结果数据,结合信号产生通道之间是否存在短路的测试内容对结果数据进行分析,得出关于是否存在短路的测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
以下描述对该待测试芯片的直流特性稳定性进行测试时的芯片性能测试方法,请参阅图10,该方法包括:
601、当接收到对该待测试芯片的直流特性稳定性进行测试的测试指令时,该信号产生单元产生预置幅度的直流测试信号并输出该直流测试信号。
测量该待测试芯片的直流特性稳定性时,需要信号产生单元产生预置幅度直流测试信号并输出。
602、断开第一组开关中的所有开关,以使该信号产生单元、该信号接收处理单元均与该外部测试设备的隔断,同时闭合第二组开关以及该第三组开关中各任一个开关,以形成将该直流测试信号输入到该信号接收处理单元的闭合回路。
使得该直流测试信号通过该第二组开关中闭合的开关所在的信号通道输出,经过该闭合回路,从该第三组开关中闭合的开关所在的信号通道输入到该信号接收处理单元。
需要说明的是,本实施例中,第四组开关可以闭合也可以打开,不影响对待测试芯片的直流特性稳定性的判定。
本实施例中,当接收到的测试指令为测试该待测试芯片的直流特性稳定性时,具体的信号连接单元中开关的闭合状态示意图与图5相同,请参见图5以及对应的在图4所示实施例中关于图5的描述,此处不再赘述。
603、当该信号接收处理单元接收到经过该闭合回路后输入的该直流测试信号时,将连续收到的预置数量的该直流测试信号数字化,并对应获取预置数量的数字化后的直流信号的幅值。
当该信号接收处理单元接收到从该闭合回路输入的该直流测试信号时,连续N次处理接收到的该直流测试信号,具体是将接收到的连续N个该直流测试信号进行数字化,并对应获取N个数字化后的直流信号的幅值。其中,N为大于1的自然数。
604、计算所获取的各幅值之间的差值,并将该差值,各幅值中的最大值以及最小值作为该结果数据,该差值、该幅值最大值以及最小值用于与第四预置判定数据进行比较,以得出该待测试芯片的直流特性稳定性的测试结果。
计算N个该幅值之间的差值,以及获取各幅值中的最大值和最小值,将该差值、该最大值以及该最小值作为结果数据,测试机读取该结果数据,并将该结果数据与第四预置判定数据进行比较,该第四预置判定数据中可包含分别与该差值、该最大值、该最小对应的判定数据,根据比较结果得出该待测试芯片的直流特性稳定性的测试结果。例如,对比结果是该差值、该最大值以及该最小值与该第四预置判定数据中的判定数据相差大于预置数值,则表示该待测试芯片的直流特性稳定性弱,反之亦然。
每次完成当前闭合回路的测试后,改变相关开关的开闭状态,形成将该直流测试信号输入到信号接收处理单元的新的闭合回路,以使该直流测试信号从新的回路中的新的信号产生通道输出,经新的闭合回路后,从新的信号接收通道输入信号接收处理单元。当该信号接收处理单元接收到从新的信号接收通道输入的信号后,处理该信号得到结果数据,该结果数据用于与预置判定数据进行比较,以得出直流特性稳定性的测试结果,可以通过此种方式对比不同的信号通道是否测试结果一致。进一步地,为了测量结果更为准确,按照上述测量方式循环,直到测试完所有信号产生通道和信号接收通道,综合得出该测试芯片对应的直流特性稳定性的测试结果。
本发明实施例中,通过在待测试芯片中设置信号连接单元,当接收到的测试指令为测试该待测试芯片的直流特性稳定性时,信号产生单元产生预置幅度的直流测试信号,将信号产生单元与信号接收处理单元连接成闭合回路,以将该直流测试信号输入信号接收处理单元,信号接收处理单元通过对接收到的信号进行处理得到结果数据,结合直流特性稳定性的测试内容对结果数据进行分析,得出关于直流特性稳定性的测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
参阅图11,图11是本发明第六实施例提供的芯片性能测试装置的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分。该电路包括:信号产生单元701、信号连接单元702以及信号接收处理单元703。
其中,信号产生单元701,用于当接收到对待测试芯片进行测试的测试指令时,根据该测试指令产生指定类型的测试信号,并输出该测试信号;
信号连接单元702,用于根据该测试指令所指示的测试内容,通过开关组件的开合状态,形成将该测试信号输入到信号接收处理单元703的闭合回路;
信号接收处理单元703,用于当接收到经过该闭合回路后输入的该测试信号时,对接收到的该测试信号进行处理得到结果数据,该结果数据用于与预置判定数据进行比较,以得对出该待测试芯片的测试结果。
本发明实施例具体实施细节,请参见前述图2至图10所示实施例的描述,此处不再赘述。
本发明实施例中,通过在待测试芯片中设置信号连接单元,根据测试指令将信号产生单元与信号接收处理单元连接成对应的闭合回路,信号产生单产生与该测试指令指示的测试内容对应的测试信号,通过该闭合回路输入信号接收处理单元,信号接收处理单元通过对接收到的测试信号进行处理得到结果数据,结合测试内容对结果数据进行分析以得出测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
仍请参阅图11,本发明第七实施例提供了一种芯片性能测试装置,与第六实施例不同之处在于:
该开关组件包括四组开关。
其中,第一组开关,设置于信号产生单元701与可用于测试该待测试芯片的该外部测试设备之间的信号通道上,以及,设置于信号接收处理单元703与该外部测试设备之间的信号通道上,用于电隔断或电连接信号产生单元701和该外部测试设备,以及电隔断或电连接信号接收处理单元703与该外部测试设备。
第二组开关,设置于信号产生单元701的信号通道上,第三组开关设置于信号接收处理单元703的信号通道上,该第二组开关和该第三组开关,用于通过断开或闭合,断开或接通信号产生单元701和信号接收处理单元703;
第四组开关,与该闭合回路中的测试电容以并联的方式电连接,用于通过断开或闭合,控制该测试电容接入或隔离于该闭合回路。
进一步地,信号产生单元701,还用于当接收到对该待测试芯片的交流特性稳定性、该待测试芯片的采样特性、该待测试芯片中的信号产生通道是否短路进行测试的测试指令时,产生预置幅度和预置频率的交流测试信号并输出该交流测试信号。
信号产生单元701,还用于当接收到对该待测试芯片的直流特性稳定性进行测试的测试指令时,产生预置幅度的直流测试信号。
进一步地,信号连接单元702,还用于当接收到的测试指令为测试该待测试芯片的交流特性稳定性时,断开该第一组开关中的所有开关,以使信号产生单元701、信号接收处理单元702均与该外部测试设备的隔断,同时闭合该第二组开关以及该第三组开关中各任一个开关,以形成将该交流测试信号输入到信号接收处理单元703的闭合回路;
信号连接单元702,还用于当接收到的测试指令为测试该待测试芯片的采样特性时,断开该第一组开关中的所有开关,以使信号产生单元701、信号接收处理单元703均与该外部测试设备的隔断,同时闭合该第二组开关以及该第三组开关中各任一个开关,以形成将该交流测试信号输入到信号接收处理单元703的闭合回路,断开该第四组开关,以使该测试电容接入该闭合回路,以及,改变该测试电容的电容值,使得该交流测试信号流经不同电容值的该测试电容,产生不同电容负载下的交流信号,并从该第三组开关中闭合的开关所在的信号通道输入到信号接收处理单元703;
信号连接单元702,还用于当接收到的测试指令为测试该待测试芯片中的信号产生通道是否短路时,断开该第一组开关中的所有开关,以使信号产生单元701、信号接收处理单元703均与该外部测试设备的隔断,同时断开该第二组开关中输出该交流测试信号的信号通道的开关,并闭合该第二组开关中除断开的开关外的其他任一个开关,以及闭合该第三组开关中的任一个开关,以形成将该交流测试信号输入到信号接收处理单元703的闭合回路;
信号连接单元702,还用于当接收到的测试指令为测试该待测试芯片的直流特性稳定性时,断开该第一组开关中的所有开关,以使信号产生单元701、信号接收处理单元703均与该外部测试设备的隔断,同时闭合该第二组开关以及该第三组开关中各任一个开关,以形成将该直流测试信号输入到信号接收处理单元703的闭合回路。
进一步地,信号接收处理单元703,还用于当接收到经过该闭合回路后输入的该交流测试信号时,将连续接收到的预置数量的该交流测试信号数字化,并对应获取预置数量数字化后的交流信号的峰峰值,以及,计算所获取的各峰峰值之间的差值,并将该差值,该各峰峰值中的最大值以及最小值作为该结果数据,该差值、该最大值以及该最小值用于与第一预置判定数据进行比较,以得出该待测试芯片的交流特性稳定性的测试结果;
信号接收处理单元703,还用于当接收到经过该闭合回路后输入的交流测试信号时,将连续接收到的预置数量的交流测试信号数字化,并对应获取预置数量的数字化后的交流信号的峰峰值,以及计算所获取的各峰峰值之间的差值,并将该差值,各峰峰值中的最大值以及最小值作为该结果数据,该差值、该最大值以及该最小值用于与第二预置判定数据进行比较,以得出该待测试芯片的采样特性的测试结果;
信号接收处理单元703,还用于当接收到经过该闭合回路后输入的交流测试信号时,将该交流测试信号数字化得到结果数据,该结果数据用于与第三预置判定数据进行比较,以得出该信号产生通道中是否存在短路的测试结果;
信号接收处理单元703,还用于当接收到经过该闭合回路后输入的该直流测试信号时,将连续收到的预置数量的该直流测试信号数字化,并对应获取预置数量的数字化后的直流信号的幅值,以及,计算所获取的各幅值之间的差值,并将该差值,各幅值中的最大值以及最小值作为该结果数据,该差值、该幅值最大值以及该最小值用于与第四预置判定数据进行比较,以得出该待测试芯片的直流特性稳定性的测试结果。
本发明实施例具体实施细节,请参见前述图2至图11所示实施例的描述,此处不再赘述。
本发明实施例中,通过在待测试芯片中设置信号连接单元,根据测试指令将信号产生单元与信号接收处理单元连接成对应的闭合回路,信号产生单产生与该测试指令指示的测试内容对应的测试信号,通过该闭合回路输入信号接收处理单元,信号接收处理单元通过对接收到的测试信号进行处理得到结果数据,结合测试内容对结果数据进行分析以得出测试结果,从而在该待测试芯片的内部实现对芯片性能的测试,排除外界干扰,提高测试结果的准确性,并降低因外接测试设备而增加的测试成本。
在本申请所提供的多个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信链接可以是通过一些接口,装置或模块的间接耦合或通信链接,可以是电性,机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是,对于前述的各方法实施例,为了简便描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。
以上为对本发明所提供的一种芯片性能测试方法、装置及系统的描述,对于本领域的技术人员,依据本发明实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制。
Claims (15)
1.一种芯片性能测试方法,其特征在于,所述方法包括:
当接收到对待测试芯片进行测试的测试指令时,信号产生单元根据所述测试指令产生指定类型的测试信号,并输出所述测试信号;
信号连接单元根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路,其中,所述开关组件包括四组开关,第一组开关设置于所述信号产生单元与可用于测试所述待测试芯片的外部测试设备之间的连接通道上,以及,设置于所述信号接收处理单元与所述外部测试设备之间的连接通道上,用于电隔断或电连接所述信号产生单元与所述外部测试设备,以及电隔断或电连接所述信号接收处理单元与所述外部测试设备,第二组开关设置于所述信号产生单元的信号通道上,第三组开关设置于所述信号接收处理单元的信号通道上,所述第二组开关与所述第三组开关,用于通过断开或闭合,断开或接通所述信号产生单元和所述信号接收处理单元,第四组开关与所述闭合回路中的测试电容以并联的方式电连接,用于通过断开或闭合,控制所述测试电容接入或隔离于所述闭合回路;
当所述信号接收处理单元接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出对所述待测试芯片的测试结果。
2.根据权利要求1所述的方法,其特征在于,所述当接收到对待测试芯片进行测试的测试指令时,信号产生单元根据所述测试指令产生指定类型的测试信号,并输出所述测试信号包括:
当接收到对所述待测试芯片的交流特性稳定性、所述待测试芯片的采样特性、所述待测试芯片中的信号产生通道是否短路进行测试的测试指令时,所述信号产生单元产生预置幅度和预置频率的交流测试信号并输出所述交流测试信号;
或者,
当接收到对所述待测试芯片的直流特性稳定性进行测试的测试指令时,所述信号产生单元产生预置幅度的直流测试信号。
3.根据权利要求2所述的方法,其特征在于,当接收到的测试指令为测试所述待测试芯片的交流特性稳定性时,则所述信号连接单元根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路包括:
断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时闭合所述第二组开关以及所述第三组开关中各任一个开关,以形成将所述交流测试信号输入到所述信号接收处理单元的闭合回路。
4.根据权利要求3所述的方法,其特征在于,所述当信号接收处理单元接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出对所述待测试芯片的测试结果包括:
当所述信号接收处理单元接收到经过所述闭合回路后输入的所述交流测试信号时,将连续接收到的预置数量的所述交流测试信号数字化,并对应获取预置数量的数字化后的交流信号的峰峰值;
计算所获取的各峰峰值之间的差值,并将所述差值,所述各峰峰值中的最大值以及最小值作为所述结果数据,所述差值、所述最大值以及所述最小值用于与第一预置判定数据进行比较,以得出所述待测试芯片的交流特性稳定性的测试结果。
5.根据权利要求2所述的方法,其特征在于,当接收到的测试指令为测试所述待测试芯片的采样特性时,则所述信号连接单元根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路还包括:
断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时闭合所述第二组开关以及所述第三组开关中各任一个开关,以形成将所述交流测试信号输入到所述信号接收处理单元的闭合回路,以及,断开所述第四组开关,以使所述测试电容接入所述闭合回路;
改变所述测试电容的电容值,使得所述交流测试信号流经不同电容值的所述测试电容,产生不同电容负载下的交流信号,并从所述第三组开关中闭合的开关所在的信号通道输入到所述信号接收处理单元。
6.根据权利要求5所述的方法,其特征在于,所述当所述信号接收处理单元接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出所述待测试芯片的测试结果包括:
当所述信号接收处理单元接收到经过所述闭合回路后输入的所述交流测试信号时,将连续接收到的预置数量的所述交流测试信号数字化,并对应获取预置数量的数字化后的交流信号的峰峰值;
计算所获取的各峰峰值之间的差值,并将所述差值,所述各峰峰值中的最大值以及最小值作为所述结果数据,所述差值、所述最大值以及所述最小值用于与第二预置判定数据进行比较,以得出所述待测试芯片的采样特性的测试结果。
7.根据权利要求2所述的方法,其特征在于,当接收到的测试指令为测试所述待测试芯片中的信号产生通道是否短路时,则所述信号连接单元根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合电路还包括:
断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述待测试芯片的测试设备的隔断,同时断开所述第二组开关中输出所述交流测试信号的信号通道的开关,并闭合所述第二组开关中除断开的开关外的其他任一个开关,以及闭合所述第三组开关中的任一个开关,以形成将所述交流测试信号输入到所述信号接收处理单元的闭合回路。
8.根据权利要求7所述的方法,其特征在于,所述当所述信号接收处理单元接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出对所述待测试芯片的测试结果包括:
当所述信号接收处理单元接收到经过所述闭合回路后输入的所述交流测试信号时,将所述交流测试信号数字化得到结果数据,所述结果数据用于与第三预置判定数据进行比较,以得出所述信号产生通道中是否存在短路的测试结果。
9.根据权利要求2所述的方法,其特征在于,当接收到的测试指令为测试所述待测试芯片的直流特性稳定性时,则所述信号连接单元根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路包括:
断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时闭合所述第二组开关以及所述第三组开关中各任一个开关,以形成将所述直流测试信号输入到所述信号接收处理单元的闭合回路。
10.根据权利要求9所述的方法,其特征在于,所述当所述信号接收处理单元接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出所述待测试芯片的测试结果包括:
当所述信号接收处理单元接收到经过所述闭合回路后输入的所述直流测试信号时,将连续收到的预置数量的所述直流测试信号数字化,并对应获取预置数量的数字化后的直流信号的幅值;
计算所获取的各幅值之间的差值,并将所述差值,所述各幅值中的最大值以及最小值作为所述结果数据,所述差值、所述幅值最大值以及所述最小值用于与第四预置判定数据进行比较,以得出所述待测试芯片的直流特性稳定性的测试结果。
11.一种芯片性能测试装置,其特征在于,所述装置包括:
信号产生单元,用于当接收到对待测试芯片进行测试的测试指令时,根据所述测试指令产生指定类型的测试信号,并输出所述测试信号;
信号连接单元,用于根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路,其中,所述开关组件包括四组开关,第一组开关设置于所述信号产生单元与可用于测试所述待测试芯片的外部测试设备之间的信号通道上,以及,设置于所述信号接收处理单元与所述外部测试设备之间的信号通道上,用于电隔断或电连接所述信号产生单元与所述外部测试设备,以及电隔断或电连接所述信号接收处理单元与所述外部测试设备,第二组开关设置于所述信号产生单元的信号通道上,第三组开关设置于所述信号接收处理单元的信号通道上,所述第二组开关与所述第三组开关,用于通过断开或闭合,断开或接通所述信号产生单元和所述信号接收处理单元,第四组开关与所述闭合回路中的测试电容以并联的方式电连接,用于通过断开或闭合,控制所述测试电容接入或隔离于所述闭合回路;
信号接收处理单元,用于当接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据,所述结果数据用于与预置判定数据进行比较,以得出对所述待测试芯片的测试结果。
12.根据权利要求11所述的装置,其特征在于,
所述信号产生单元,还用于当接收到对所述待测试芯片的交流特性稳定性、所述待测试芯片的采样特性、所述待测试芯片中的信号产生通道是否短路进行测试的测试指令时,产生预置幅度和预置频率的交流测试信号并输出所述交流测试信号;
所述信号产生单元,还用于当接收到对所述待测试芯片的直流特性稳定性进行测试的测试指令时,产生预置幅度的直流测试信号。
13.根据权利要求12所述的装置,其特征在于,
所述信号连接单元,还用于当接收到的测试指令为测试所述待测试芯片的交流特性稳定性时,断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时闭合所述第二组开关以及所述第三组开关中各任一个开关,以形成将所述交流测试信号输入到所述信号接收处理单元的闭合回路;
所述信号连接单元,还用于当接收到的测试指令为测试所述待测试芯片的采样特性时,断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时闭合所述第二组开关以及所述第三组开关中各任一个开关,以形成将所述交流测试信号输入到所述信号接收处理单元的闭合回路,断开所述第四组开关,以使所述测试电容接入所述闭合回路;以及,改变所述测试电容的电容值,使得所述交流测试信号流经不同电容值的所述测试电容,产生不同电容负载下的交流信号,并从所述第三组开关中闭合的开关所在的信号通道输入到所述信号接收处理单元;
所述信号连接单元,还用于当接收到的测试指令为测试所述待测试芯片中的信号产生通道是否短路时,断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时断开所述第二组开关中输出所述交流测试信号的信号通道的开关,并闭合所述第二组开关中除断开的开关外的其他任一个开关,以及闭合所述第三组开关中的任一个开关,以形成将所述交流测试信号输入到所述信号接收处理单元的闭合回路;
所述信号连接单元,还用于当接收到的测试指令为测试所述待测试芯片的直流特性稳定性时,断开所述第一组开关中的所有开关,以使所述信号产生单元、所述信号接收处理单元均与所述外部测试设备的隔断,同时闭合所述第二组开关以及所述第三组开关中各任一个开关,以形成将所述直流测试信号输入到所述信号接收处理单元的闭合回路。
14.根据权利要求13所述的装置,其特征在于,
所述信号接收处理单元,还用于当接收到经过所述闭合回路后输入的所述交流测试信号时,将连续接收到的预置数量的所述交流测试信号数字化,并对应获取预置数量的数字化后的交流信号的峰峰值,以及,计算所获取的各峰峰值之间的差值,并将所述差值,所述各峰峰值中的最大值以及最小值作为所述结果数据,所述差值、所述最大值以及所述最小值用于与第一预置判定数据进行比较,以得出所述待测试芯片的交流特性稳定性的测试结果;
所述信号接收处理单元,还用于当接收到经过所述闭合回路后输入的所述交流测试信号时,将连续接收到的预置数量的所述交流测试信号数字化,并对应获取预置数量的数字化后的交流信号的峰峰值,以及计算所获取的各峰峰值之间的差值,并将所述差值,所述各峰峰值中的最大值以及最小值作为所述结果数据,所述差值、所述最大值以及所述最小值用于与第二预置判定数据进行比较,以得出所述待测试芯片的采样特性的测试结果;
所述信号接收处理单元,还用于当接收到经过所述闭合回路后输入的所述交流测试信号时,将所述交流测试信号数字化得到结果数据,所述结果数据用于与第三预置判定数据进行比较,以得出所述信号产生通道中是否存在短路的测试结果;
所述信号接收处理单元,还用于当接收到经过所述闭合回路后输入的所述直流测试信号时,将连续收到的预置数量的所述直流测试信号数字化,并对应获取预置数量的数字化后的直流信号的幅值,以及,计算所获取的各幅值之间的差值,并将所述差值,所述各幅值中的最大值以及最小值作为所述结果数据,所述差值、所述幅值最大值以及所述最小值用于与第四预置判定数据进行比较,以得出所述待测试芯片的直流特性稳定性的测试结果。
15.一种芯片性能测试系统,其特征在于,所述系统包括:
测试机、信号产生单元、信号连接单元、信号接收处理单元;
其中,所述测试机,用于向所述信号产生单元、所述信号连接单元发送对待测试芯片进行测试的测试指令;
所述信号产生单元,用于根据所述测试指令产生指定类型的测试信号并输出所述测试信号;
所述信号连接单元,用于根据所述测试指令所指示的测试内容,通过开关组件的开合状态,形成将所述测试信号输入到信号接收处理单元的闭合回路,其中,所述开关组件包括四组开关,第一组开关设置于所述信号产生单元与可用于测试所述待测试芯片的外部测试设备之间的信号通道上,以及,设置于所述信号接收处理单元与所述外部测试设备之间的信号通道上,用于电隔断或电连接所述信号产生单元与所述外部测试设备,以及电隔断或电连接所述信号接收处理单元与所述外部测试设备,第二组开关设置于所述信号产生单元的信号通道上,第三组开关设置于所述信号接收处理单元的信号通道上,所述第二组开关与所述第三组开关,用于通过断开或闭合,断开或接通所述信号产生单元和所述信号接收处理单元,第四组开关与所述闭合回路中的测试电容以并联的方式电连接,用于通过断开或闭合,控制所述测试电容接入或隔离于所述闭合回路;
所述信号接收处理单元,用于接收到经过所述闭合回路后输入的所述测试信号时,对接收到的所述测试信号进行处理得到结果数据;
所述测试机,还用于获取所述信号接收处理单元处理得到的所述结果数据,并将所述结果数据与预置判定数据进行比较,以得出对所述待测试芯片的测试结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610126052.2A CN107153158B (zh) | 2016-03-04 | 2016-03-04 | 一种芯片性能测试方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610126052.2A CN107153158B (zh) | 2016-03-04 | 2016-03-04 | 一种芯片性能测试方法、装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107153158A CN107153158A (zh) | 2017-09-12 |
CN107153158B true CN107153158B (zh) | 2020-01-03 |
Family
ID=59791405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610126052.2A Active CN107153158B (zh) | 2016-03-04 | 2016-03-04 | 一种芯片性能测试方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107153158B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108226751B (zh) * | 2017-12-14 | 2020-10-02 | 芯海科技(深圳)股份有限公司 | 一种多处理器协同芯片性能评估系统及方法 |
CN114589728B (zh) * | 2020-12-07 | 2024-05-28 | 合肥欣奕华智能机器股份有限公司 | 一种测试设备、方法、装置及介质 |
CN113009318B (zh) * | 2021-02-25 | 2023-07-18 | 宏晶微电子科技股份有限公司 | 视频处理芯片的测试设备及测试方法 |
CN113267715A (zh) * | 2021-04-29 | 2021-08-17 | 无锡协芯半导体科技有限公司 | 一种芯片性能测试方法 |
CN113484735B (zh) * | 2021-07-30 | 2022-11-08 | 锐石创芯(深圳)科技股份有限公司 | 芯片测试选通模块及芯片测试系统 |
CN114152895B (zh) * | 2021-11-10 | 2023-11-17 | 深圳市德明利技术股份有限公司 | 一种电容屏互电容短路测试方法、测试装置 |
CN115542132A (zh) * | 2022-11-28 | 2022-12-30 | 深圳市鹏芯数据技术有限公司 | Soc芯片内建测试电路、soc芯片及测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102175948A (zh) * | 2011-01-28 | 2011-09-07 | 中兴通讯股份有限公司 | 线路物理参数的测试装置、方法和单板设备 |
CN103033738A (zh) * | 2012-12-20 | 2013-04-10 | 全天自动化能源科技(东莞)有限公司 | 一种电路板全自动测试系统 |
CN103364709A (zh) * | 2013-05-30 | 2013-10-23 | 环鸿电子(昆山)有限公司 | 一种实装电路板的功能测试系统及方法 |
CN204422717U (zh) * | 2015-02-11 | 2015-06-24 | 中芯国际集成电路制造(北京)有限公司 | 测试板装置及测试系统 |
CN105116317A (zh) * | 2015-07-14 | 2015-12-02 | 工业和信息化部电子第五研究所 | 集成电路测试系统与方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101435841B (zh) * | 2007-11-16 | 2013-08-28 | 鸿富锦精密工业(深圳)有限公司 | 测试系统及方法 |
-
2016
- 2016-03-04 CN CN201610126052.2A patent/CN107153158B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102175948A (zh) * | 2011-01-28 | 2011-09-07 | 中兴通讯股份有限公司 | 线路物理参数的测试装置、方法和单板设备 |
CN103033738A (zh) * | 2012-12-20 | 2013-04-10 | 全天自动化能源科技(东莞)有限公司 | 一种电路板全自动测试系统 |
CN103364709A (zh) * | 2013-05-30 | 2013-10-23 | 环鸿电子(昆山)有限公司 | 一种实装电路板的功能测试系统及方法 |
CN204422717U (zh) * | 2015-02-11 | 2015-06-24 | 中芯国际集成电路制造(北京)有限公司 | 测试板装置及测试系统 |
CN105116317A (zh) * | 2015-07-14 | 2015-12-02 | 工业和信息化部电子第五研究所 | 集成电路测试系统与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107153158A (zh) | 2017-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107153158B (zh) | 一种芯片性能测试方法、装置及系统 | |
CN104459340A (zh) | 切换式负载时域反射计去嵌入式探测器 | |
CN104459228A (zh) | 时域反射仪去嵌入探头 | |
CN102792173B (zh) | 用于检测部分放电的仪器和方法 | |
Kumar et al. | Fuzzy classifier for fault diagnosis in analog electronic circuits | |
JP2020095258A (ja) | 問題騒音の発音源を識別するための騒音データの人工知能装置および前処理方法 | |
CN104991210B (zh) | 一种局部放电检测装置的评价方法及标定装置 | |
CN205229440U (zh) | 用于检测局部放电检测仪的检测系统 | |
CN103001627A (zh) | 石英晶体谐振频率微调控制系统 | |
US10054516B2 (en) | System and method for optical frequency domain reflectometer | |
EP2183608B2 (en) | Instrument and a method for detecting partial electrical discharges occurring in an electric apparatus | |
US10591522B2 (en) | Measurement apparatus | |
CN101989221A (zh) | 印刷电路板测试文档生成系统及方法 | |
Monakhova et al. | Transfer of multivariate regression models between high‐resolution NMR instruments: application to authenticity control of sunflower lecithin | |
CN106124081A (zh) | 永磁同步电机精确多点实时测温方法及系统 | |
CN106597098B (zh) | 一种频谱分析仪的数据处理方法和装置 | |
CN105678256B (zh) | 信号处理方法、信号处理装置及信号处理系统 | |
EP3462292B1 (en) | Method for determining touch position and touch control chip | |
CN113267715A (zh) | 一种芯片性能测试方法 | |
Carvalho et al. | Virtual instrumentation for Partial Discharge monitoring | |
CN104422828B (zh) | 估计器件引入的噪声的方法和装置 | |
CN115038978B (zh) | 网络的与噪声无关的损耗表征 | |
Lampart et al. | Dynamical properties of partial-discharge patterns | |
CN113283316A (zh) | 一种基于声音信号的开关机械故障诊断方法、装置及设备 | |
CN106019197A (zh) | 信号调理器的检测设备以及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |