CN204422717U

CN204422717U - 测试板装置及测试系统

Info

Publication number: CN204422717U
Application number: CN201520100596.2U
Authority: CN
Inventors: 邹春梅; 程波
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2015-02-11
Filing date: 2015-02-11
Publication date: 2015-06-24
Anticipated expiration: 2025-02-11

Abstract

本实用新型提出了一种测试板装置及测试系统，所述测试板装置在第一引脚和第二引脚之间设置了电路切换单元，通过切换继电器对切换开关的控制，能够在同一测试通道下在待测芯片不同的测试结构自动切换，实现了不同的连接方式，从而能够在同一个测试通道下进行多组测试，而无需手动重新连接。此外，本实用新型提出的测试系统的测试通道与第一引脚相连，待测芯片与第二引脚相连，在需要测试下一组测试通道时，只需通过测试板装置内的电路切换单元进行切换，即可实现在不重新插拔待测芯片及引脚连线的前提下切换连接方式，进入下一组测试通道进行测试，即可在待测芯片不同的测试通道之间自动切换。

Description

测试板装置及测试系统

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种测试板装置及测试系统。

背景技术

芯片(Chip)在制备完成后，通常会进行相应的性能测试。现有技术中，测试均是将待测芯片放置在测试板上，再通过引脚将待测芯片内的待测结构与测试机(Tester)相连，从而对该待测结构进行相应的性能测试。其中，待测结构通常包括多个静态随机存储器区(SRAM)及测试单元(Test Key)。通常情况下，测试板上设有固定个数的测试通道(Channel)，可以测试多个待测结构。

然而，芯片需要进行封装(Package)，通常芯片的某些性能需要在封装过后才能对芯片进行测试，该种测试称之为芯片封装交互影响(Chip PackageInteraction，CPI)。CPI是半导体制造中芯片可靠性的一个十分重要的考虑因素。随着芯片后段采用铜互连线及低k值介质层等先进工艺，对CPI的要求也越来越高。为了测试封装之后芯片封装交互影响，同样需要采用上述测试板及测试机对封装后的芯片进行相应的测试。

然而，上述测试板仅支持一对一的测试，例如一个测试通道仅能够对应一个测试盘(Pad)或引脚(Pin)。但是对于个数较多的引脚、测试盘等的测试项目，例如CPI，传统的测试板中测试通道个数远远不够。为此，现有技术中，若需要进行测试CPI测试，则需要在测试完一组测试通道之后，将待测芯片拔出、并且将各引脚线拆除，重新进行布线、插线，从而才能够进行下一组测试通道的测试。这样无疑增加了人力、浪费了测试时间，导致测试效率低下，并且来回的插拔待测芯片以及引脚线再重新进行测试，极易导致待测芯片发生静电放电(ESD)，而现有技术中的测试板中并不包含静电保护，因此静电放电严重时容易导致待测芯片被静电击穿，从而失去作用。

实用新型内容

本实用新型的目的在于提供一种测试板装置及测试系统，能够自动改变连接方式，从而能够利用现有的测试通道实现多种测试。

为了实现上述目的，本实用新型提出了一种测试板装置，用于将具有多个测试结构的待测芯片连接至具有多个测试通道的测试机中进行测试，所述测试板装置包括：第一引脚、第二引脚及连接在所述第一引脚和第二引脚之间的电路切换单元，所述电路切换单元包括切换开关和切换继电器，所述切换开关连接在所述第一引脚和第二引脚之间，所述切换继电器与所述测试机连接，并控制所述切换开关在一个测试通道中的多个测试结构之间进行切换。

进一步的，在所述的测试板装置中，还包括与所述切换开关连接的静电保护单元，所述静电保护单元设置于所述第一引脚及第二引脚之间。

进一步的，在所述的测试板装置中，所述静电保护单元为限流电阻，所述限流电阻的一端连接在所述第一引脚及第二引脚之间，所述限流电阻的另一端接地。

进一步的，所述电路切换单元包括若干个切换开关和切换继电器，一个测试通道对应三个切换开关和三个切换继电器，所述三个切换开关分别为第一开关、第二开关和第三开关，所述三个切换继电器分别为第一继电器、第二继电器和第三继电器，所述第一继电器控制第一开关，所述第二继电器控制第二开关，所述第三继电器控制第三开关。

进一步的，在所述的测试板装置中，所述测试机的一个测试通道通过总控制回路、第一控制回路、第二控制回路、第一支路、第二支路、第三支路及第四支路连接所述待测芯片的四个测试结构，其中，四个测试结构分别连接所述第一支路、第二支路、第三支路及第四支路，连接在所述总控制回路中的第一开关在第一控制回路和第二控制回路之间切换以选择第一控制回路或第二控制回路与总控制回路连接，连接在所述第一控制回路中的第二开关在第一支路和第二支路之间切换以选择第一支路或第二支路与第一控制回路连接，连接在所述第二控制回路中的第三开关在第三支路及第四支路之间切换以选择第三支路或第四支路与第二控制回路连接，所述第一开关、第二开关和第三开关分别由三个切换继电器控制。

进一步的，本实用新型还提出了一种测试系统，包括：测试板装置及具有多个测试通道的测试机，所述测试板装置用于将一具有多个测试结构的待测芯片连接至测试机中进行测试，所述测试板装置包括第一引脚、第二引脚及连接在所述第一引脚和第二引脚之间的电路切换单元，所述第一引脚连接所述测试通道，所述第二引脚连接所述测试结构，所述电路切换单元包括切换开关和切换继电器，所述切换开关连接在所述第一引脚和第二引脚之间，所述切换继电器与所述测试机连接，并控制所述切换开关在一个测试通道中的多个测试结构之间进行切换。

进一步的，在所述的测试系统中，所述测试板装置还包括与所述切换开关连接的静电保护单元，所述静电保护单元设置于所述第一引脚及第二引脚之间。

进一步的，在所述的测试系统中，所述静电保护单元为限流电阻，所述限流电阻的一端连接在所述第一引脚及第二引脚之间，所述限流电阻的另一端接地。

进一步的，在所述的测试系统中，所述测试机的一个测试通道通过总控制回路、第一控制回路、第二控制回路、第一支路、第二支路、第三支路及第四支路连接所述待测芯片的四个测试结构，其中，四个测试结构分别连接所述第一支路、第二支路、第三支路及第四支路，连接在所述总控制回路中的第一开关在第一控制回路和第二控制回路之间切换以选择第一控制回路或第二控制回路与总控制回路连接，连接在所述第一控制回路中的第二开关在第一支路和第二支路之间切换以选择第一支路或第二支路与第一控制回路连接，连接在所述第二控制回路中的第三开关在第三支路及第四支路之间切换以选择第三支路或第四支路与第二控制回路连接，所述第一开关、第二开关和第三开关分别由三个切换继电器控制。

进一步的，在所述的测试系统中，所述测试通道的个数为128个。

进一步的，在所述的测试系统中，每一个测试通道对应一个SRAM和三个测试单元。

与现有技术相比，本实用新型的有益效果主要体现在：测试板装置在第一引脚和第二引脚之间设置了电路切换单元，通过切换继电器对切换开关的控制，能够在同一测试通道下自动切换不同的测试结构，实现了不同的连接方式，从而能够进行在同一个测试通道下进行多组测试，而无需手动重新连接。

此外，本实用新型提出的测试系统的测试通道与第一引脚相连，待测芯片与第二引脚相连，在需要测试下一组测试通道时，只需通过测试板装置内的电路切换单元进行切换，即可实现在不重新插拔待测芯片及引脚连线的前提下切换连接方式，进入下一组测试通道进行测试。

附图说明

图1为本实用新型一实施例中测试板装置的方框示意图；

图2为本实用新型一实施例中测试系统的方框示意图；

图3为本实用新型一实施例中一个测试通道与电路切换单元的电路示意图。

具体实施方式

下面将结合示意图对本实用新型的测试板装置及测试系统进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

请参考图1，在本实施例中，提出了一种测试板装置10，用于将具有多个测试结构的待测芯片连接至具有多个测试通道的测试机中进行测试，包括：第一引脚11、第二引脚12及连接在所述第一引脚11和第二引脚12之间的电路切换单元，所述电路切换单元包括切换开关13和切换继电器14，所述切换开关连接在所述第一引脚11和第二引脚12之间。其中，所述切换继电器14连接在所述测试机中，用以控制所述切换开关13与所述第一引脚11和第二引脚12之间的连接方式，使所述切换开关13在一个测试通道中多个测试结构之间进行切换，使所述第一引脚11和第二引脚12之间具有多种连接方式，从而在不重新插拔引脚连线的前提下改变第一引脚11和第二引脚12之间的连接方式。

此外，所述测试板装置10还包括静电保护单元(图1中未示出)，所述静电保护单元(ESD Protection)与所述切换开关13连接，并连接在所述第一引脚11及第二引脚12之间。本实施例中，所述静电保护单元为限流电阻(Current LimitResistor)，所述限流电阻一端连接在所述第一引脚11及第二引脚12之间，另一端接地。由于待测芯片在进行相应的测试时，往往会积聚电荷产生静电放电，静电放电严重时会导致待测芯片被烧毁。在本实施例中，当静电放电导致电流过大时，添加的限流电阻能够被击穿，从而使整个电路接地，避免了大电流烧毁待测芯片的情形。因此，在本实施例中的测试板装置10添加了静电保护单元，用于保护待测芯片不被静电烧毁。

请参考图3，其中，所述电路切换单元包括若干个切换开关和切换继电器，一个测试通道对应三个切换开关和三个切换继电器，所述三个切换开关分别为第一开关1、第二开关2和第三开关3，所述三个切换继电器分别为第一继电器、第二继电器和第三继电器，所述第一继电器控制第一开关1，所述第二继电器控制第二开关2，所述第三继电器控制第三开关3。测试机一个测试通道通过所述测试板装置10中的总控制回路、第一控制回路、第二控制回路、第一支路、第二支路、第三支路及第四支路连接所述待测芯片的四个测试结构，分别是3个测试单元(Test Key)和一个SRAM，其中，四个测试结构分别连接所述第一支路、第二支路、第三支路及第四支路，所述第一支路和第二支路分别对应第一控制回路上的第二开关2，所述的三支路和第四支路分别对应第二控制回路上的第三开关3，所述第一控制回路和第二控制回路对应所述测试通道总控制回路上的第一开关1，所述第一开关1、第二开关2和第三开关3分别由三个切换继电器控制进行切换。连接在所述总控制回路中的第一开关1在第一控制回路和第二控制回路之间切换以选择第一控制回路或第二控制回路与总控制回路连接，连接在所述第一控制回路中的第二开关2在第一支路和第二支路之间切换以选择第一支路或第二支路与第一控制回路连接，连接在所述第二控制回路中的第三开关3在第三支路及第四支路之间切换以选择第三支路或第四支路与第二控制回路连接。

请参考图2，在本实施例的另一方面还提出了一种测试系统，包括：测试板装置10及测试机30，所述测试板装置10包括第一引脚11、第二引脚12及连接在所述第一引脚11和第二引脚12之间的电路切换单元，所述电路切换单元包括切换开关13和切换继电器14，所述切换开关连接在所述第一引脚11和第二引脚12之间；所述切换继电器14连接在所述测试机30中，并控制所述切换开关13在一个测试通道中多个测试结构之间进行切换，所述测试机30设有多个测试通道，所述第一引脚11与所述测试通道相连，所述待测芯片20包括多个测试结构，所述第二引脚14连接所述测试结构。

具体的，请参考图3，在本实施例中，所述电路切换单元包括若干个切换开关和切换继电器，一个测试通道对应三个切换开关和三个切换继电器，所述三个切换开关分别为第一开关1、第二开关2和第三开关3，所述三个切换继电器分别为第一继电器、第二继电器和第三继电器，所述第一继电器控制第一开关1，所述第二继电器控制第二开关2，所述第三继电器控制第三开关3。一个测试通道通过总控制回路、第一控制回路、第二控制回路、第一支路、第二支路、第三支路及第四支路连接所述待测芯片20的四个测试结构，分别是3个测试单元(Test Key)和一个SRAM，其中，四个测试结构分别连接所述第一支路、第二支路、第三支路及第四支路，所述第一支路和第二支路分别对应第一控制回路上的第二开关2，所述的三支路和第四支路分别对应第二控制回路上的第三开关3，所述第一控制回路和第二控制回路对应所述测试通道总控制回路上的第一开关1，所述第一开关1、第二开关2和第三开关3分别由三个切换继电器控制进行切换。连接在所述总控制回路中的第一开关1在第一控制回路和第二控制回路之间切换以选择第一控制回路或第二控制回路与总控制回路连接，连接在所述第一控制回路中的第二开关2在第一支路和第二支路之间切换以选择第一支路或第二支路与第一控制回路连接，连接在所述第二控制回路中的第三开关3在第三支路及第四支路之间切换以选择第三支路或第四支路与第二控制回路连接，从而能够实现一个测试通道可以在四个测试结构中自由切换。

测试机30通常包括的所述测试通道为128个。每一个测试通道也可以对应一个SRAM和三个测试结构(Test Key)，如图3所示。由上文所述可见，每一个测试通道对应三个切换开关(第一开关1、第二开关2及第三开关3)。可见，三个切换开关可以进行不同的切换，从而使测试机30的一个测试通道能够分别对一个SRAM或者一个Test Key进行相应的测试，从而实现在无需手动更换插线时能够更换连接方式，进行不同的测试。

请继续参考图3，在本实施例中，所述测试板装置包括的静电保护单元为限流电阻15，所述限流电阻15与所述切换开关连接，一端连接在所述第一引脚11及第二引脚12之间，另一端接地。在进行相应的测试时，若测试电路中电流过大，则限流电阻15便会导通，从而接地，避免大电流烧毁待测芯片20。

综上，在本实用新型实施例提供的测试板装置及测试系统中，测试板装置在第一引脚和第二引脚之间设置了电路切换单元，通过切换继电器对切换开关的控制，能够在同一测试通道下自动切换不同的测试结构，实现了不同的连接方式，从而能够进行在同一个测试通道下进行多组测试，而无需手动重新连接。此外，提出的测试系统的测试通道与第一引脚相连，待测芯片与第二引脚相连，在需要测试下一组测试通道时，只需通过测试板装置内的电路切换单元进行切换，即可实现在不重新插拔待测芯片及引脚连线的前提下切换连接方式，进入下一组测试通道进行测试。

上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。

Claims

1.一种测试板装置，用于将具有多个测试结构的待测芯片连接至具有多个测试通道的测试机中进行测试，其特征在于，所述测试板装置包括：第一引脚、第二引脚及连接在所述第一引脚和第二引脚之间的电路切换单元，所述电路切换单元包括切换开关和切换继电器，所述切换开关连接在所述第一引脚和第二引脚之间，所述切换继电器与所述测试机连接，并控制所述切换开关在一个测试通道中的多个测试结构之间进行切换。

2.如权利要求1所述的测试板装置，其特征在于，还包括与所述切换开关连接的静电保护单元，所述静电保护单元设置于所述第一引脚及第二引脚之间。

3.如权利要求2所述的测试板装置，其特征在于，所述静电保护单元为限流电阻，所述限流电阻的一端连接在所述第一引脚及第二引脚之间，所述限流电阻的另一端接地。

4.如权利要求1所述的测试板装置，其特征在于，所述电路切换单元包括若干个切换开关和切换继电器，一个测试通道对应三个切换开关和三个切换继电器，所述三个切换开关分别为第一开关、第二开关和第三开关，所述三个切换继电器分别为第一继电器、第二继电器和第三继电器，所述第一继电器控制第一开关，所述第二继电器控制第二开关，所述第三继电器控制第三开关。

5.如权利要求4所述的测试板装置，其特征在于，所述测试机的一个测试通道通过总控制回路、第一控制回路、第二控制回路、第一支路、第二支路、第三支路及第四支路连接所述待测芯片的四个测试结构，其中，四个测试结构分别连接所述第一支路、第二支路、第三支路及第四支路，连接在所述总控制回路中的第一开关在第一控制回路和第二控制回路之间切换以选择第一控制回路或第二控制回路与总控制回路连接，连接在所述第一控制回路中的第二开关在第一支路和第二支路之间切换以选择第一支路或第二支路与第一控制回路连接，连接在所述第二控制回路中的第三开关在第三支路及第四支路之间切换以选择第三支路或第四支路与第二控制回路连接，所述第一开关、第二开关和第三开关分别由三个切换继电器控制。

6.一种测试系统，其特征在于，包括：测试板装置及具有多个测试通道的测试机，所述测试板装置用于将一具有多个测试结构的待测芯片连接至测试机中进行测试，所述测试板装置包括第一引脚、第二引脚及连接在所述第一引脚和第二引脚之间的电路切换单元，所述第一引脚连接所述测试通道，所述第二引脚连接所述测试结构，所述电路切换单元包括切换开关和切换继电器，所述切换开关连接在所述第一引脚和第二引脚之间，所述切换继电器与所述测试机连接，并控制所述切换开关在一个测试通道中的多个测试结构之间进行切换。

7.如权利要求6所述的测试系统，其特征在于，所述测试板装置还包括与所述切换开关连接的静电保护单元，所述静电保护单元设置于所述第一引脚及第二引脚之间。

8.如权利要求7所述的测试系统，其特征在于，所述静电保护单元为限流电阻，所述限流电阻的一端连接在所述第一引脚及第二引脚之间，所述限流电阻的另一端接地。

9.如权利要求6所述的测试系统，其特征在于，所述电路切换单元包括若干个切换开关和切换继电器，一个测试通道对应三个切换开关和三个切换继电器，所述三个切换开关分别为第一开关、第二开关和第三开关，所述三个切换继电器分别为第一继电器、第二继电器和第三继电器，所述第一继电器控制第一开关，所述第二继电器控制第二开关，所述第三继电器控制第三开关。

10.如权利要求9所述的测试系统，其特征在于，所述测试机的一个测试通道通过总控制回路、第一控制回路、第二控制回路、第一支路、第二支路、第三支路及第四支路连接所述待测芯片的四个测试结构，其中，四个测试结构分别连接所述第一支路、第二支路、第三支路及第四支路，连接在所述总控制回路中的第一开关在第一控制回路和第二控制回路之间切换以选择第一控制回路或第二控制回路与总控制回路连接，连接在所述第一控制回路中的第二开关在第一支路和第二支路之间切换以选择第一支路或第二支路与第一控制回路连接，连接在所述第二控制回路中的第三开关在第三支路及第四支路之间切换以选择第三支路或第四支路与第二控制回路连接，所述第一开关、第二开关和第三开关分别由三个切换继电器控制。

11.如权利要求6所述的测试系统，其特征在于，所述测试通道的个数为128个。

12.如权利要求11所述的测试系统，其特征在于，每一个测试通道对应一个SRAM和三个测试单元。