CN116359708B - 芯片安全测试电路、方法及设备 - Google Patents
芯片安全测试电路、方法及设备 Download PDFInfo
- Publication number
- CN116359708B CN116359708B CN202310344389.0A CN202310344389A CN116359708B CN 116359708 B CN116359708 B CN 116359708B CN 202310344389 A CN202310344389 A CN 202310344389A CN 116359708 B CN116359708 B CN 116359708B
- Authority
- CN
- China
- Prior art keywords
- chip
- voltage
- power supply
- test
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011076 safety test Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000012360 testing method Methods 0.000 claims abstract description 191
- 230000005284 excitation Effects 0.000 claims abstract description 58
- 238000012545 processing Methods 0.000 claims abstract description 17
- 238000012544 monitoring process Methods 0.000 claims description 28
- 238000005070 sampling Methods 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 238000004891 communication Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 6
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013480 data collection Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及一种芯片安全测试电路、方法及设备。该芯片安全测试电路包括：电压毛刺激发模块，用于向芯片测试板电路输出携带电压毛刺的电源电压信号；芯片测试板电路，用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。该芯片安全测试电路可以实现以自动进行硬件注入故障的方式测试芯片的安全性，保证测试环境与真实环境基本一致，因此可以提升芯片安全测试的准确度。
Description
技术领域
本申请涉及芯片安全测试技术领域，特别是涉及一种芯片安全测试电路、方法及设备。
背景技术
电压故障注入是一种关于芯片的可靠性验证技术，通过向芯片中注入瞬态电压毛刺故障，实现模拟电路板电源波动或强电磁干扰导致电压不稳定性的环境，这样根据芯片运行的功能完整性和性能稳定性，可以判断芯片是否实现预期功能安全目标。
目前，可以通过软件仿真的方式实现模拟电压故障注入，具体可以采用软件仿真深入芯片内部结构，判断电路内部各个模块受故障影响的逻辑变化。
但是仿真模拟环境缺乏芯片内部模块干扰以及外部布线干扰的影响，与真实环境存在差别，影响芯片安全测试的准确度。
发明内容
基于此，有必要提供一种可以提升芯片安全测试准确度的芯片安全测试电路。
一种芯片安全测试电路，包括：
电压毛刺激发模块，用于向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；
数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。
在其中一个实施例中，所述芯片安全测试电路包括开关模块；
所述开关模块的一端连接所述电压毛刺激发模块，所述开关模块的另一端连接所述芯片测试板电路；
所述开关模块用于切断或者维持所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路。
在其中一个实施例中，所述芯片安全测试电路还包括：
接地屏蔽线，所述接地屏蔽线部署于各所述供电通路之间，用于屏蔽所述芯片测试板电路中各供电通路之间的电子噪声。
在其中一个实施例中，所述芯片测试板电路包括CAN控制芯片和CAN收发芯片，所述开关模块包括第一开关、第二开关、第三开关和第四开关；
所述第一开关的一端连接所述电压毛刺激发模块，所述第一开关的另一端连接所述CAN控制芯片的第一电源管脚，其中，所述第一电源管脚用于为所述CAN控制芯片的芯片整体逻辑模块进行供电支持；
所述第二开关的一端连接所述电压毛刺激发模块，所述第二开关的另一端连接所述CAN控制芯片的第二电源管脚，其中，所述第二电源管脚用于为所述CAN控制芯片的内部接口管理逻辑模块进行供电支持；
所述第三开关的一端连接所述电压毛刺激发模块，所述第三开关的另一端连接所述CAN控制芯片的第三电源管脚，其中，所述第三电源管脚用于为所述CAN控制芯片的位时序逻辑模块进行供电支持；
所述第四开关的一端连接所述电压毛刺激发模块，所述第四开关的另一端连接所述CAN收发芯片的电源管脚。
在其中一个实施例中，所述电压毛刺激发模块包括：
电压毛刺发生器，用于生成携带电压毛刺的原始电压信号，并向信号放大器输出所述原始电压信号；
信号放大器，用于对所述原始电压信号进行信号放大，输出携带电压毛刺的电源电压信号。
在其中一个实施例中，所述芯片安全测试电路还包括：
第一监测模块，用于对所述电压毛刺激发模块输出的电源电压信号进行采样，得到采样电压信号；
第一控制模块，用于根据所述采样电压信号，生成开关控制信号，向所述开关模块输出所述开关控制信号，其中，所述开关控制信号用于控制所述开关模块中各开关闭合或者断开；
第二监测模块，用于监测所述芯片测试板电路中各预设位置处的电压值。
在其中一个实施例中，所述芯片安全测试电路还包括：
第二控制模块，用于根据所述采样电压信号，生成电压控制信号，并向所述电压毛刺激发模块输出所述电压控制信号，其中，所述电压控制信号用于控制所述电源电压信号的信号特征。
在其中一个实施例中，所述电源电压信号的信号特征至少包括毛刺触发时间、毛刺延迟时间、毛刺脉冲宽度以及毛刺周期中的一种。
一种芯片安全测试方法，用于如上述的芯片安全测试电路，所述方法包括：
电压毛刺激发模块向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；
数据采集与处理模块采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。
一种芯片安全测试设备，包括如上述的芯片安全测试电路。
上述芯片安全测试电路，通过电压毛刺激发模块自动生成携带电压毛刺的电源电压信号，并向芯片测试板电路输出该电源电压信号，这样芯片测试板电路可以以电源电压信号作为工作电压信号，接收测试输入数据，并输出相对应的测试输出数据，进而通过数据采集与处理模块采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，即可检测芯片测试板电路中芯片在出现电压毛刺时的工作状况，实现以自动进行硬件注入故障的方式测试芯片的安全性，保证测试环境与真实环境基本一致，因此可以提升芯片安全测试的准确度。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例的芯片安全测试电路的模块示意图；
图2为另一实施例的芯片安全测试电路的模块示意图；
图3为又一实施例的芯片安全测试电路的模块示意图；
图4为图3中开关模块由第一开关、第二开关、第三开关以及第四开关组成时芯片安全测试电路的模块示意图；
图5为在图4中增加接地屏蔽线后芯片安全测试电路的模块示意图；
图6为图1中电压毛刺激发模块的一种模块结构；
图7为一实施例中数据信号控制与监测模块由第一监测模块、第一控制模块以及第二监测模块组成时芯片安全测试电路的模块示意图；
图8为另一实施例中数据信号控制与监测模块由第一监测模块、第一控制模块、第二监测模块以及第二控制模块组成时芯片安全测试电路的模块示意图；
图9为一实施例中CAN芯片安全测试的结果示意图；
图10为一个实施例中芯片安全测试方法的流程示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
本申请中的芯片可以为不同类型的芯片，下面实施例中以CAN芯片为例进行说明。
如图1所示，一实施例的芯片安全测试电路包括电压毛刺激发模块100和数据采集与处理模块300。电压毛刺激发模块100用于向芯片测试板电路200输出携带电压毛刺的电源电压信号。芯片测试板电路200与电压毛刺激发模块100的输出端连接，用于根据携带电压毛刺的电源电压信号和接收的测试输入数据，输出测试输出数据。数据采集与处理模块300用于采集测试输入数据、测试输出数据以及携带电压毛刺的电源电压信号，并根据测试输入数据、测试输出数据以及携带电压毛刺的电源电压信号，检测芯片测试板电路200中CAN芯片在出现电压毛刺时的工作状况，即检测芯片测试板电路200中CAN芯片在出现电压毛刺时是否安全运行。这样本实施例实现了以自动进行硬件注入故障的方式测试芯片的安全性，保证测试环境与真实环境基本一致，因此可以提升CAN芯片安全测试的准确度，且相比于手动进行硬件注入故障的方式来进行芯片安全测试，CAN芯片安全测试的效率更高。
作为一种示例，数据采集与处理模块300用于根据电源电压信号，检测在出现电压毛刺时测试输入数据和测试输出数据是否匹配，若匹配，则判定CAN芯片在出现电压毛刺时安全运行，若不匹配，则判定CAN芯片在出现电压毛刺时未安全运行。
作为一种示例，若测试输入数据和测试输出数据一致，则认为测试输入数据和测试输出数据匹配；若测试输入数据和测试输出数据不一致，则认为测试输入数据和测试输出数据不匹配。其中，数据不匹配的原因可以为测试输出数据中出现数据漏帧、错帧以及重复帧等现象。
作为一种示例，本实施例中可以通过将测试输入数据和测试输出数据进行逐帧对比，来检测测试输入数据和测试输出数据是否一致，其中，在进行逐帧对比时，若测试输出数据中存在数据漏帧，则直接读取测试输出数据中下一帧的数据进行与测试输入数据中的本帧数据进行对比，并会在测试输出数据漏帧处补入一帧数据，以标记出现数据漏帧以及保证测试输入数据和测试输出数据中每一帧数据可以对齐，提升后续逐帧对比的准确度。
作为一种示例，数据采集与处理模块300可以为终端设备，例如PC端设备等。
由于CAN芯片可以存在多个电源管脚，因此芯片测试板电路200中会存在多条供电通路。
如图2所示，芯片安全测试电路包括开关模块400。开关模块400的一端连接电压毛刺激发模块100，开关模块400的另一端连接于芯片测试板电路200，开关模块400用于切断或者维持电压毛刺激发模块100与芯片测试板电路200中不同电源管脚之间的供电通路；芯片测试板电路200用于实现CAN通信功能。这样，通过开关模块400可以选择为CAN芯片的不同电源管脚进行供电，而不同的电源管脚通常是为CAN芯片内部不同的逻辑模块进行供电，从而本实施例中可以选择性地为CAN芯片内部中的不同逻辑模块注入电压毛刺故障，来进行芯片安全性测试，实现了对CAN芯片内部不同的逻辑模块分别进行芯片安全测试，可以避免CAN芯片内部不同的逻辑模块在芯片安全测试时之间的干扰，进一步提升芯片安全测试的准确度。
作为一种示例，开关模块400可以与芯片测试板电路200焊接为一体，即开关模块400可以与芯片测试板电路200焊接在同一块电路板上。
作为一种示例，开关模块400也可以单独作为一个独立的电路模块。
如图3所示，芯片测试板电路200包括CAN控制芯片200A、CAN收发芯片200B、CAN总线接口模块200C以及CAN总线协议分析模块200D。CAN控制芯片200A的各电源管脚连接开关模块400，CAN控制芯片200A的一端连接上位机500，CAN控制芯片200A的另一端连接CAN收发芯片200B的一端；CAN收发芯片200B的电源管脚连接开关模块400，CAN收发芯片200B的另一端连接CAN总线接口模块200C的一端；CAN总线接口模块200C的另一端连接CAN总线协议分析模块200D的一端；CAN总线协议分析模块200D的另一端连接数据采集与处理模块300。这样，在CAN控制芯片200A和CAN收发芯片200B得到供电后，上位机500和数据采集与处理模块300之间可实现CAN通信。
作为一种示例，上位机500用于向CAN控制芯片200A输出测试输入数据。
如图4所示，芯片测试板电路200包括CAN控制芯片200A、CAN收发芯片200B、CAN总线接口模块200C以及CAN总线协议分析模块200D；开关模块400包括第一开关L1、第二开关L2、第三开关L3和第四开关L4。第一开关L1的一端连接电压毛刺激发模块100，第一开关L1的另一端连接CAN控制芯片200A的第一电源管脚VDD1，其中，第一电源管脚VDD1用于为CAN控制芯片200A的芯片整体逻辑模块进行供电支持；第二开关L2的一端连接电压毛刺激发模块100，第二开关L2的另一端连接CAN控制芯片200A的第二电源管脚VDD2，其中，第二电源管脚VDD2用于为CAN控制芯片200A的内部接口管理逻辑模块进行供电支持；第三开关L3的一端连接电压毛刺激发模块100，第三开关L3的另一端连接CAN控制芯片200A的第三电源管脚VDD3，其中，第三电源管脚VDD3用于为CAN控制芯片200A的位时序逻辑模块进行供电支持；第四开关L4的一端连接电压毛刺激发模块100，第四开关L4的另一端连接CAN收发芯片200B的电源管脚VCC，电源管脚VCC用于为CAN收发芯片200B进行供电支持。
需要说明的是，当开关模块中开关闭合时，则该闭合开关对应的电源管脚由电压毛刺激发模块100进行供电，当开关模块中开关断开时，则该断开开关对应的电源管脚由正常电源模块(图4中未示出)进行供电，其中，正常电源模块用于提供不携带电压毛刺的电源电压信号，该正常电源模块可以与电压毛刺激发模块100封装为一个电源模块，也可以作为一个单独的电源模块，在此不做限定。
作为一种示例，在针对于CAN控制芯片200A的芯片整体逻辑模块进行芯片安全测试时，闭合第一开关L1，断开第二开关L2、第三开关L3以及第四开关L4，此时电压毛刺激发模块100向CAN控制芯片200A的第一电源管脚VDD1输出携带电压毛刺的电源电压信号，而CAN控制芯片200A的第二电源管脚VDD2、第三电源管脚VDD3以及CAN收发芯片200B的电源管脚VCC则会得到正常电源模块的供电支持，接收到正常的电源电压信号(未携带电压毛刺的电源电压信号)，这样CAN控制芯片200A与CAN收发芯片200B均可以得到供电支持，从而上位机500和数据采集与处理模块300之间可进行CAN通信，根据采集得到的携带电压毛刺的电源电压信号、测试输入数据以及测试输出数据，可进行针对于CAN控制芯片200A的芯片整体逻辑模块的芯片安全测试，即测试在芯片整体逻辑模块受到电压毛刺干扰时CAN通信的安全性。
作为一种示例，在针对于CAN控制芯片200A的内部接口管理逻辑模块进行芯片安全测试时，闭合第二开关L2，断开第一开关L1、第三开关L3以及第四开关L4，此时电压毛刺激发模块100向CAN控制芯片200A的第二电源管脚VDD2输出携带电压毛刺的电源电压信号，而CAN控制芯片200A的第一电源管脚VDD1、第三电源管脚VDD3以及CAN收发芯片200B的电源管脚VCC则会得到正常电源模块的供电支持，即接收到正常的电源电压信号(未携带电压毛刺的电源电压信号)，这样CAN控制芯片200A与CAN收发芯片200B均可以得到供电支持，从而上位机500和数据采集与处理模块300之间可进行CAN通信，根据采集得到的携带电压毛刺的电源电压信号、测试输入数据以及测试输出数据，可进行针对于CAN控制芯片200A的内部接口管理逻辑模块的芯片安全测试，即测试在内部接口管理逻辑模块受到电压毛刺干扰时CAN通信的安全性。
作为一种示例，在针对于CAN控制芯片200A的位时序逻辑模块进行芯片安全测试时，闭合第三开关L3，断开第一开关L1、第二开关L2以及第四开关L4，此时电压毛刺激发模块100向CAN控制芯片200A的第三电源管脚VDD3输出携带电压毛刺的电源电压信号，而CAN控制芯片200A的第一电源管脚VDD1、第二电源管脚VDD2以及CAN收发芯片200B的电源管脚VCC则会得到正常电源模块的供电支持，即接收到正常的电源电压信号(未携带电压毛刺的电源电压信号)，这样CAN控制芯片200A与CAN收发芯片200B均可以得到供电支持，从而上位机500和数据采集与处理模块300之间可进行CAN通信，根据采集得到的携带电压毛刺的电源电压信号、测试输入数据以及测试输出数据，可进行针对于CAN控制芯片200A的位时序逻辑模块的芯片安全测试，即测试在位时序逻辑模块受到电压毛刺干扰时CAN通信的安全性。
作为一种示例，在针对于CAN收发芯片200B进行芯片安全测试时，闭合第四开关L4，断开第一开关L1、第二开关L2以及第三开关L3，此时电压毛刺激发模块100向CAN收发芯片200B的电源管脚VCC输出携带电压毛刺的电源电压信号，而CAN控制芯片200A的第一电源管脚VDD1、第二电源管脚VDD2以及第三电源管脚VDD3则会得到正常电源模块的供电支持，即接收到正常的电源电压信号(未携带电压毛刺的电源电压信号)，这样CAN控制芯片200A以及CAN收发芯片200B均可以得到供电支持，从而上位机500和数据采集与处理模块300之间可进行CAN通信，根据采集得到的携带电压毛刺的电源电压信号、测试输入数据以及测试输出数据，可进行针对于CAN收发芯片200B的芯片安全测试，即测试在CAN收发芯片200B受到电压毛刺干扰时CAN通信的安全性。
本实施例中设置第一开关L1、第二开关L2、第三开关L3以及第四开关L4组成开关模块400，通过控制开关的闭合或者断开，可以选择性地向CAN控制芯片200A中的芯片整体逻辑模块、内部接口管理逻辑模块、位时序逻辑模块或者CAN收发芯片200B输出携带电压毛刺的电源电压信号，这样可实现单独针对于CAN控制芯片200A的单个芯片内部模块或者CAN收发芯片200B进行芯片安全测试，相比于针对整个芯片测试板电路200或者CAN控制芯片整体进行芯片安全测试的方式，可将测试结果精准定位至芯片的内部模块，因此可以提升CAN芯片安全测试的准确度。
作为一种示例，CAN控制芯片200A可以为SJA1000 CAN控制芯片，CAN收发芯片200B可以为TJA1050 CAN收发芯片，第一开关L1、第二开关L2、第三开关L3以及第四开关L4均可以为短路帽。
如图5所示，作为一种示例，芯片安全测试电路还包括接地屏蔽线P，接地屏蔽线P部署于芯片测试板电路200的各供电通路之间，用于屏蔽各供电通路之间的电子噪声。这样可以避免各供电通路之间的电子噪声对芯片安全测试的干扰，提升CAN芯片安全测试的准确度。
如图6所示，作为一种示例，电压毛刺激发模块100包括电压毛刺发生器101和信号放大器102。电压毛刺激发模块100用于生成携带电压毛刺的原始电压信号，并向信号放大器102输出所述原始电压信号；信号放大器102用于将原始电压信号的信号幅值放大至预设幅值，输出携带电压毛刺的电源电压信号。这样可以输出符合CAN芯片的工作电压要求的电源电压信号。
如图7所示，作为一种示例，芯片安全测试电路还包括数据信号控制与监测模块600，该数据信号控制与监测模块600由第一监测模块601、第一控制模块602以及第二监测模块603组成。第一监测模块601的输入端连接电压毛刺激发模块100的输出端，第一监测模块601的输出端连接第一控制模块602的输入端，第一控制模块602的输出端连接开关模块400；第一监测模块601用于对电压毛刺激发模块100输出的电源电压信号进行采样，得到采样电压信号；第一控制模块602用于根据采样电压信号，生成开关控制信号，向开关模块400输出开关控制信号，其中，开关控制信号用于控制开关模块400中各开关闭合或者断开。这样可以根据电压毛刺激发模块100输出的电源电压信号的信号特征，自动控制开关模块400中各开关的闭合或者断开，从而实现自动向芯片测试板电路200进行电压毛刺故障注入的目的，提升芯片安全测试的效率。
作为一种示例，第一控制模块602可以根据采样电压信号的信号特征，生成对应的开关控制信号，其中，采样电压信号的信号特征可以为信号幅度所处的幅度范围、电压毛刺所处的信号幅度的范围、毛刺触发时间、毛刺延迟时间、毛刺脉冲宽度以及毛刺周期中的一种或者多种，例如当采样电压信号中毛刺脉冲宽度为预设第一宽度时，则生成用于控制闭合第一开关L1的开关控制信号，当采样电压信号中毛刺脉冲宽度为预设第二宽度时，则生成用于控制闭合第二开关L2的开关控制信号，又或者当电压毛刺所处的信号幅度的范围处于预设第一幅度范围时，则生成用于控制闭合第三开关L1的开关控制信号，当电压毛刺所处的信号幅度的范围处于预设第二幅度范围时，则生成用于控制闭合第四开关L2的开关控制信号。
第二监测模块603用于监测芯片测试板电路200中各预设位置处的电压值。在进行芯片安全测试之前可以监测芯片测试板电路200是否存在故障，当通过第二监测模块603监测到芯片测试板电路200中各预设位置处的电压值均正常时，即可控制电压毛刺激发模块100开始输出携带电压毛刺的电源电压信号，因此本实施例可以排除芯片测试板电路200的故障对CAN芯片安全测试的影响，提升CAN芯片安全测试的准确度。
作为一个示例，在进行芯片安全测试之前，第二监测模块603还可以对上位机500产生的测试数据进行采样，得到采样CAN通信数据，以保证上位机500输出的CAN通信数据无误，从而可以排除上位机500的输出数据误差对CAN芯片安全测试的影响，提升CAN芯片安全测试的准确度。
作为一种示例，第一监测模块601可以为示波器，第二监测模块502可以为示波器、数字管以及源表中的一种或者多种的组合，例如第二监测模块502可以为示波器和数字管的组合，也可以为示波器和源表的组合，在此不做限定。
如图8所示，作为一种示例，数据信号控制与监测模块600还包括第二控制模块604，第二控制模块604的输入端连接第一监测模块601的输出端，第二控制模块604的输出端连接电压毛刺激发模块100的输入端，第二控制模块604用于采样电压信号，生成电压控制信号，并向电压毛刺激发模块100输出电压控制信号，其中，电压控制信号用于控制电源电压信号的信号特征。
作为一种示例，第二控制模块604可以用于将采样电压信号与预设标准采样电压信号之间的差异，生成电压控制信号，其中，预设标准采样电压信号为对具备预设信号特征的电源电压信号进行采样得到。
作为一种示例，电源电压信号的信号特征至少包括毛刺触发时间、毛刺延迟时间、毛刺脉冲宽度以及毛刺周期中的一种。
作为一种示例，本实施例中在进行芯片安全测试时，可以通过调整携带电压毛刺的电源电压信号的幅值大小，来测试CAN芯片在不同供电电压下是否会出现故障，即测试测试CAN芯片在不同供电电压下的CAN通信安全性。
作为一种示例，假设对CAN收发芯片200B进行3到5.5V随机电压故障测试，此时CAN收发芯片200B的电源管脚VCC接收到3到5.5V随机电压的电源电压信号(电源电压信号中存在电压毛刺)，如图9所示为测试结果，CAN收发芯片200B的电源管脚VCC的输入电压(glitchvoltage)小于4V时，会出现错误传输(False)，也即出现故障，此时CAN通信不安全；输入电压范围为4至5.5V时，所有数据接收无错帧和漏帧，传输数据无错误(Ture)，也即未出现故障，此时CAN通信安全。
可以理解，上述芯片安全测试电路还可以采用其他形式，而不限于上述实施例已经提到的形式，只要其能够达到完成CAN芯片安全测试的功能即可。
上述电路可以应用于诸如车载通信设备、飞行器通信设备或类似设备中。
在一个实施例中，如图10所示，提供了一种芯片安全测试方法，用于如上述各实施例的芯片安全测试电路，该方法包括步骤702和步骤704。
步骤702，电压毛刺激发模块向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据。
步骤704，数据采集与处理模块采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。
上述方法能够可检测芯片测试板电路中芯片在出现电压毛刺时的工作状况，实现以自动进行硬件注入故障的方式测试芯片的安全性，保证测试环境与真实环境基本一致，因此可以提升芯片安全测试的准确度。
在一个实施例中，提供了一种芯片安全测试设备，包括上述芯片安全测试电路。芯片安全测试电路的结构可以参照上述各实施例进行设置，不再赘述。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (8)
1.一种芯片安全测试电路，其特征在于，包括：
电压毛刺激发模块，包括电压毛刺发生器和信号放大器，所述电压毛刺发生器用于生成携带电压毛刺的原始电压信号，并向信号放大器输出所述原始电压信号；所述信号放大器用于对所述原始电压信号进行信号放大，并向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；
数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性；
开关模块，所述开关模块的一端连接所述电压毛刺激发模块，所述开关模块的另一端连接所述芯片测试板电路，用于切断或者维持所述电压毛刺激发模块与所述芯片测试板电路之间的各供电通路，以选择为所述芯片测试板电路中芯片的不同逻辑模块进行供电，其中，在所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路维持时，所述供电通路对应的逻辑模块由所述电压毛刺激发模块供电，在所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路切断时，所述供电通路对应的逻辑模块由正常电源模块供电；
接地屏蔽线，所述接地屏蔽线部署于各所述供电通路之间，用于屏蔽所述芯片测试板电路中各供电通路之间的电子噪声。
2.根据权利要求1所述的芯片安全测试电路，其特征在于，所述芯片测试板电路包括CAN控制芯片和CAN收发芯片，所述开关模块包括第一开关、第二开关、第三开关和第四开关；
所述第一开关的一端连接所述电压毛刺激发模块，所述第一开关的另一端连接所述CAN控制芯片的第一电源管脚，其中，所述第一电源管脚用于为所述CAN控制芯片的芯片整体逻辑模块进行供电支持；
所述第二开关的一端连接所述电压毛刺激发模块，所述第二开关的另一端连接所述CAN控制芯片的第二电源管脚，其中，所述第二电源管脚用于为所述CAN控制芯片的内部接口管理逻辑模块进行供电支持；
所述第三开关的一端连接所述电压毛刺激发模块，所述第三开关的另一端连接所述CAN控制芯片的第三电源管脚，其中，所述第三电源管脚用于为所述CAN控制芯片的位时序逻辑模块进行供电支持；
所述第四开关的一端连接所述电压毛刺激发模块，所述第四开关的另一端连接所述CAN收发芯片的电源管脚。
3.根据权利要求1所述的芯片安全测试电路，其特征在于，所述芯片安全测试电路还包括：
第一监测模块，用于对所述电压毛刺激发模块输出的电源电压信号进行采样，得到采样电压信号；
第一控制模块，用于根据所述采样电压信号，生成开关控制信号，向所述开关模块输出所述开关控制信号，其中，所述开关控制信号用于控制所述开关模块中各开关闭合或者断开；
第二监测模块，用于监测所述芯片测试板电路中各预设位置处的电压值。
4.根据权利要求3所述的芯片安全测试电路，其特征在于，所述芯片安全测试电路还包括：
第二控制模块，用于根据所述采样电压信号，生成电压控制信号，并向所述电压毛刺激发模块输出所述电压控制信号，其中，所述电压控制信号用于控制所述电源电压信号的信号特征。
5.根据权利要求3所述的芯片安全测试电路，其特征在于，所述电源电压信号的信号特征至少包括毛刺触发时间、毛刺延迟时间、毛刺脉冲宽度以及毛刺周期中的一种。
6.一种芯片安全测试方法，其特征在于，用于如权利要求1-5任一项所述的芯片安全测试电路，所述方法包括：
电压毛刺激发模块向芯片测试板电路输出携带电压毛刺的电源电压信号，其中，所述芯片测试板电路用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；
开关模块切断或者维持切断或者维持所述电压毛刺激发模块与所述芯片测试板电路之间的各供电通路，以选择为所述芯片测试板电路中芯片的不同逻辑模块进行供电，其中，所述开关模块的一端连接所述电压毛刺激发模块，所述开关模块的另一端连接所述芯片测试板电路，其中，在所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路维持时，所述供电通路对应的逻辑模块由所述电压毛刺激发模块供电，在所述电压毛刺激发模块与所述芯片测试板电路之间的供电通路切断时，所述供电通路对应的逻辑模块由正常电源模块供电；
接地屏蔽线屏蔽所述芯片测试板电路中各供电通路之间的电子噪声，其中，所述接地屏蔽线部署于各所述供电通路之间；
数据采集与处理模块采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性；
其中，所述电压毛刺激发模块包括电压毛刺发生器和信号放大器；所述电压毛刺激发模块向芯片测试板电路输出携带电压毛刺的电源电压信号，包括：
通过所述电压毛刺发生器生成携带电压毛刺的原始电压信号，并向信号放大器输出所述原始电压信号；通过所述信号放大器对所述原始电压信号进行信号放大，输出携带电压毛刺的电源电压信号。
7.根据权利要求6所述的芯片安全测试方法，其特征在于，所述电源电压信号的信号特征至少包括毛刺触发时间、毛刺延迟时间、毛刺脉冲宽度以及毛刺周期中的一种。
8.一种芯片安全测试设备，其特征在于，包括根据权利要求1-5中任一项所述的芯片安全测试电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310344389.0A CN116359708B (zh) | 2023-03-31 | 2023-03-31 | 芯片安全测试电路、方法及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310344389.0A CN116359708B (zh) | 2023-03-31 | 2023-03-31 | 芯片安全测试电路、方法及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116359708A CN116359708A (zh) | 2023-06-30 |
| CN116359708B true CN116359708B (zh) | 2024-05-17 |
Family
ID=86931667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310344389.0A Active CN116359708B (zh) | 2023-03-31 | 2023-03-31 | 芯片安全测试电路、方法及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116359708B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116317A (zh) * | 2015-07-14 | 2015-12-02 | 工业和信息化部电子第五研究所 | 集成电路测试系统与方法 |
| CN105116316A (zh) * | 2015-07-14 | 2015-12-02 | 工业和信息化部电子第五研究所 | 集成电路电源噪声测量系统 |
| CN107505560A (zh) * | 2017-08-28 | 2017-12-22 | 北京银联金卡科技有限公司 | 芯片错误注入测试中的能量参数调整系统及方法 |
| KR20180134177A (ko) * | 2017-06-08 | 2018-12-18 | 에스케이하이닉스 주식회사 | 반도체 테스트 시스템 및 테스트 방법 |
| CN112816851A (zh) * | 2020-12-31 | 2021-05-18 | 上海移远通信技术股份有限公司 | 芯片可靠性测试装置及方法 |
| CN113064052A (zh) * | 2021-03-24 | 2021-07-02 | 深圳佰维存储科技股份有限公司 | 芯片老化测试电路和芯片老化测试系统 |
| CN114047426A (zh) * | 2021-10-12 | 2022-02-15 | 武汉光谷信息光电子创新中心有限公司 | 一种兼容多种类型芯片的测试系统及方法 |
| CN114116329A (zh) * | 2020-08-27 | 2022-03-01 | 国民技术股份有限公司 | 故障注入测试的控制方法、设备及计算机可读存储介质 |
| CN114814531A (zh) * | 2022-03-30 | 2022-07-29 | 上海先楫半导体科技有限公司 | 一种芯片安全测试电路及逻辑芯片 |
| CN114994510A (zh) * | 2022-06-24 | 2022-09-02 | 青岛歌尔微电子研究院有限公司 | 测试电路、测试板及测试系统 |
| CN115856588A (zh) * | 2023-02-22 | 2023-03-28 | 长鑫存储技术有限公司 | 芯片测试板及测试方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102670373B1 (ko) * | 2016-10-12 | 2024-05-28 | 삼성전자주식회사 | 반도체 소자 검사 장치 및 이를 포함하는 시스템 |
-
2023
- 2023-03-31 CN CN202310344389.0A patent/CN116359708B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116317A (zh) * | 2015-07-14 | 2015-12-02 | 工业和信息化部电子第五研究所 | 集成电路测试系统与方法 |
| CN105116316A (zh) * | 2015-07-14 | 2015-12-02 | 工业和信息化部电子第五研究所 | 集成电路电源噪声测量系统 |
| KR20180134177A (ko) * | 2017-06-08 | 2018-12-18 | 에스케이하이닉스 주식회사 | 반도체 테스트 시스템 및 테스트 방법 |
| CN107505560A (zh) * | 2017-08-28 | 2017-12-22 | 北京银联金卡科技有限公司 | 芯片错误注入测试中的能量参数调整系统及方法 |
| CN114116329A (zh) * | 2020-08-27 | 2022-03-01 | 国民技术股份有限公司 | 故障注入测试的控制方法、设备及计算机可读存储介质 |
| CN112816851A (zh) * | 2020-12-31 | 2021-05-18 | 上海移远通信技术股份有限公司 | 芯片可靠性测试装置及方法 |
| CN113064052A (zh) * | 2021-03-24 | 2021-07-02 | 深圳佰维存储科技股份有限公司 | 芯片老化测试电路和芯片老化测试系统 |
| CN114047426A (zh) * | 2021-10-12 | 2022-02-15 | 武汉光谷信息光电子创新中心有限公司 | 一种兼容多种类型芯片的测试系统及方法 |
| CN114814531A (zh) * | 2022-03-30 | 2022-07-29 | 上海先楫半导体科技有限公司 | 一种芯片安全测试电路及逻辑芯片 |
| CN114994510A (zh) * | 2022-06-24 | 2022-09-02 | 青岛歌尔微电子研究院有限公司 | 测试电路、测试板及测试系统 |
| CN115856588A (zh) * | 2023-02-22 | 2023-03-28 | 长鑫存储技术有限公司 | 芯片测试板及测试方法 |
Non-Patent Citations (3)
| Title |
|---|
| RAM芯片测试系统及其专用芯片设计;李伍松;厦门大学硕士学位论文;14-55 * |
| 一种机载航电设备测试系统设计方法;李佳洛;;光电技术应用(01);66-70 * |
| 基于专用芯片的电路模块嵌入式测试信息获取技术;李智;刘明军;邹芳宁;;电子世界(03);153-159 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116359708A (zh) | 2023-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7395479B2 (en) | Over-voltage test for automatic test equipment | |
| CA2496734A1 (en) | Aircraft multi-function wire and insulation tester | |
| US20080243740A1 (en) | Calibrating A Tester Using ESD Protection Circuitry | |
| US4841240A (en) | Method and apparatus for verifying the continuity between a circuit board and a test fixture | |
| KR20080050424A (ko) | 핀 일렉트로닉스 드라이버 | |
| US20090063085A1 (en) | Pmu testing via a pe stage | |
| US7106081B2 (en) | Parallel calibration system for a test device | |
| CN116359708B (zh) | 芯片安全测试电路、方法及设备 | |
| CN111141501B (zh) | 一种机载设备测试性试验的试验用例生成系统及方法 | |
| US9213048B2 (en) | System and method for testing an electronic device | |
| EP1095286A1 (en) | Driver with transmission path loss compensation | |
| CN219392518U (zh) | 一种can总线故障注入测试系统 | |
| CN109738791B (zh) | 一种vr芯片上电前短路保护测试装置及方法 | |
| US11263100B2 (en) | Testing method and device to determine problem source of server failure | |
| JPH03203250A (ja) | 集積回路用モニター装置及びモニター方法 | |
| US20050177328A1 (en) | Process for the electromagnetic modelling of electronic components and systems | |
| US7227349B2 (en) | Method and apparatus for the digital and analog triggering of a signal analysis device | |
| Pommerenke et al. | Soft failure mechanisms and PCB design measures | |
| CN111161788A (zh) | 一种存储器的老炼测试装置 | |
| Su et al. | New test method for the pulse immunity of microcontrollers | |
| Ungar et al. | Creating Reusable Manufacturing Tests for High-Speed I/O with Synthetic Instruments | |
| US6898747B2 (en) | Method for testing circuit units to be tested with increased data compression for burn-in | |
| Rogovaia et al. | An Automated System for Quick Checking of NI PXI Equipment Performance With a Large Number of Signal Lines | |
| CN111257677B (zh) | 一种电磁脉冲干扰测试方法及系统 | |
| Margala et al. | Testing of deep-submicron battery-operated circuits using new fast current monitoring scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |