JPH03203250A - 集積回路用モニター装置及びモニター方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路に関し、特に外部の電圧源電流源と内
部のより正およびより負の導体との間の接続の監視がで
きる自己検査能力のある集積回路に関する。

（従来技術） 集積回路は益々大きく且つ複雑化しており、接続に関し
て多数の問題が生じている。最も困難な問題の一つはプ
リント配線されたボードとその上に実装される集積回路
との間の電圧源および電流源との接続に関する。ＡＳＩ
ＣとかＶＬＳＩデバイスのような近代的な集積回路は非
常に大きくなってしまったので、単一のピン接続をもっ
てしては、許容不可の局所的な電圧変化を起こしてしま
い、最大の作動電流を担持することができない。

普通、近代的集積回路は集積回路内により正の導体グリ
ッドとより負の導体グリッドとを与えることによりこの
問題を解決している。これらグリッドは次いで電圧−電
流源のより正又はより負の導体に接続される多重ピンに
接続される。

各ピンが物理的に且つ電気的にその対応の導体グリッド
に接続される物理的な構造体はパッドとして知られてい
る。このような構造は、電圧および電流がプリント配線
ボードの電圧−電流導体から多数のピンを介して集積回
路ボード上の内部パッドに接続されていることを意味す
る。電圧および電流パッドからはより正の導体グリッド
およびより負の導体グリッドに接続される。

多重ピンは電気的に共通の外部点（即ち電圧および電流
源よりもっと正のもしくはもっと負の導体のいずれか）
から、電気的に共通の内部点（即ちより正のもしくはよ
り負の導体グリッドのいずれか）に接続されるのである
から、集積回路がそのプリント配線ボード上に実装され
ているときはより正の導体グリッドに対するピンはすべ
て電気的に並列となる。同様に、より負の導体グリッド
に対するピンはすべて電気的に相互に並列となる。

各ピンが、その対応の導体グリッドとプリント配線ボー
ド導体との間にある並列ピンと同一の電圧電流特性を有
するかぎり、電流はよく知られた回路分路理論にしたが
ってそれら並列ピンの間に均等に分割される。従って理
想的な場合は集積回路がその入力および出力状態により
電圧電流源から最大の電流を導入することが要求されて
いるときでもこれらピンにより均等に最大電流が導入さ
れて、集積回路内にはノイズの形の局所的電圧変化は起
きないであろう。

（解決すべき課題） 多重並列ピンに供給電流を担持させることの−の欠点は
、プリント配線ボードの供給導体の一つとそれに対応す
る集積回路導体グリッドとの間の欠陥接続を検出するこ
とが実質的に不可能なことである。例えば、多重ピンは
集積回路パッケージの外部電源のより正の導体から、内
部集積回路のより正のグリッドへ並列に接続され、ある
いは集積回路パッケージの外部電源のより負の導体から
、内部集積回路のより負のグリッドへ並列に接続される
から、パッケージが密閉されて実装されてしまった後は
すべての並列ピンが良好な接続をしていることを検査し
、証明することは不可能である。

従って、集積回路が一旦そのプリント配線ボードに実装
されてしまうと、集積回路−ヒの並列の供給ピンの状態
を適切に検査することは困難であり、ほぼ不可能である
。従って並列供給ピンの一つの欠陥接続は、集積回路が
最大電流を流す入力／出力条件を要求されるまで気づか
れないであろう。

しかしながら、そのような最大電流条件が起きたとき、
欠陥接続によって引き起こされる電圧パルスは、正常な
データの代わりに集積回路からランダムなデータエラー
を出力させる。

（課題を解決するための手段および作用）本発明は上記
困難を解決す為になされたものであって、簡単に述べる
と、プリント配線ボードのより正の導体とこれに対応す
る集積回路のより正の導体グリッドとの間、および／又
はプリント配線ボードのより負の導体と対応する集積回
路のより負の導体グリッドとの間、に多重ピンを有する
集積回路に対してその接続完全性を監視するモニターを
与える。この接続完全性モニターはその入力端において
、供給ピンの一つが電気的にその対応の導体グリッドに
接続している一接続パッドに接続される。接続完全性モ
ニターの残りの成分は、出力インターフェースを含めて
、内部集積回路のより正の電力供給導体グリッドまたは
より負の電力供給導体グリッドに接続される。この接続
完全性モニターは接続パッドの一つに接続されてノイズ
しきい値電圧を超える入力電圧に応答する。本接続完全
性モニターは入力電圧がしきい値電圧を超えた量を基準
電圧と比較する。もしも入力電圧がしきい値電圧を超え
た量が基準電圧を超えると、トリガー回路はその状態を
変更するようにされる。

このトリガー回路は急速スイッチング性の入力電圧応答
特性を有する。その応答特性は、入力がトリガー回路を
作動させて状態変化を生じさせた場合メモリ装置の状態
を確実に切換えられるよう、その状態変化速度を加速で
きるものである。このメモリ装置は、集積回路内に許容
できない電圧パルスが導入されたかいなかを決定するた
め、外部回路でアクセス可能な出力インタフェースを有
する。

特に、本発明によれば、集積回路に対するモニター装置
が与えられる。この装置は第一しきい値を超える入力電
圧に応答して電流を流す入力検出器を含む。この入力検
出器には、入力電圧がしきい値を超える量となるサンプ
ル電圧を発生するとともに検出に必要な時間にわたりサ
ンプル電圧を保持するための保持装置が接続される。比
較装置には基準値電圧を与える装置が接続される。この
比較装置は保持装置に接続される第一の入力端と、もし
も保持装置の電圧が基準電圧を超えていれば保持装置か
ら出る出力電圧を基準電圧と比較するため基準電圧装置
に接続する第二入力とを有する。

この比較回路の出力に接続された入力を有するトリガー
回路があって、もしもそのトリガー入力端の電圧が第二
のしきい値を超えると酸第一出力状態と或第二出力状態
との間でその出力を出す。このトリガー回路の出力が該
第一出力状態から該第二出力状態に変わるとその変化を
２進法信号として格納するメモリ装置がこのトリガー装
置の出力に接続されており、このメモリ装置がモニター
した接続完全性が不十分であることを示す出力を与える
ことができる。

本発明の目的はパッドの電圧レベルを基準電圧レベルと
比較してそのパッドおよびそのピンが適切に接続されて
いるかいないかを決定するための装置を与えることにあ
る。本発明の別の目的は、供給ビンが外部電源と集積回
路ボード上の内部電力供給導体との間に適切な接続を形
成しているかいなかを決定する方法を与えることである
。本発明のこれらの目的は他の目的とともに以下の実施
例の説明と添付の図面から明らかになろう。

（実施例） 第１図を参照すると、電力供給線接続完全性モニター１
０が入力検出器１２を含む図が示されている。入力検出
器１２は非常に低い電流を担持する線１３を介して電圧
および電流の供給ビン（図示してなし）（以下、電圧電
流供給ピンという）のパッドに接続される。線１３の電
流は、これを流れる電圧がオーム抵抗損失により低減さ
れることがないように、またその長さにわたって実質的
に一様であるように、低くされている。入力検出器１２
は、線１４によりピーク保持回路１６に接続される出力
を有する。ピーク保持回路１６は、線１３上の入力電圧
が入力検出器１２のしきい値電圧を超えた量に等しい検
出入力電圧のサンプルを保持する。入力検出器１２のし
きい値電圧よりも低い入力電圧パルスは集積回路内でノ
イズ問題に至らないものとしてモニター１０はこれを無
視する。ピーク保持回路１６の出力は線１５によって電
圧比較器２０の一入力に接続される。電圧比較器２０の
第二入力は線２２を介して電圧基準間０ 路２４に接続される。線２６を介して電流バイアス回路
３０が電圧比較器２０に接続されており、自己回路にお
ける電圧および電流（図示してなし）の変化に対する電
圧比較器の感度を低くしている。

電圧比較器２０はその二つの入力電圧を比較し、ピーク
保持回路１６からの電圧の方が大きいと第一状態を表す
或電圧信号を線３３に出力する。この電圧信号は基準電
圧の方が大きいと第二状態の電圧信号となる。しかしな
がら、二つの入力がほぼ等しいと、二つの状態間の遷移
はデジタルスイッチングに必要とされる条件に比較して
非常に緩やかである。従って、電圧比較器２０の出力は
線３３を介して、比較器２０から出るゆっくりした遷移
出力電圧を確実なデジタル信号に形成するためのシュミ
ットトリガ−３４に接続される。シュミットトリガ−３
４の出力は線４０を介してフリップフロップ４１に接続
される。フリップフロップ４１は通常はシュミットトリ
ガ−３４の出力によって切換え（スイッチング）がなさ
れないかぎり一つの状態に留まる。そして−旦切換えが
行なわれると特別のリセットが与えられるまでその切換
えられた状態に留まる。このようにして線１３上の非常
に大きな入力（これは局地的な接続に起こった或欠陥を
示唆している）が保持され、比較され、波形整形されて
その起生を記録するために格納される。

ここで第２図を参照して、モニター１０の一実施例を説
明する。上に述べたように、−様な電位を持った線であ
る入力線１３は一端において集積回路のパッドに接続さ
れ、他端において電解効果トランジスター（ＦＥＴ）１
）２のゲートに接続される。集積回路のより負の導体グ
リッドの電圧レベルをモニターするため、モニターＩＯ
はソースの入力検出器１２としてｎチャンネルＦＥＴ（
ｎ−ＦＥＴ）１）２を有する。ｎ、−ＦＥＴ１）２のド
レーンは集積回路のより正の導体グリッド１）３に接続
される。より正の導体グリッド１）３は多重ピン（図示
子なし）を介して外部の電圧電流源（独立には図示して
なし）の電圧＋ＶＤＤに接続される。多重ピンのほとん
どが正しく電気的１ ２ に接続されているときは電圧＋ＶＤＤはあたかもそれが
より正の導体グリッド１）３に対して集積回路のほぼ中
央に接続されているように見える。

低電流ないし中間電流の下では、より正の導体グリッド
１）３に印加される電圧は、入力線１３に関連したパッ
ドまたはピンが欠陥接続を有しそこで局所的ノイズ電圧
を起こしていても、実質的に同じに留まる。

ｎ−ＦＥＴ１）２のソースは線１）４を介してコンデン
サ１）８に接続される。線１３上の電圧がｎ−ＦＥＴ１
）２のゲート・ソース間しきい値電圧を超えると、ｎ−
ＦＥＴ１）２はソースのドレーンからそのソースへ電流
を導通し始める。そのような入力電圧は当該デバイスが
電流源（二次的電流源若しくは制御電流源）として、あ
るいは電流シンクとして作動しているとき、接続パッド
とその対応のピンとの間の不良接続によって起こりうる
。不良接続は普通二つの成分を有する。二つの成分とは
導通不良により起こされる線形電圧と不良接続の非線形
性によるノイズである。この欠陥電圧は普通は欠陥の最
近燐において最も高いが、付近のコア論理回路（図示し
てなし）にも広がりうる。入力検出器ＦＥＴ１）２のド
レーン・ソース間電流は線１）４を介してコンデンサー
１）６に接続され、良く知られるようにここにサンプル
電圧が発生する。蓄積された電流はｎ−ＦＥＴ１）７Ｃ
によって線１）．５を経て、蓄積される速さに比較して
比較的緩慢に失われる。ｎ−ＦＥＴ１）７Ｃの電気的機
能は抵抗器としての機能（以下これをブリード抵抗とい
う）に片寄っている。ｐ−ＦＥＴＩ　ｌ　７Ａおよびｎ
−ＦＥＴ１）．７Ｂは電圧分割器をなし、より正の導体
グリッド１）３とそれに対立するより負の導体グリッド
１）９との間の電位差を分割する。ｎ−ＦＥＴ１）７ｃ
のゲートはこの分割された電位に接続され、従って一定
電圧レベルにバイアスされる。その結果一定のブリード
抵抗がｎ−ＦＥＴ１］、７Ｃのドレーンとソース間に生
ずる。この一定抵抗は、上記の通りコンデンサ１）６に
またがって蓄積された電圧を緩慢に弱める。

９ ４ 全体的な効果として、このコンデンサとブリード抵抗と
の組み合わせによって、入力検出器１２で検出される顕
著な欠陥信号に対し、電圧比較器１２０が比較を行なう
ことができる十分な長さにわたりサンプルが保持される
。顕著な欠陥信号は付近のコア論理デバイスの状態を誤
謬的に切換えるに十分なエネルギーと持続性とを有する
信号であり、こうした信号は急速に電圧サンプルを生成
する。この電圧は電圧比較器１２０が基準電圧と比較で
きるようにするためコンデンサ１）６によって保持され
る。ブリード抵抗回路網はゆっくりと電荷および電圧を
開放する。これは（後述する方法で）電圧比較器１２０
が判定をするサンプルが誤謬スイッチングを起こす前に
失われて蓄積されないことがないようにするためである
。

線１）５は、本実施例ではＦＥＴ１２ＯＡ、１２０Ｂ、
１２０および１２０Ｄからなる差動増幅器である電圧比
較器１２０に対してコンデンサー１）６のより正の極板
を接続する。ｐ−ＦＥＴ１２０Ａおよび１２０ｃはこの
差動増幅器の入力Ｉ・ランシスターである。ｎ−ＦＥＴ
１２ＯＢおよび１２０Ｄは同一の作りものでこれらのゲ
ートは共通点に接続される。この構成ではｎ−ＦＥＴ１
２０Ｂおよび１２０Ｄはそれぞれ入力ｐ−ＦＥＴ１２Ｏ
Ａ、１２０Ｃに対して等しい直列負荷を与える。ｐ−Ｆ
ＥＴ１２ＯＡは保持コンデンサー１）６から欠陥信号を
受けるため、そのゲートを線＋１５に接続されている。

差動増幅器のもう一つの入力であるｐ−ＦＥＴ　］　２
０　Ｃはそのゲートが線１２２を介して、ｎ−ＦＥＴ１
２３．１２４の直列接続により形成される電圧分割器の
中点に接続されている。ｎ−ＦＥＴ１．２３．１２４は
より正の導体グリッド１）３とより負の導体グリッド１
）９との間に接続されている。それらのゲートは共通点
すなわち＋ＶＤＤにつながれている結果、これら２点間
の電圧分割は各チャンネル抵抗に依存する。本発明の一
実施例はコンピュータシミュレーションプログラムと類
似しており、＋ＶＤＤを４１対ｌに分割するように選択
されたチャンネル抵抗を有する。しかし、当業者は他の
比率５ ６ も可能であること、また他の比率のほうがよい場合もあ
ることを了解しているであろう。かかる設計変更は本発
明の範囲に含まれるものである。このようにして本発明
の一実施例では、差動増幅器が１）−ＦＥＴ１２ＯＡに
接続された欠陥電圧入力を、他の入力端に接続された＋
ＶＤＤの約４０分の１の基準定電圧と比較する。

差動増幅器ｐ−ＦＥＴＩ　２　ＯＡ、ｌ　２　ＱＣはそ
れらのソースを共通線１２６に接続されている。

この供給線１２６はこの差動増幅器をｐ−ＦＥＴ１ａｏ
のドレーンに接続する。ｐ−ＦＥＴ　ｌ　３０のソース
はより正の導体グリッド１）３に接続される。ｐ−ＦＥ
Ｔ　ｌ　３０のゲートはｐ−ＦＥＴ１２７と１２８で形
成される別の電圧分割器に接続される。このゲートとｐ
−ＦＥＴ　ｌ　２７のドレーンはより負の導体グリッド
１）９に接続される。

ｐ−ＦＥＴ　ｌ　２７のソースはｐ−ＦＥＴ　ｌ　２８
のゲートとおよびドレーンに、そしてまた出力線１２９
に接続される。ｐ−ＦＥＴ　１２８のソースはより正の
導体グリッド１）３に接続されて電圧分割器を完成する
。このように接続されたｐ−ＦＥＴ１２７および１２８
はより負の導体グリッド１）９とより正の導体グリッド
１）３すなわち＋ＶＤＤとの間の電圧差を分割する。上
記の実施例ではｐ−ＦＥＴ　ｌ　２７．１２８は出力線
１２９における電圧がほぼ３１５　（＋ＶＤＤ）となる
ように選択されたが、他の電圧分割比も本実施例で可能
であり、かかる選択も本発明の範囲内である。

出力線１２９はｐ−ＦＥＴ１３０のゲートに対してこの
分割電圧を与える。この分割電圧をゲートに備えたｐ−
ＦＥＴ　１３０の線１２６を介してこの差動増幅器の共
通線に対しく予定された差動範囲内で）一定電流を流す
。良く知られたように、共通線に一定の電流を流す装置
は共通の電源電圧＋ＶＤＤの実現を可能とし、その帰路
（すなわち接地回路）が変わっても線１２２上の基準電
圧で定まる比較点に何らの変化を起こさずに済む。

差動増幅器１２０は一般的に第１図の電圧比較器２０の
機能を果たすものであるが、線１２２上の基準電圧と保
持コンデンサー１）．６からの人ノＪ８ との間の差を比較するとともに増幅をも行なう。

差動増幅器１２０のｐ−ＦＥＴ１２０ＣおよびｎＦＥＴ
Ｉ　２０Ｄの間から単一の出力電圧が引き出される。こ
の単一出力電圧は線１３３を介して、ｐ−ＦＥＴ１３４
．１３７およびｎ　−Ｆ　Ｅ　Ｔ　１３５．１３８．１
３９で形成されるシュミットトリガ−段に接続される。

ｐ−ＦＥＴＩ　３４およびｎ−ＦＥＴ１３５はより正の
導体グリッド１）３とより負の導体グリッド１）９との
間に標準的な相補的対称インバーターとして接続される
。この相補的対称インバーターは一定の高入力インピー
ダンス入力端を有し、このため、差動増幅器１２０の前
記単一出力電圧にＦＥＴ１３４．１３５のゲートが接続
されても差動段を負荷降下させることはない。ＦＥＴ１
３４．１３５の出力は線１３６を介して、ｐ−ＦＥＴＩ
　３６とｎ−ＦＥＴ１３８とで形成される第二の相補的
対称インバーターの共通接続ゲートに接続される。これ
らのｐ−ＦＥＴ１３７およびｎ−ＦＥＴ１３８もまたよ
り正の導体グリッド１）３とより負の導体グリッド１）
９との間に接続される。この第二相補対称インバーター
の出力は導体１４０を介してｎ　−Ｆ　Ｅ　Ｔ　１３９
のゲートに帰還される。ｎ−ＦＥＴＩ、３９のドレーン
は線１３６に接続され、そのソースはより負の導体グリ
ッド１）９に接続される。

第一相補段の線１３６上の出力が低電位であるときはＦ
ＥＴ１３７．１３８の出力は高電位であり、ｎ−ＦＥＴ
１３９はそのドレーン・ソース間が低インピーダンス状
態となる。この低インピーダンス状態は既に低レベル線
１３６のレベルをさらに低く引き下げ、レベル変化を加
速する。ｎＦＥＴ　１３９の低インピーダンス状態もま
たＦＥＴ１３７．１３８の状態を高レベルに戻すに必要
な電流量を変化増大させ、かくしてシュミットトリガ− 第一相補段の出力が高電位であるときは、Ｆ　Ｅ　’ｒ
１３７、１３８の出力は低電位であり、ｎ−ＦＥＴ１３
９はそのドレーン・ソース間が高インピーダンス状態に
され、これによってＦＥＴ　１　３　７、１３８のゲー
トに加えられる電流量を増大し、状９ ０ 態度化を加速する。

このようにして、シュミットトリガ−段は、ＦＥＴ１３
４、１３５をトリガーするに足る電圧レベルの信号が得
られるまでｎ−ＦＥＴ１３９の帰還動作によって論理状
態変化に対抗する。−旦状態変化がトリガーしきい値に
達すると、ｎ−ＦＥＴ１３９の正帰還動作がＦＥＴ　１
　３　７、１３８の相補インバーター段が次の状態へ移
る変化を助長加速する。このように、ＦＥＴ１３４、１
３５、１３７、１３８、および１３９のシュミツｌ−　
トリが一段はその緩慢な入力電圧変化を急速な遷移性の
ある二進法信号に整形する。

シュミットトリガ−回路の出力は線１４０を経てフリッ
プフロップ１４１に接続される。本発明の好ましい実施
例はフリップフロップ１４１としてエッヂトリガー性の
クロック式Ｓ−Ｒフリップフロップを使用する。この実
施例ではＳ−入力が高レベルに接続され、Ｒ−入力が低
論理レベルに接続され、クロック入力がシュミットトリ
ガ−出力に接続される。フリップフロップ１４１の非同
期クリア入力端は集積回路の正規のリセットとは別の特
別のリセット回路に接続される。その動作を述べると、
フリップフロップ１４１は非同期的にモニター開始時に
クリアーされ、線１４０上にその後に生じるなんらかの
論理レベル変化があるとＳ−入力からフリップフロップ
１４１へ高論理レベルがクロック入力される。Ｓ−入力
端から高論理レベルがクロック入力されるとき、フリッ
プフロップ１４１が採りつる唯一の途は各モニター期間
の始めに設定された状態に非同期的リセット電圧を保つ
ことだけである。

ここで第３図を参照して本発明の別の実施例を示す。電
力供給線の接続完全性モニター１０Ａと第２図に示すモ
ニターＩＯとの間の主な相異は、モニター１０Ａがその
入力検出器としてｎ−ＦＥＴｌ１２の代わりにＩ）−Ｆ
ＥＴｌ］．２Ａを有することである。電圧電流供給線の
より正の導体に接続されたピンをモニターするため、入
力端１３Ａが集積回路のより正のパッドに接続される。

ｐＦＥＴ１２Ａのソースおよび基盤電圧はより正の１ ２ 導体グリッド１）３に接続され、ｐ−ＦＥＴ１）２Ａの
ドレーンは線１）４を介してコンデンサー１）６に接続
される。モニター回路１０Ａの残りの電圧は接続および
動作において第２図に示したモニター回路ｌＯの場合と
実質上同じである。電圧基準フ１ノームが異なることか
ら作動増幅器の基準電圧を変更することが望ましい。し
かし前に述べたようにそのような設計変更は本発明の範
囲内で可能である。

第２図を参照して電力供給線の接続完全性モニター１０
の動作を説明する。電力供給線の接続完全性モニター１
０Ａの動作は極性の相異のために入力検出器の動作がや
や異なることを除けば類似している。

線１３は低電流線であって、より負の外部電源（すなわ
ち集積回路接地点）に外部接続されたピンのパッド（図
示してなし）に接続されるものである。このパッドはま
た、高電流導体（図示してなし）によってより負の導体
グリッド１）９に対しても接続される。ｎ−ＦＥＴＬ１
２およびコン３ デンサー１）６は局所的に発生するすべてのノイズパル
スを検出・保持するためモニターパッド近くに配置され
る。これらのノイズは不良状態、例えばパッドとピン間
の接続不良あるいはピンとプリント配線ボード間の接続
不良等を示唆する。局所的に起こったそのような電圧パ
ルスは検出器１）２に電流を流す。コンデンサー１）６
は、非常に高い抵抗のブリード抵抗として配置されたＦ
ＥＴＩ　ｌ　７Ａ、１）７Ｂ、］、　１７　Ｃとあいま
ってほとんど瞬間的に検出器１）２からの電流により充
電される。コンデンサー１）６は実質上、入力ピーク電
圧からＦＥＴＩ　１２のゲート・ソース間しきい値電圧
を引いたサンプル電圧を発生してこれを保持する。

コンデンサー１）６により保持されるこのサンプル電圧
はＦＥＴ　］、２　ＯＡ−１２０Ｄで形成される差動増
幅器１２０の一入力端に印加される。差動増幅器１２０
の他の入力端はＦＥＴＩ、２３．１２４により与えられ
る一定基準電圧に接続される。差動増幅器１２０はコン
デンサ１．１６にかか４ る平均電圧とＦＥＴ１２３．１２４に基準電圧との差を
増幅し、従って電圧比較器として動作する。

この電圧比較器の状態変化は、集積回路の領域のうちそ
のパッドに線１３が接続された領域において論理回路を
誤謬的にトリガーするに足る低レベル電圧パルスが検出
されたことを示唆している。

比較器出力は線１３３上のＦＥＴ１３４．１３５．１３
７．１３８．１３９で構成されるシュミットトリガーに
接続される。ＦＥＴ１２０Ｄの出力線、すなわちより負
の導体グリッド１）９に至る差動増幅器の１２０の線１
３３、に印加される電圧は、普通、論理レベル低である
。しかしながら、線１３に大きなノイズパルスが起こる
と、線１）５により差動増幅器１２０の入力端に伝達さ
れる電圧が線１２２上にある他入力端にかかる基準電圧
を超え、差動増幅器１２０は状態を変える。比較器／差
動増幅器の状態が変わった後は、ｎ−ＦＥＴ】２０Ａ、
１２０Ｂを通る電流は非常に小さく、ｎ−ＦＥＴ１２０
Ｂにおける電圧降下は非常に小さい。従ってｎ−ＦＥＴ
１．２０Ｄにかかる差動増幅器の単一出力電位は高レベ
ル状態に変わる。

差動増幅器１２０は電圧比較器として非常にゆっくりと
状態変化する。残念なことに、多くのデジタル装置はそ
れらの論理ゲートが次の２進法状態に素早く切り替わる
ことができるよう、比較的急速な変化を必要とする。シ
ュミットトリガーはその信号整形特性が前述したもので
あるので、差動増幅器１２０から得られる緩慢な遷移出
力信号を速い上昇クロックパルスに変え、フリップフロ
ップ１４１のクロックを確実なものにする。このように
して差動増幅器１２０が状態を変えるときは常にシュミ
ットトリガ−が、ゆっくり変わる差動増幅器１２０から
の出力信号を鋭い立ち上がりのクロックパルスとし、こ
のクロックパルスは欠陥を記録するためフリップフロッ
プ１４１を確実にその始めの低レベル状態から高論理レ
ベルへと調時する。フリップフロップ１４１の状態が変
化した後は、変化後の状態は特別の外部回路によってク
リアにされるまで変化しない。フリップフロップ１４１
の状態はその非反転性出力に接続され６ た外部回路で随時読み取ることができる。このようにし
て本発明によらなければ困難もしくは遠戚できない集積
回路の欠陥接続が監視できるとともに、その結果は後の
診断、メンテナンス工程に利用することができる。

【図面の簡単な説明】

第１図は本発明による電力供給線接続線の完全性モニタ
ーを示すブロック線図である。 第２図は第１図に見られるモニターの一実施例の回路図
である。 第３図は電圧および電流源のより正の導体に接続された
パッドを監視するためのモニター〇一実施例の回路図で
ある。 ＩＯ・・・電力供給線接続線の完全性モニター１２・・
・入力検出器、１６・・・ピーク保持回路、２４・・・
基準電圧装置、３０・・・電流バイアス回路、３４・・
・シュミットトリガ−４１・・・フリップフロップ。

Claims (2)

【特許請求の範囲】
1. （１）集積回路用モニター装置において、 第一しきい値を超える入力電圧に応答して電流を流す入
   力検出器と、 該入力検出器に接続され、ほぼ該入力電圧より該第一し
   きい値分だけ低い電圧を与える保持装置と、 基準電圧を発生する装置と、 該保持装置に接続される第一の入力端と、該保持装置か
   ら出る出力電圧を基準電圧に比較するため該基準電圧装
   置に接続される第二入力とを有し、該保持装置の電圧が
   該基準電圧を超えていれば比較器出力電圧を出す比較器
   装置と、 該比較器装置の出力に接続された入力を有するトリガー
   回路であって、該トリガー入力電圧が第二のしきい値を
   超えると第１出力状態と第二出力状態との間でトリガー
   出力を出すようにされたトリガー回路と、 該トリガー装置の出力が該第一出力状態から該第二出力
   状態に変わると２進法のビット信号を格納するメモリ装
   置と を含む集積回路用モニター装置。
2. （２）潜在的な欠陥により集積回路パッドに発生される
   電圧を監視するモニター方法において、（ａ）該パッド
   への入力電圧がしきい値電圧を超えると欠陥を指示する
   ように該入力を検出する段と、 （ｂ）該入力電圧が該しきい値を超えた大きさに等しい
   大きさのサンプル電圧を保持する段と、（ｃ）該サンプ
   ル電圧が基準電圧と比較して、該サンプル電圧が該基準
   電圧を超えるともう一つの２進法出力電圧状態に変わる
   ようにする比較段と、 （ｄ）該２進法出力電圧の変化をメモリ装置に記録する
   段と、 （ｅ）潜在的な欠陥により起こされる電圧が生じたか否
   かを決定するため該メモリ装置の変化を読み取る段と を含むモニター方法。