KR100308078B1 - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR100308078B1
KR100308078B1 KR1019960032301A KR19960032301A KR100308078B1 KR 100308078 B1 KR100308078 B1 KR 100308078B1 KR 1019960032301 A KR1019960032301 A KR 1019960032301A KR 19960032301 A KR19960032301 A KR 19960032301A KR 100308078 B1 KR100308078 B1 KR 100308078B1
Authority
KR
South Korea
Prior art keywords
circuit
integrated circuit
signal
output
inspection
Prior art date
Application number
KR1019960032301A
Other languages
English (en)
Other versions
KR970013163A (ko
Inventor
에발트 미하엘
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR970013163A publication Critical patent/KR970013163A/ko
Application granted granted Critical
Publication of KR100308078B1 publication Critical patent/KR100308078B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

집적 회로(IC)는, 테스트 신호(TEST)를 공급받아, 이 테스트 신호(TEST)에 비해 정해진 허용오차 범위 내의 레벨 또는 지연을 갖는 출력 신호(SOUT)를 출력하는 회로 장치(S)를 포함한다. 검사를 위해 검사 장치(P)가 제공된다. 이러한 방식으로, 제조 프로세스가 회로 장치(S)의 기능에 부정적인 영향을 주는지가 확인될 수 있다. 회로 장치(S)는 동일한 집적 회로(IC)에 속한 동일한 방식의 모든 회로 장치들을 대표하여 테스트된다. 회로 장치는 예컨대 하나의 저항(R), 하나의 커패시터, 하나의 코일 등과 같은 단하나의 회로 부품을 포함한다. 회로 장치(S)가 다른 회로 부품과 접속되지 않는 경우, 장치의 검사 동안에도 집적 회로(S)의 다른 기능은 영향을 받지 않는다. 검사는 특별한 테스트 작동 모드 없이도 실시될 수 있다. 특히 웨이퍼 평면상에서 검사를 실시할 때, 각각의 집적 회로(IC)가 테스트 시간 및 테스트 장치에 대한 추가 비용 없이 별도로 검사될 수 있다.

Description

집적 회로
제1도 및 2도는 본 발명에 따른 집적 회로의 실시예를 나타낸 개략도.
제3도는 본 발명에 따른 검사 장치를 나타낸 개략도.
제4도는 제3도에 나타나는 신호 파형도.
<도면의 주요부분에 대한 부호의 설명>
A : 접속핀 또는 접속 패드 AKT : 비활성화 장치
E : 결과 신호 EN : 활성화 입력
IC : 집적 회로 P : 검사 장치
POUT : 출력 S : 회로장치
SOUT : 출력 신호 TEST : 테스트 신호
V : 기준 장치 VOUT : 기준 장치의 출력 신호
집적 회로의 회로 부품은, 그의 값이 집적 회로의 제조 프로세스의 변동에 의존하는 파라미터를 포함한다. 제조 프로세스의 상기 방식의 영향은 예를 들어 재료의 조성, 도핑 농도 및 회로 부품에 속하는 제조될 구조물의 두께, 폭 및 길이에 관련된다. 상기 영향에 관련된 파라미터는 예컨대 트랜지스터의 저항값, 용량, 차단 전압 또는 회로 부품에 의한 입력 신호의 시간적 지연이다.
제조에 제한된 변동이 소정 허용오차 범위내에 있는지를 검출할 수 있기 위하여, 집적 회로를 웨이퍼 평면상에 제조할 때 저항값의 검사가 실시되는 것이 예로 공지된다. 이 경우 값이 허용오차 범위내에 있다는 것은, 프로세스의 변동이 제조될 집적 회로의 기능에 부정적인 영향을 줄 정도로 크지 않다는 것을 의미한다. 따라서 허용오차 범위가 정해져야 한다. 이 경우 웨이퍼상에서의 검사는, 웨이퍼 상에 있는 소수의 집적 회로에 관한 검사가 단지 임의 추출적으로 이루어지고, 이 때 검사 장치는 웨이퍼의 외부로부터 측정 점을 통해 선택된 집적 회로에 테스트 신호를 제공하며, 얻어지는 출력 신호를 재차 수신한다. 그 다음에 집적 회로 밖에서 출력 신호의 평가가 이루어진다. 검사의 결과로부터, 비록 그 중에 적은 부분만이 실제로 검사되기는 하지만, 웨이퍼 상에 있는 모든 집적 회로에 대한 판단이 이루어진다. 그리고 나서 웨이퍼가 계속 가공될 것인지 또는 분류될 것인지가 결정된다.
그러나 상기 조치는 프로세스 변동이 웨이퍼 내에서도 나타날 수 있기 때문에 단점이 있다. 따라서 웨이퍼상에 있는 모든 집적 회로를 검사해야만, 보다 정확한 분류가 가능할 것이다. 그러나 상기 방식으로 웨이퍼 상의 모든 집적 회로를 검사하는 것은 비용이 많이 든다: 한편으로 각 집적 회로상의 측정 점은 검사 장치의 상응하는 측정 스파이크와 접촉되어야 한다. 다른 한편으로 검사 프로그램을 실시할 때 각 집적 회로의 검사에는 많은 추가 시간이 소비되고 및/또는 사용된 검사 장치의 용량 상승이 요구되며, 2가지 경우 모두 높은 추가 비용이 든다.
본 발명의 목적은, 집적 회로에 속하는 회로 부품에 미치는 제조 프로세스의 영향을 좀 더 간단하게 검사할 수 있는, 기술된 단점을 피할 수 있는 집적 회로를 제조하는 것이다.
상기 목적은, 테스트 신호를 공급받아, 그것의 결과로서 출력 신호를 출력하는 회로 장치를 포함하고, 집적회로는 출력 신호가 주어진 허용오차 범위내에 놓이는지 검사하는 검사 장치를 포함하며, 검사 장치는 하나의 출력을 포함하고, 검사 시에 상기 출력에 상응하는 결과 신호를 발생시키며, 상기 결과 신호는 집적 회로의 밖으로 전달 가능한 것을 특징으로 하는 집적 회로에 의해 해결된다. 본 발명의 개선예는 종속항에 기술된다.
본 발명은, 개별 회로 부품을 검사하는 대신에, 또한 선택적으로 여러개의 회로 부품을 포함하는 전체 회로 장치를 검사할 수 있다. 상기 회로 장치의 기능에 미치는 제조 프로세스의 영향은, 회로 장치에 포함된 각 회로 부품에 미치는 개별 영향들로부터 얻을 수 있다.
본 발명에 따른 집적 회로에서 개별 부품 및 회로 장치의 검사는, 상응하는 테스트 신호가 회로 장치에 제공되고, 얻어지는 출력 신호가 검사 장치에 의해 집적 회로상에서 평가됨으로써 가능하다. 이를 위해, 검사될 파라미터의 종류에 따라, 테스트 신호에 대한 출력 신호의 레벨 또는 출력 신호의 시간적 지연이 검사될 수 있다.
테스트 신호는 정상 작동 중에 또는 특별한 테스트 작동 중에 회로장치에 제공될 수 있다.
전술된 선행 기술과 반대로 본 발명에서는, 모든 집적 회로가 본 발명에 따라 실시된다면, 하나의 웨이퍼의 각 집적 회로에서의 제조 영향을 별도로 검사할 수 있다. 집적 회로의 선택은 개별적으로, 즉 회로 대 회로로 이루어질 수 있다.
테스트 신호가 회로 장치에 제공되고, 회로 장치가 단지 검사 장치와만 접속되고, 본 발명에 따라 검사되지 않는, 집적 회로의 기능을 위해서 제공된 다른 회로 부품과는 접속되지 않는다면, 집적 회로는 본 발명에 따른 검사에 의존하지 않고 작동될 수 있다. 예를 들어 븐 발명에 따른 검사와 동시에 웨이퍼 평면상에서 집적 회로의 기능 테스트가 실시될 수 있다. 특별한 테스트 작동 방식은 필요하지 않다. 따라서 선행 기술에 비해 시간을 절약할 수 있다. 검사 장치 자체는 집적 회로에 속한 부분품이기 때문에, 본 발명에 따른 검사를 위해 외부 검사 장치가 제공될 필요가 없다.
검사의 결과는 예를 들어 집적 회로의 단자에 전달 가능하거나 또는 비활성화 장치에 의해 집적 회로의 입력 및 출력의 비활성화를 위해 사용될 수 있다. 전술한 경우에는 검사의 결과를 특히 간단하게 검출할 수 있다. 입력 또는 출력으로서의 자신의 기능을 더 이상 인지할 수 없도록 하는, 입력 또는 출력의 비활성화에 의해(예를 들어, 입력 또는 출력이 스위치의 개방에 의해 전에 그에 접속된 집적 회로의 유닛으로부터 분리되면서), 집적회로의 기능이 크게 손상된다.
검사 장치는 집적 회로의 작동 동안 회로 장치를 검사하는 것이 바람직하다. 따라서 뒤늦게 나타나는 허용오차 범위 밖의 출력 신호의 값은 집적 회로 밖으로 나타나는 결과 신호에 의해 상응하는 지시계로 안내된다.
또한, 본 발명에 의해 선행 기술에서와 같이, 전술한 형태로 웨이퍼 평면상에서의 검사가 생략될 수 있다 그 대신에, 특별한 검사 과정 및 그에 필요한 검사 시간을 필요로 하지 않고서도, 통상적으로 실시되는 집적 회로의 기능 테스트 동안 웨이퍼 상의 모든 집적 회로에 대한 기능 검사의 결과가 검출될 수 있다. 보다 바람직하게는, 이것이 결과 신호에 의한 비활성화 장치를 통한 집적 회로의 입력 또는 출력의 전술한 비활성화에 의해 이루어질 수 있는데, 그 이유는 여러 번 실시되는 기능 테스트에 의한 입력 및 출력의 비활성화는 매우 신속하게 검출될 수 있기 때문이다.
집적 회로상에서 동일 방식의 각 회로 부품(예컨대 하나의 저항, 커패시터, 코일 및/또는 트랜지스터)에는 본 발명에 따른 하나의 검사 장치가 제공된다. 상기 검사 장치는 동일 방식의 모든 회로 부품을 대표하여 검사가능하다.
회로 장치가 소수의 회로 부품을 갖게 되면, 본 발명은 통상적으로 집적 회로의 밖에서는 얻을 수 없거나 또는 특별한 테스트 작동 동안에만 얻을 수 있는 상기 회로 장치의 출력 신호의 검출을 가능케 한다. 상기 검출은 소수의 회로 장치의 연속 회로로 이루어지는 복잡한 회로 고리에서 특히 바람직하게 이루어진다.
그의 기능이 제조 프로세스에 의해 심하게 영향을 받고, 집적 회로의 외부로부터는 기능의 검사가 더 이상 이루어질 수 없는 모든 회로 장치 앞에는 본 발명에 따른 검사 장치가 제공되어야 한다.
검사 장치는 활성화 및 비활성화가 가능하다. 이것은 예를 들어 공지된 방식으로 테스트 작동 방식 및 정상 작동 방식으로의 변위에 의해 이루어진다. 분리 및 폐쇄 가능한 접속 장치(트랜지스터 또는 퓨즈 및 안티퓨즈)가 제공될 수 있고, 상기 접속 장치에 의해 검사 장치의 활성화 및 비활성화가 이루어진다.
본 발명은 도면을 참조하여 하기에 자세히 설명된다:
제 1도에는 회로 장치(S) 및 그에 접속된 검사 장치(P)를 포함하는 집적 회로(IC)가 도시된다. 회로 장치(S)는 파라미터를 가지며, 파라미터의 값은 집적 회로(IC)의 제조 프로세스의 변동에 의존한다. 회로 장치(S)에는 출력 신호(SOUT)로 나타나는 테스트 신호(TEST)가 인가될 수 있고, 상기 출력 신호가 검사 장치(P)에 제공될 수 있다. 검사 장치(P)에 의해, 출력 신호(SOUT)의 레벨 또는 출력 신호의 시간적 지연이 테스트 신호(TEST)에 비해 허용오차 범위내에 놓이는지가 검사될 수 있다. 상기 허용오차 범위는, 허용오차 범위 밖에 놓이는 출력 신호(SOUT)의 레벨 및 시간적 지연에 대해 회로 장치(S)가 집적 회로(IC)의 작동을 더 이상 보장하지 않도록, 정해진다. 그런 경우에는 집적 회로(IC)를 더 이상 사용해서는 안된다.
허용오차 범위는 통상적으로 소위 각 집적 회로에 대한 스펙 또는 타이밍 다이아 그램에 의해 정해지기 때문에, 상기 방식으로 허용오차 범위를 정하는 것은 전문가에게 아무런 문제가 되지 않는다.
검사 장치(P)의 출력(POUT)은 집적 회로(IC)의 접속핀 또는 접속 패드(A)에 접속된다. 검사 장치(P)에 의해 출력(POUT)에서 결과 신호(E)가 발생될 수 있고, 상기 결과 신호에 의해 검사의 결과가 집적 회로(IC) 밖으로 전송될 수 있다. 결과 신호(E)는 예컨대 2개의 레벨을 가질 수 있는데, 출력 신호(POUT)의 레벨 및 시간적 지연이 허용오차 범위내에 놓이는 경우에 하나의 레벨을 취하고, 다른 경우에 다른 하나의 레벨을 취한다.
회로 장치(S) 및 검사 장치(P)에 대한 구체적인 실시예는 제 3도를 참조하여 하기에 계속 설명된다.
제 2도에는 검사 장치(P)의 출력(POUT)이 비활성화 장치(AKT)의 활성화 입력(EN)에 접속된 본 발명의 실시예가 제 1도의 변형예로서 도시된다. 상기 방식으로 활성화 입력(EN)에 인접한 결과 신호(E)를 통해 비활성화 장치(AKT)가 활성 및 비활성 상태로 전위될 수 있다. 비활성화 장치(AKT)는 하나의 스위치(1)를 가지고, 상기 스위치는 비활성화 상태에서 폐쇄되며, 집적 회로(IC)의 입력 또는 출력(4)과 집적 회로(IC)의 유닛(2) 사이에 배치되고, 상기 유닛에서 입력 또는 출력으로서 제공된다. 비활성화 장치(AKT)가 활성 상태에 있는 경우, 스위치(1)가 개방됨으로써 입력 또는 출력(4)이 상기 유닛(2)으로부터 분리될 수 있다.
본 발명의 상기 실시예에서, 결과 신호(E)를 통해 검사의 결과가 부정적이라고 지시되면, 입력 또는 출력(4)은 비활성화 장치(AKT)에 의해 비활성화 된다. 입력 또는 출력(4)이 입력인 경우에는 입력 신호가 입력을 통해 유닛(2)에 전송되는 것이 불가능하다. 입력 또는 출력(4)이 출력인 경우에는, 유닛(2)의 어떤 출력 신호도 출력에서 수신될 수 없다. 만약 검사의 결과가 음으로 나타나면, 즉 출력 신호(S0UT)의 레벨 및 시간적 지연이 허용 오차 범위 밖에 놓이면, 2가지 경우에 집적 회로의 기능은 결과 신호(E)에 의해 매우 심하게 영향을 받는다. 그렇게 되면 검사의 결과를 집적 회로(IC) 밖에서 쉽게 검출할 수 있다. 검사의 결과가 부정적일 때는 집적 회로(IC)를 더 이상 사용해서는 안된다.
제 1도의 단자(A)는 접속 패드의 하우징이 없는 집적 회로(IC)의 경우이고, 제 2도의 입력 또는 출력(4)은 접속핀의 하우징을 갖춘 집적 회로(IC)의 경우일 수 있다.
제 3도를 참조하여 검사 장치(P) 및 회로 장치(S)에 대한 구체적인 실시예가 기술된다. 도시된 회로 장치(S)는 저항(R)의 형태로 된 단 하나의 회로 부품을 포함한다. 상기 부품은 제 1단자(SA) 및 제 2단자(SB)를 포함한다. 부품의 옴 저항(즉 파라미터)은 제조 변동에 영향을 받는다. 검사 장치(P)는 기준 장치(V)를 포함하며, 기준 장치는 본 실시예에서 3개의 인버터(l)를 포함하는 지연 회로이다. 지연 회로는 하나의 입력(VA) 및 하나의 출력(VB)을 포함한다. 제 4도에 따른 레벨 변동을 갖는 테스트 신호(TEST)는, 검사 장치(P)의 입력(PIN)을 통해, 서로 접속되어 있는 지연 회로의 입력(VA) 및 저항(R)의 제 1단자(SA)에 제공될 수 있다.
검사 장치(P)는 추가의 소자(3)를 포함하는데, 상기 소자에 의해 지연 회로의 출력(VB)에 있는 출력 신호(VOUT)와 저항의 제 2단자(SB)에 있는 출력 신호(SOUT)가 비교된다. 이를 위해 저항(R)의 제 2단자(SB)는 제 1 n-채널 트랜지스터(T1)의 게이트에 접속되고, 지연 회로의 출력(VB)은 제 2 n-채널 트랜지스터(T2)의 게이트에 접속된다. 제 2 트랜지스터(T2) 및 제 1트랜지스터(T1)는 검사 장치(P)의 출력(POUT) 및 집적 회로(IC)의 제 I 공급 전위 접지 사이에 배치된다. 집적 회로(IC)의 제 2 공급 전위(VCC) 및 제 1 공급전위 즉, 접지 사이에는 다이오드로서 스위칭 된 제 3 n-채널 트랜지스터(T3) 및 제 4 n-채널 트랜지스터(T4), 및 그와 평행하게 제 5 n-채널 트랜지스터(T5) 및 제 6 n-채널 트랜지스터(T6)가 배치된다. 제 4 트랜지스터(T4)의 드레인 및 제 6 트랜지스터(T6)의 게이트가 서로 접속되고, 제 6 트랜지스터(T6)의 드레인 및 제 4 트랜지스터(T4)의 게이트가 각각 서로 접속된다. 또한 제 4 트랜지스터(T4)의 드레인은 검사 장치(P)의 출력(POUT)에 접속된다. 지연 장치의 입력(VA)은 제 5 트랜지스터(T5)의 게이트에 접속된다.
제 3도의 실시예에 기술된 검사 장치(P)의 기능은 제 4도에 기술된 신호 파형도를 참조하여 설명된다: 지연 회로에 의한 테스트 신호(TEST)의 레벨 변동의 시간적 지연은, 저항(R)에 의한 지연에 대한 허용오차 범위의 상한치에 상응하게 설계된다. 그러나 저항(R)에 의한 상기 지연은 옴 저항에 의존한다. 제 4도에서는 회로 부품(S)에 의한 지연이 지연 회로에 의한 지연보다 작은 경우가 기술된다. 따라서 회로 부품(S)의 출력 신호(SOUT)의 레벨 변동은 지연 회로의 출력 신호(VOUT)의 레벨 변동보다 일찍 일어난다.
제 3도에 따라, 제 2 트랜지스터(T2)가 폐쇄되기 전에 제 1 트랜지스터(T1)가 개방될 때까지, 검사 장치(P)의 출구(POUT)에 있는 결과 신호(E)는 제 3 트랜지스터(T3)를 통해 제 2 공급전위(VCC)의 값으로 유지된다. 이 경우에만 결과 신호(E)에 대해, 제 1 공급전위, 즉 접지의 값으로 레벨 변동이 나타난다. 제 3 트랜지스터(T3) 내지 제 6 트랜지스터(T6)로부터 형성된 플립-플롭은 결과 신호(E)의 각 레벨을 유지시켜 준다.
제 3도의 회로 부품(S)이 지나치게 큰 옴 저항을 가지게 되면, 정해진 허용오차 범위 밖에서 지연이 이루어지고, 회로 부품(S)의 출력 신호(SOUT)에서의 레벨 변동은 지연 회로의 출력 신호(VOUT)에서의 레벨 변동보다 늦게 이루어진다. 그러면 결과 신호(E)에서의 레벨 변동은 이루어지지 않고, 그 대신에 결과 신호는 제 2 공급전위(VCC)의 값에 머물게 될 것이다.
예를 들어 테스트 신호는 집적 회로(IC)의 클럭 신호일 수 있다. 그러나 전술한 실시예에서는 하나의 레벨 변동을 갖는 다른 모든 신호를 사용할 수도 있다.
제 3도에 따른 실시예에서 회로 장치(S)는 단지 검사 장치(P)에만 접속되고, 집적 회로(IC)의 다른 어떤 회로 부품에도 접속되지 않는다. 상기 회로 장치(S)는 본 발명에 따른 검사 이외의 다른 기능을 위해서는 사용될 수 없다. 회로 장치는 동일 방식의 회로 장치에 추가되는 동일한 집적 회로(IC)의 구성 부품일 수 있다. 회로 장치는 동일 방식의 회로 장치(제 3도의 실시예에서 이것은 마찬가지로 개별 저항이다)를 대표하여 검사될 수 있고, 검사의 결과는 공통의 집적 회로(IC)의 기능을 평가하기 위해 사용되는 것이 매우 바람직하다. 상기 방식으로, 검사에 의해 집적 회로(IC)의 정상 기능에 미치는 영향이 피해진다.
예를 들어 하나의 저항(R), 하나의 커패시터, 하나의 트랜지스터 등은 각각 하나의 회로 장치(S)로서 적합한 검사 장치(P)와 함께 집적 회로(IC)상에 제공될 수 있다.

Claims (12)

  1. 테스트 신호를 공급받아서 출력 신호를 생성하는 회로 장치; 상기 출력 신호가 주어진 허용오차 범위 내에 놓이는지 검사하는 검사 장치로서, 검사 시에 상기 출력 신호에 상응하며 집적 회로의 외부로 전달되는 결과 신호가 발생되는 출력을 가지는 검사 장치; 일단부를 가진 전환 가능한 전류 도전로와 활성화 입력을 구비한 비활성화 장치로서, 상기 활성화 입력은 상기 전류 도전로를 전환하기 위해 상기 검사 장치의 상기 출력을 공급받는 비활성화 장치; 그리고 상기 비활성화 장치에 연결된 입/출력 단자로서, 상기 비활성화 장치가 활성 상태로 되면 비활성화 되어 입/출력으로서의 기능이 억제되지만 상기 비활성화 장치가 비활성 상태로 되면 상기 비활성화 장치에 의해 영향받지 않는 입/출력 단자를 포함하는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 비활성화 장치의 상기 전류 도전로의 상기 일단부에 연결된 장치를 포함하며, 상기 전류 도전로는 상기 입/출력 단자와 상기 활성화 입력사이에서 전환되며, 상기 비활성화 장치는 상기 회로 장치의 상기 출력 신호의 레벨 또는 시간 지연이 상기 허용오차 범위를 넘을 경우 상기 상응하는 결과 신호에 의해 활성 상태로 되는 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 검사 장치는 상기 테스트 신호와 비교할 때 상기 회로 장치의 상기 출력 신호의 시간 지연이 상기 허용오차 범위 내에 있는지를 검사하는 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서, 상기 회로 장치는 단 하나의 회로 소자를 포함하는 것을 특징으로 하는 집적 회로.
  5. 제1항에 있어서, 상기 테스트 신호는 하나의 단자로 공급되며, 상기 회로 장치는 상기 테스트 신호를 공급하는 상기 단자와 상기 검사 장치에만 연결되는 것을 특징으로 하는 집적 회로.
  6. 제1항에 있어서, 상기 검사 장치는 상기 테스트 신호를 공급받아서 출력 신호를 생성하는 기준 장치를 포함하는데, 상기 기준 장치의 출력 신호를 상기 테스트 신호와 비교할 때 레벨 또는 시간 지연이 허용오차 범위 내에 있을 경우 상기 기준 장치의 출력 신호가 상기 회로 장치의 출력 신호와 동일하며, 상기 검사 장치는 상기 테스트 신호와 비교할 때의 상기 기준 장치와 상기 회로 장치의 상기 출력 신호들의 레벨 또는 시간 지연을 서로 비교하는 부가적 요소를 더 포함하는 것을 특징으로 하는 집적 회로.
  7. 제6항에 있어서, 상기 기준 장치는 지연 회로이고, 상기 테스트 신호는 레벨 변동을 가지며, 상기 부가적 요소는 상기 기준 장치와 상기 회로 장치의 상기 출력 신호들의 레벨 변동의 시간적 순서를 확인하는 것을 특징으로 하는 집적 회로.
  8. 제7항에 있어서, 상기 지연 회로는 논리 게이트들의 직렬 회로를 포함하는 것을 특징으로 하는 집적 회로.
  9. 제1항에 있어서, 상기 테스트 신호는 상기 집적 회로의 클럭 신호인 것을 특징으로 하는 집적 회로.
  10. 제1항에 있어서, 상기 검사 장치의 상기 출력에 연결된 상기 집적 회로의 단자 핀 또는 패드를 포함하는 것을 특징으로 하는 집적 회로.
  11. 제1항에 있어서, 상기 비활성화 장치는 상기 회로 장치의 상기 출력 신호의 레벨 또는 시간 지연이 상기 허용오차 범위를 넘을 경우 상기 결과 신호에 의해 활성 상태로 되고, 그렇지 않을 경우 비활성 상태로 되며, 상기 입/출력 단자는 상기 비활성화 장치에 연결된 단자 핀 또는 패드인 것을 특징으로 하는 집적 회로.
  12. 제1항에 있어서, 상기 검사 장치는 활성화 및 비활성화 가능한 것을 특징으로 하는 집적 회로.
KR1019960032301A 1995-08-04 1996-08-02 집적회로 KR100308078B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19528733A DE19528733C1 (de) 1995-08-04 1995-08-04 Integrierte Schaltung
DE19528733.9 1995-08-04

Publications (2)

Publication Number Publication Date
KR970013163A KR970013163A (ko) 1997-03-29
KR100308078B1 true KR100308078B1 (ko) 2001-11-30

Family

ID=7768727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032301A KR100308078B1 (ko) 1995-08-04 1996-08-02 집적회로

Country Status (6)

Country Link
US (1) US5789932A (ko)
EP (1) EP0757254A3 (ko)
JP (1) JPH0949866A (ko)
KR (1) KR100308078B1 (ko)
DE (1) DE19528733C1 (ko)
TW (1) TW312032B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2024154C (en) * 1989-08-31 1995-02-14 Senshi Kasahara Catalyst for reducing nitrogen oxides from exhaust gas
US20040051550A1 (en) * 2002-09-12 2004-03-18 Ma David Suitwai Semiconductor die isolation system
DE10258511A1 (de) * 2002-12-14 2004-07-08 Infineon Technologies Ag Integrierte Schaltung sowie zugehörige gehäuste integrierte Schaltung
DE102004017787A1 (de) 2004-04-02 2005-11-03 Atmel Germany Gmbh Verfahren und Testvorrichtung zum Testen integrierter Schaltungen
DE102017111139A1 (de) 2017-05-22 2018-11-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von porösen Formkörpern
KR102644398B1 (ko) 2023-01-06 2024-03-07 의료법인 명지의료재단 옻나무 추출물과 사이토카인 유도 살해세포를 포함하는 면역항암 조성물

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248936A (en) * 1990-10-01 1993-09-28 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and a method of testing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745471A (en) * 1980-09-02 1982-03-15 Nec Corp Testing circuit for semiconductor integrated circuit
JPS5896259A (ja) * 1981-12-04 1983-06-08 Mitsubishi Electric Corp 半導体集積回路の電源電流等の測定方法
JPS60147127A (ja) * 1984-01-11 1985-08-03 Oki Electric Ind Co Ltd 内部信号テスト回路付集積回路
US4712061A (en) * 1986-02-24 1987-12-08 Gould Inc. Small propagation delay measurement for digital logic
GB8618210D0 (en) * 1986-07-25 1986-09-03 Plessey Co Plc Integrated circuits
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
JP2839547B2 (ja) * 1989-05-02 1998-12-16 株式会社東芝 半導体集積回路装置
US5068547A (en) * 1990-09-05 1991-11-26 Lsi Logic Corporation Process monitor circuit
EP0535617A2 (en) * 1991-09-30 1993-04-07 Hughes Aircraft Company Method for testing the electrical parameters of inputs and outputs of integrated circuits
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Lsiのテスト回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248936A (en) * 1990-10-01 1993-09-28 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit and a method of testing the same

Also Published As

Publication number Publication date
KR970013163A (ko) 1997-03-29
JPH0949866A (ja) 1997-02-18
TW312032B (ko) 1997-08-01
DE19528733C1 (de) 1997-01-02
US5789932A (en) 1998-08-04
EP0757254A2 (de) 1997-02-05
EP0757254A3 (de) 1998-01-07

Similar Documents

Publication Publication Date Title
US5570034A (en) Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits
US4716323A (en) Power voltage drop detecting circuit
US5025344A (en) Built-in current testing of integrated circuits
US4894605A (en) Method and on-chip apparatus for continuity testing
US6441633B1 (en) High resolution (quiescent) supply current system (IDD monitor)
US6008664A (en) Parametric test system and method
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
KR20020075270A (ko) 반도체 집적 회로 장치
US6323668B1 (en) IC testing device
US6937048B2 (en) Method for testing an integrated circuit with an external potential applied to a signal output pin
KR100308078B1 (ko) 집적회로
KR19990071880A (ko) 집적회로검사방법
US5039602A (en) Method of screening A.C. performance characteristics during D.C. parametric test operation
KR100440366B1 (ko) 테스트가능회로및테스트방법
US6370676B1 (en) On-demand process sorting method and apparatus
US5736849A (en) Semiconductor device and test method for connection between semiconductor devices
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
KR20090115710A (ko) 집적된 결함 출력/결함 반응 지연 회로
KR100685081B1 (ko) 펄스 폭 검출기
JPH03203250A (ja) 集積回路用モニター装置及びモニター方法
US6920621B1 (en) Methods of testing for shorts in programmable logic devices using relative quiescent current measurements
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
US5570036A (en) CMOS buffer circuit having power-down feature
WO2007072398A2 (en) Method of evaluating a delay of an input/output circuit and corresponding device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130816

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140814

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 15

EXPY Expiration of term