KR100561557B1 - 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법 - Google Patents

누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법 Download PDF

Info

Publication number
KR100561557B1
KR100561557B1 KR1019997010010A KR19997010010A KR100561557B1 KR 100561557 B1 KR100561557 B1 KR 100561557B1 KR 1019997010010 A KR1019997010010 A KR 1019997010010A KR 19997010010 A KR19997010010 A KR 19997010010A KR 100561557 B1 KR100561557 B1 KR 100561557B1
Authority
KR
South Korea
Prior art keywords
circuit
current
pin
circuit node
tester
Prior art date
Application number
KR1019997010010A
Other languages
English (en)
Other versions
KR20010020388A (ko
Inventor
커린제퍼리디.
펀헨리와이.
Original Assignee
크레던스 시스템스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크레던스 시스템스 코포레이션 filed Critical 크레던스 시스템스 코포레이션
Publication of KR20010020388A publication Critical patent/KR20010020388A/ko
Application granted granted Critical
Publication of KR100561557B1 publication Critical patent/KR100561557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

집적회로 테스터 모듈(16)에 있어서, 핀 전자회로(20)는 테스트 중인 소자(6)의 신호 핀(2)에 연결되는 회로 노드에 누설 전류를 공급한다. 누설 전류는 제1 전위 레벨에서 전압원(VDD)에 회로 노드를 연결하고, 제2 전위 레벨로부터 회로 노드에 전류(26)를 공급하며, 전압원으로부터 회로 노드에 공급되는 전류를 측정함으로써 보상된다. 제2 전위 레벨은 전압원으로부터 공급되는 전류를 거의 0으로 감소시키는 방식으로 선택적으로 변화된다. 이후 회로 노드는 전압원으로부터 연결해제된다.
테스터, 테스터 모듈, 집적회로, 핀 전자 회로, 소자 전원공급 장치, 누설 전류, 회로 노드, 전압원, 전류원

Description

누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법{TESTER MODULE WITH COMPENSATION FOR LEAKAGE CURRENT, INTEGRATED CIRCUIT TESTER, AND ITS OPERATING METHOD}
본 발명은 누설 전류 보상회로를 구비하는 집적회로 테스터에 관한 것이다.
집적회로 테스터(integrated circuit tester)는 집적회로 소자가 어떻게 동작할 것인지를 예측하는데 사용된다. 통상적인 집적회로 테스터는 다중 테스터 모듈을 갖는 테스트 헤드(test head)를 포함하는데, 다중 테스터 모듈 각각은 신호 단자를 갖는다. 테스터 모듈 각각은 하이 논리값 구동 모드, 로우 논리값 구동 모드, 하이 논리값 비교 모드, 및 로우 논리값 비교 모드를 통상적으로 포함하는 몇 가지 동작 모드 중 한 가지 동작 모드에서 선택적으로 상기 테스터 모듈을 동작시키는 핀 전자 회로(pin electronics circuitry)를 포함한다. 예를 들면, 하이 논리값 구동 모드에서는, 상기 핀 전자 회로가 신호 단자에 하이 논리값 신호를 인가하지만, 로우 논리값 비교 모드에서는, 상기 핀 전자 회로가 신호 단자의 전압을 로우 논리값인 스레숄드 전압과 비교한다. 테스트를 수행하기 위해서, 상기 테스트 헤드는 적재 보드(load board)의 패드 각각과 접촉하는 테스터 모듈의 신호 단자와 함께 배치된다. 상기 적재 보드는 상기 테스터 모듈의 신호 단자 및 테스트 중인 소자(device under test; 'DUT')의 신호 핀 사이에 병렬 전기 인터페이스 (parallel electrical interface)를 제공한다. 상기 적재 보드는 다중 소자가 동시에 테스트되도록 다중 소자로의 연결을 지원할 수 있다.
상기 테스터는 상기 DUT에 동작 전류를 공급하도록 DUT의 양의 전원 공급 핀 및 음의 전원 공급 핀 각각과 상기 적재 보드를 통해 연결되는 force 및 return 단자를 구비하는 소자 전원공급 장치(device power supply; DPS)를 포함한다. 테스트는 연속되는 사이클로 실행되며, 테스트 사이클 각각에 대해서, 테스터 모듈 각각은 기설정 동작 모드 중에서 선택된 모드에 배치된다. 이 방식에서, 상기 DUT는 일련의 내부 상태(internal states)를 통해 테스트되며, 상기 상태 각각의 DUT 출력 특성이 관측된다. 복잡한 DUT의 경우에, 수천 번의 테스트 사이클이 필요하므로 테스트에 장시간이 소요될 수 있다.
집적회로 소자 테스트의 2가지 유형으로는 기능 테스트(functional testing) 및 영 입력 전류 테스트(quiescent current testing)가 있다. 기능 테스트의 목적은 DUT가 상태 각각에서 예상 출력을 제공하는지의 여부를 확인하는 것이다. 영 입력 전류 테스트의 목적은 상태 발생의 변화가 없는 경우 정상 상태(steady state)에서 상기 DUT에 의해 출력되는 전류를 측정함으로써 이례적인(anomaly) 전류 소비를 검출하기 위한 것이다. 고속의 기능 테스트에서, 상기 DPS는 수 암페어의 전류를 공급할 수 있지만, 영 입력 전류 테스트 중에는 훨씬 적은 전류를 공급한다.
도 3은 집적회로 소자를 테스트하는데 사용되는 집적회로 테스터의 일부를 예시하는 도면이다. 도 3에 도시된 바와 같이, MOS 집적회로 소자에서 통상적인 게이트는 VDD 단자 및 Vss 단자 사이에 직렬로 연결되는 드레인/소스 전류 경로를 구비하는 풀-업 FET(Q1) 및 풀-다운 FET(Q2)를 포함하는데, 풀-업 FET(Q1) 및 풀-다운 FET(Q2)는 상기 집적회로 소자의 전원 공급 핀에 연결된다. 상기 게이트의 출력은 풀-다운 FET(Q2)의 드레인 및 풀-업 FET(Q1)의 소스가 연결되는 노드로부터 인출되고, 해당 트랜지스터의 상태에 영향을 미치도록 다른 FET(Q3)의 게이트에 연결될 수 있다. 한 상태의 게이트(Q1, Q2)에서, 풀-업 트랜지스터(Q1)가 온이 되고 풀-다운 트랜지스터(Q2)가 오프되며, 따라서 게이트의 출력은 VDD에 매우 근접하는 전압이 되지만, 다른 상태의 게이트에서는, 풀-업 트랜지스터(Q1)가 오프되고 풀-다운 트랜지스터(Q2)가 온이 되며 게이트의 출력은 Vss에 매우 근접하는 전압이 된다. 게이트의 출력이 상기 DUT의 2번 핀에 연결되는 경우, 게이트(Q1, Q2)의 상태는 2번 핀의 전압을 하이 논리값 또는 로우 논리값의 스레숄드 전압과 비교함으로써 테스트될 수 있다.
상기 테스터는 상기 DUT에 동작 전류를 공급하도록 DUT(6)의 전원 공급 핀에 연결되는 force 및 return 라인을 갖는 전류 측정 DPS(4), 및 다중 테스터 모듈(10)―여기서 다중 테스터 모듈 중 단지 하나의 테스터 모듈이 도시되며, 각각의 다중 테스터 모듈은 상기 DUT의 2번 신호 핀에 연결되는 단자를 가짐―을 포함한다. 흔히, 상기 DPS의 return 라인은 접지(ground)에 연결된다.
상기 DUT를 테스트하기 위해서 일련의 상태를 통해 DUT를 시험하는 것이 바람직할 뿐만 아니라, 이례적인 전류 소비를 검출하기 위해서 선택된 상태에서 DUT 에 의해 공급되는 영 입력 전류 측정이 필요할 수 있다. 영 입력 전류는 상기 DUT가 소정 상태(target state)에 있는 경우 전류 검출 저항에 대한 전압 강하를 측정함으로써 구해진다.
이상적으로는, 상기 테스터 모듈(10)은 상기 신호 핀에 무한한 임피던스를 제공한다. 따라서, 트랜지스터 Q1이 온이 되고 트랜지스터 Q2가 오프되는 경우, 누설 전류는 상기 핀 전자 장치를 통해 흐르지 않는다. 하지만, 실제로 상기 핀 전자 장치가 무한한 임피던스를 가질 수 없으므로 도 3에서 화살표로 나타낸 바와 같이 테스터 모듈을 통해 상기 DPS의 force 단자로부터 return 단자까지 누설 전류 경로가 형성된다. 누설 전류(Ilkge)는 IDDQ의 측정값에 에러 성분(error term)으로 포함된다.
전기 기계 릴레이 스위치(14)가 상기 테스터 모듈의 신호 단자 및 상기 핀 전자 회로 사이에 연결되는 것, 및 상기 핀 전자 회로를 통한 누설 전류의 흐름을 방지하도록 영 입력 전류 측정을 수행하는 경우에 상기 스위치가 (비-도통 되도록) 개방되는 것이 제안되었다. 하지만, 이것은 상기 DUT의 기능 테스트를 예약하기 위해 상기 측정 전에 릴레이 스위치를 개방하고 상기 측정 후에 릴레이 스위치를 폐쇄하는데 걸리는 한정된 시간 때문에 최적의 해결 방안은 아니다. 이 시간은 상당히 짧지만, 어떤 특정 소자 상의 영 입력 전류를 수천 번 측정하도록 요구될 수 있고, 이때 상기 릴레이 스위치를 개방 및 폐쇄하는데 걸리는 전체 시간이 상기 소자를 테스트하는데 걸리는 시간에 상당히 추가된다.
본 발명의 제1 특징에 따르면 집적회로 테스터용 테스터 모듈에 있어서, 테스트 중인 소자의 신호 핀에 연결하는 신호 단자, 상기 테스터 모듈의 회로 노드에 연결되는 핀 전자 회로, 상기 회로 노드에 연결되며, 상기 핀 전자 회로에 의해 공급되는 누설 전류를 나타내는 출력 신호를 제공하는 전류 측정 회로, 및 상기 회로 노드에 연결되며, 상기 핀 전자 회로에 전류를 공급하도록 제어 신호에 응답하는 제어가능한 전류원을 포함하는 집적회로 테스터를 위한 개선된 테스터 모듈이 제공된다.
본 발명의 제2 특징에 따르면 테스트 중인 소자의 신호 핀에 연결하는 신호 단자를 갖는 테스터 모듈―여기서 테스터 모듈은 회로 노드에 연결되는 핀 전자 회로, 상기 회로 노드에 연결가능하며, 상기 핀 전자 회로가 연결되는 경우 핀 전자 회로에 의해 공급되는 누설 전류를 나타내는 출력 신호를 제공하는 전류 측정 회로, 및 상기 핀 전자 회로에 전류를 공급하도록 상기 회로 노드에 연결되며 제어 신호에 응답하는 제어가능한 전류원을 포함함―, 및 상기 전류 측정 회로에 의해 제공되는 상기 출력 신호를 수신하고 상기 전류원에 공급되는 상기 제어 신호를 발생하도록 연결되는 제어 수단을 포함하는 집적회로 테스터가 제공된다.
본 발명의 제3 특징에 따르면 집적회로 테스터의 테스터 모듈―여기서 테스터 모듈은 테스트 중인 소자의 신호 핀에 연결하는 회로 노드, 및 상기 회로 노드에 연결되는 핀 전자 회로를 구비함―의 핀 전자 회로 내의 누설 전류를 보상하는 방법에 있어서, 상기 회로 노드를 제1 전위 레벨에서 전압원에 연결하는 단계, 제2 전위 레벨로부터 상기 회로 노드에 전류를 공급하는 단계, 상기 전압원으로부터 상기 회로 노드에 공급되는 전류를 측정하는 단계, 상기 전압원으로부터 공급되는 전류를 거의 0까지 감소시키는 방식으로 상기 제2 전위 레벨을 선택적으로 변화시키는 단계, 및 상기 회로 노드를 상기 전압원으로부터 연결해제하는 단계를 포함하는 방법이 제공된다.
본 발명의 양호한 이해를 위해서, 및 얼마나 동일한 효과를 수행할 수 있는지를 보여주기 위해서, 참조부호가 일례를 통해 이하 첨부되는 도면에 주어진다.
몇몇 도면에서, 유사한 참조부호는 대응되는 구성요소를 나타낸다.
도 1은 본 발명의 제1 구성에 따른 집적회로 테스터의 일부를 개략적으로 나타내는 블록도.
도 2는 도 1과 유사한 본 발명의 제2 구성에 따른 집적회로 테스터의 도면.
도 3은 종래 기술에 따른 테스터의 일부를 개략적으로 나타내는 블록도.
도 1에 도시된 테스터의 테스터 모듈(16) 각각은 회로 노드(22)에 연결되는 단자를 구비하는 핀 전자 회로(20)를 포함한다. 상기 DUT(6)의 테스트 중에, 상기 회로 노드(22)는 하이 또는 로우 전압을 2번 핀에 선택적으로 인가하거나 또는 상기 2번 핀에서의 전압을 하이 또는 로우 스레숄드 전압과 비교하도록 상폐 (도통) 스위치(normally closed switch; S1)를 통해 상기 DUT의 2번 신호 핀에 연결된다. 상기 회로 노드(22)는 상기 상폐 스위치(S1), 상개 (비도통) 스위치(normally open switch; S2), 및 전류 검출 저항(current sensing resistor; 32)을 통해 차동 증폭기(34)에 연결될 수 있다. 회로 노드(22)를 스위치(S1, S2)를 통해 차동 증폭기(34)에 연결하는 것은 제4항의 (가) 단계에 대응한다. 상기 회로 노드(22)는 또한 제어가능한 전류원(26)에 연결된다. 제어가능한 전류원(26)에 회로 노드(22)를 연결하는 것은 제4항의 (나) 단계에 대응한다. 도 1에 도시된 테스터는 서버(28)의 제어 하에 동작한다.
제2 차동 증폭기(36)는 상기 전류 검출 저항(32)을 통해 흐르는 전류에 따라 좌우되는 출력 신호를 제공하고, 아날로그/디지털 변환기(ADC; 40)는 상기 제2 차동 증폭기(36)의 아날로그 출력 신호를 디지털 형태로 변환시킨다. 상기 ADC(40)의 디지털 출력 신호는 상기 서버(28)에 공급된다.
상기 제어가능한 전류원(26)은 서버(28)로부터 디지털 제어 신호를 수신하는 디지털/아날로그 변환기(DAC; 44) 및 전류 검출 저항(46)을 포함한다. 상기 DAC(44)는 서버(28)로부터 수신되는 디지털 제어신호에 따라 좌우되는 출력 전압을 발생한다. 따라서, 상기 전류원(26)은 상기 서버(28)에 의해 DAC(44)에 공급되는 디지털 제어 신호에 따라 좌우되는 레벨로 상기 회로 노드(22)에 전류를 공급한다.
조정(calibration) 단계 중에는, 상기 테스터 모듈은 DUT(6)의 2번 핀에 연결되지 않으므로 상기 핀 전자 회로(20)는 DUT(6)로부터 분리되며 상기 스위치들(S1, S2)은 폐쇄된다. 스위치(S1, S2)를 폐쇄하기 전에 테스터 모듈이 DUT(6)의 2번 핀에 연결되지 않도록 하여 핀 전자 회로(20)가 DUT(6)로부터 분리되는 것은 제7항의 단계에 대응한다. 특정 DUT(6)에 대한 전압(VDD)이 상기 차동 증폭기(34)의 한 입력단에 인가되고 상기 차동 증폭기(34)는 상기 회로 노드(22)에 전압(VDD), 즉 FET Q1을 온 및 FET Q2를 오프시켜서 IDDQ를 측정하는 동안에 상기 회로 노드(22)에 걸리는 전압을 인가하도록 상기 전류 검출 저항(32) 및 스위치들(S1, S2)을 통해 상기 회로 노드(22)에 충분한 전류를 공급한다. 즉, 회로 노드(22)에 공급되는 전압 VDD는 DUT(6)의 전원 공급 핀에 인가되는 전압 VDD의 양의 전위 또는 음의 전위와 동일하다(제5항 및 제6항). 결국, 상기 회로 노드(22)에 인가되는 전체 전류는 Ilkge와 동일하다. 상기 차동 증폭기(34)에 의해 공급되는 전류는 차동 증폭기(36) 및 ADC(40)에 의해 측정되는데, 이것은 제4항의 (다) 단계에 대응한다. 차동 증폭기(36) 및 ADC(40)는 상기 차동 증폭기(34)에 의해 공급되는 전류를 나타내는 디지털 신호를 상기 서버(28)에 제공한다. 상기 서버(28)는 상기 전류 검출 저항(32)을 통해 전류가 흐르지 않을 때까지 상기 DAC(44)의 출력 전압을 조정한다. 전류 검출 저항(32)을 통해 전류가 않을 때까지 DAT(44)의 출력 전압을 조정하는 것은 제4항의 (라) 단계에 대응한다. 이 시점에서, 상기 DAC(44)에 의해 공급되는 전류는 Ilkge와 동일하다. 상기 회로 노드(22)에 공급되는 전류가 상기 회로 노드(22)를 VDD로 유지한다.
측정 단계 중에, 상기 테스터 모듈은 2번 핀에 연결된다. 스위치 S1은 폐쇄 상태를 유지하고 스위치 S2는 개방된다. 스위치 S2를 개방하면 차동 증폭기(34)가 회로 노드(22)로부터 분리되는데, 이것은 제4항의 (마) 단계에 대응한다. 또한, 테스터 모듈을 2번 핀에 연결하는 것은 제8항의 (바) 단계에 대응한다. 상기 회로 노드(22)가 VDD이기 때문에, 2번 핀으로부터 상기 핀 전자 회로로 전류가 흐르지 않고 결국 IDDQ 측정의 정확도는 상기 누설 전류에 의해 손상을 입지 않는다. 따라서, 상기 DUT의 2번 핀으로부터 상기 핀 전자 회로를 분리할 필요 없이 상기 트랜지스터 Q1이 온이 되고 트랜지스터 Q2가 오프가 되는 경우에 IDDQ를 측정할 수 있고, IDDQ의 정확한 측정은 도 3을 참조하여 설명된 기술을 사용하는 경우보다 훨씬 빠르게 이루어질 수 있다.
VDD 값은 테스트되는 특정 소자에 따라 좌우되고, 따라서 상기 조정 단계는 몇 가지 상이한 VDD 값에 대해 상기 DAC(44)의 적합한 출력 전압을 확인하여 상기 적합한 전압이 테스트를 수행하는 경우 실시될 수 있다는 점은 당업자에 의해 이해될 수 있다.
상기 DPS가 음의 전압을 인가하여 도 2에 도시된 바와 같이 상기 DPS의 force 단자가 상기 VSS 단자에 연결되고 상기 return 라인이 VDD 단자에 연결되는 경우에, 누설 전류는 트랜지스터 Q1이 오프되고 트랜지스터 Q2가 온이 될 때 VSSQ 측정의 정확도에 손상을 줄 수 있다. 또한 이 경우에, 테스터 모듈은 누설 전류를 보상할 수 있는 전류를 발생하도록 상기 DAC(44)에 인가될 수 있는 디지털 신호를 발생하는 것과 유사한 방식으로 조정될 수 있다. 도 2의 경우에, 누설 전류의 방향이 도 1의 경우에서의 누설 전류 방향과 반대가 되는 점은 이해될 수 있다.
본 발명이 전술한 특정 실시예에 국한되지 않는 점, 및 첨부되는 청구범위 및 그 균등물로 한정되는 본 발명의 범위를 벗어남이 없이 본 명세서 내에서 변경이 이루어질 수 있다는 점은 이해될 수 있다. 예를 들면, 본 발명은 상기 서버에 포함되는 상기 ADC(40)에 제공되는 디지털 신호에 응답하여 상기 DAC(44)에 인가되는 디지털 신호를 조절하기 위한 제어기로 국한되지 않는데, 그 이유는 이 기능이 상기 테스터 모듈 내에 포함되는 제어기에 의해 제공되기 때문이다. 또한, 전술한 본 발명의 실시예에서, DAC(44)는 제어가능한 전압원 역할을 하지만, 본 발명은 제어가능한 전압원으로서 상기 테스터 모듈 내에 DAC를 사용하는 것에 국한되지 않는데 그 이유는 몇 가지 기술이 제어가능한 기준 전압 레벨을 제공하기 위한 집적회로 테스터에 사용될 수 있기 때문이다. 예를 들면, 제어가능한 전압원은 테스터의 공유 자원 내에 존재하는 DAC 및 퍼핀 자원(per-pin resource) 내에 존재하는 샘플홀드(sample-and-hold)를 사용하여 구현될 수 있고, DAC가 적합한 전압 출력을 제 공하는데 필요한 디지털 제어 워드(digital control word)를 수신하는 경우 상기 DAC의 출력을 샘플링한다. 본 발명의 실시예에서 전류 검출 저항(32) 및 차동 증폭기(36)는 모든 테스터 모듈 중에 공유되지만, 대안으로 이들은 모든 테스터 모듈보다 작은 그룹에 공유되거나 또는 상기 퍼핀 자원의 일부일 수 있다.
삭제

Claims (8)

  1. 집적회로 테스터용 테스터 모듈(tester module)로서,
    피시험 장치의 신호 핀에 연결되는 신호 단자(signal terminal),
    상기 테스터 모듈의 회로 노드에 연결되는 핀 전자 회로(pin electronic circuitry),
    상기 회로 노드에 연결되며, 상기 핀 전자 회로에 의해 공급되는 누설 전류를 나타내는 출력 신호를 제공하는 전류 측정 회로(current measurement circuit), 그리고
    상기 회로 노드에 연결되며, 상기 핀 전자 회로에 전류를 공급하도록 제어 신호에 응답하는 제어가능한 전류원(controllable current source)
    을 포함하는 테스터 모듈.
  2. 제1항에서,
    상기 회로 노드 및 상기 테스터 모듈의 신호 단자 사이에 연결되는 스위치를 더 포함하는 테스터 모듈.
  3. 피시험 장치의 신호 핀에 연결되는 신호 단자, 회로 노드에 연결된 핀 전자 회로, 상기 회로 노드에 연결가능하며 상기 핀 전자 회로가 연결되는 경우 핀 전자 회로에 의해 공급되는 누설 전류를 나타내는 출력 신호를 제공하는 전류 측정 회로, 그리고 상기 회로 노드에 연결되며 상기 핀 전자 회로에 전류를 공급하도록 제어 신호에 응답하는 제어가능한 전류원을 포함하는 테스터 모듈, 그리고
    상기 전류 측정 회로에 의해 제공되는 상기 출력 신호를 수신하고 상기 전류원에 공급되는 상기 제어 신호를 발생시키도록 연결되는 제어 수단
    을 포함하는 집적회로 테스터.
  4. 제1항 내지 제3항 중 어느 한 항에 의한 상기 테스터 모듈에 있어서의 상기 회로 노드에 연결된 핀 전자 회로 내의 누설 전류를 보상하도록, 상기 테스터 모듈을 조작하는 방법으로서,
    (가) 상기 회로 노드를 제1 전위 레벨의 전압원에 연결하는 단계,
    (나) 제2 전위 레벨로 상기 회로 노드에 전류를 공급하는 단계,
    (다) 상기 전압원으로부터 상기 회로 노드에 공급되는 전류를 측정하는 단계,
    (라) 상기 전압원으로부터 공급된 전류가 거의 0까지 감소하도록 상기 제2 전위 레벨을 선택적으로 변화시키는 단계, 그리고
    (마) 상기 회로 노드로부터 상기 전압원의 연결을 해제시키는 단계
    를 포함하는 테스터 모듈 조작 방법.
  5. 제4항에서,
    상기 제1 전위 레벨이 상기 피시험 장치의 전원 공급 핀에 인가된 양의 전위 레벨(positive potential level)과 거의 동일한 것을 특징으로 하는 테스터 모듈 조작 방법.
  6. 제4항에서,
    상기 제1 전위 레벨이 상기 피시험 장치의 전원 공급 핀에 인가된 음의 전위 레벨(negative potential level)과 거의 동일한 것을 특징으로 하는 테스터 모듈 조작 방법.
  7. 제4항에서,
    상기 회로 노드가 피시험 장치의 신호 핀에 연결되며,
    상기 (가) 단계 전에 상기 피시험 장치의 상기 신호 핀으로부터 상기 회로 노드를 연결해제하는 단계를 더 포함하는 테스터 모듈 조작 방법.
  8. 제7항에서,
    (바) 상기 피시험 장치의 상기 신호 핀에 상기 회로 노드를 다시 연결하는 단계를 더 포함하는 테스터 모듈 조작 방법.
KR1019997010010A 1997-04-30 1998-04-29 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법 KR100561557B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/846,776 1997-04-30
US08/846,776 1997-04-30
US08/846,776 US5999008A (en) 1997-04-30 1997-04-30 Integrated circuit tester with compensation for leakage current
PCT/US1998/008682 WO1998049565A1 (en) 1997-04-30 1998-04-29 Integrated circuit tester with compensation for leakage current

Publications (2)

Publication Number Publication Date
KR20010020388A KR20010020388A (ko) 2001-03-15
KR100561557B1 true KR100561557B1 (ko) 2006-03-16

Family

ID=25298916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997010010A KR100561557B1 (ko) 1997-04-30 1998-04-29 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법

Country Status (5)

Country Link
US (2) US5999008A (ko)
EP (1) EP0979413A4 (ko)
JP (1) JP2001522461A (ko)
KR (1) KR100561557B1 (ko)
WO (1) WO1998049565A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732053B1 (en) * 1998-09-30 2004-05-04 Intel Corporation Method and apparatus for controlling a test cell
US6499122B1 (en) * 1999-03-10 2002-12-24 Spectrum Digital Incorporated Adjustable voltage boundary scan adapter for emulation and test
US6590405B2 (en) 1999-04-21 2003-07-08 Advantest, Corp CMOS integrated circuit and timing signal generator using same
US6360180B1 (en) * 1999-05-10 2002-03-19 Teradyne, Inc. Driver with transmission path loss compensation
US6262585B1 (en) * 1999-06-14 2001-07-17 Intel Corporation Apparatus for I/O leakage self-test in an integrated circuit
US6445208B1 (en) 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
US6388451B1 (en) * 2000-08-16 2002-05-14 Ford Global Technologies, Inc. Leakage current cancellation device
JP2002236148A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法
US6492798B2 (en) 2001-04-27 2002-12-10 Logicvision, Inc. Method and circuit for testing high frequency mixed signal circuits with low frequency signals
JP2003075515A (ja) * 2001-08-31 2003-03-12 Mitsubishi Electric Corp 半導体集積回路の試験装置およびその試験方法
US7639002B1 (en) * 2001-12-20 2009-12-29 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods
US6937046B1 (en) * 2001-12-20 2005-08-30 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods
US6986085B2 (en) * 2002-03-08 2006-01-10 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad drivers of integrated circuits
DE50208668D1 (de) * 2002-05-13 2006-12-21 Austriamicrosystems Ag Digital-analog-umsetzer mit integrierter prüfschaltung
WO2010056343A2 (en) * 2008-11-14 2010-05-20 Teradyne, Inc. Fast open circuit detection for open power and ground pins
US20130120010A1 (en) * 2011-11-10 2013-05-16 Qualcomm Incorporated Power Measurement System for Battery Powered Microelectronic Chipsets
KR102282192B1 (ko) * 2015-07-23 2021-07-27 삼성전자 주식회사 미스매치 검출 및 보상 회로를 갖는 반도체 장치
CN107942177A (zh) * 2017-12-27 2018-04-20 四川福润得数码科技有限责任公司 一种有源信息组件测试装置及测试方法
TWI677202B (zh) * 2018-08-06 2019-11-11 瑞昱半導體股份有限公司 能夠抵銷內部訊號洩漏的無線收發機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3070786A (en) * 1958-08-21 1962-12-25 Thompson Ramo Wooldridge Inc Drift compensating circuits
US3978399A (en) * 1975-02-14 1976-08-31 Walker Magnetics Group, Inc. Integrating fluxmeter with input current compensation to cancel drift
US4321583A (en) * 1978-05-31 1982-03-23 British Aerospace Public Company, Limited Analogue to digital converter channels
US4229703A (en) * 1979-02-12 1980-10-21 Varian Associates, Inc. Zero reference and offset compensation circuit
US4331913A (en) * 1980-10-02 1982-05-25 Bell Telephone Laboratories, Incorporated Precision negative impedance circuit with calibration
US4763028A (en) * 1981-08-21 1988-08-09 Burr-Brown Corporation Circuit and method for semiconductor leakage current compensation
JP3119335B2 (ja) * 1994-03-08 2000-12-18 横河電機株式会社 Ｉｃ試験装置
US5563587A (en) * 1994-03-21 1996-10-08 Rosemount Inc. Current cancellation circuit
US5493246A (en) * 1994-09-06 1996-02-20 Motorola, Inc. Circuit and method of canceling leakage current in an analog array

Also Published As

Publication number Publication date
KR20010020388A (ko) 2001-03-15
JP2001522461A (ja) 2001-11-13
US6194911B1 (en) 2001-02-27
US5999008A (en) 1999-12-07
EP0979413A1 (en) 2000-02-16
EP0979413A4 (en) 2000-10-18
WO1998049565A1 (en) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
EP1175624B1 (en) Integrated circuit with test interface
US6118293A (en) High resolution (quiescent) supply current system (IDD monitor)
US6586921B1 (en) Method and circuit for testing DC parameters of circuit input and output nodes
US5917331A (en) Integrated circuit test method and structure
US5694063A (en) High speed IDDQ monitor circuit
US5570034A (en) Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits
US6008664A (en) Parametric test system and method
US6087843A (en) Integrated circuit tester with test head including regulating capacitor
US5552744A (en) High speed IDDQ monitor circuit
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
US6031386A (en) Apparatus and method for defect testing of integrated circuits
FI110034B (fi) Testausjärjestely ja testausmenetelmä
US11567121B2 (en) Integrated circuit with embedded testing circuitry
US7688100B2 (en) Integrated circuit and a method for measuring a quiescent current of a module
EP1635183B1 (en) Device for monitoring quiescent current of an electronic device
KR100308078B1 (ko) 집적회로
KR100438464B1 (ko) 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법
JPH11326441A (ja) 半導体試験装置
JPH11264853A (ja) コンタクト試験装置及び半導体試験装置
Hales A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing
KR100474986B1 (ko) 반도체장치
JP2000147071A (ja) アナログ回路の特性検査装置
JPH09214296A (ja) 半導体装置のシュミット入力バッファ回路とその検査方法
JPH07151819A (ja) 集積回路試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee