FI110034B - Testausjärjestely ja testausmenetelmä - Google Patents

Testausjärjestely ja testausmenetelmä Download PDF

Info

Publication number
FI110034B
FI110034B FI20000292A FI20000292A FI110034B FI 110034 B FI110034 B FI 110034B FI 20000292 A FI20000292 A FI 20000292A FI 20000292 A FI20000292 A FI 20000292A FI 110034 B FI110034 B FI 110034B
Authority
FI
Finland
Prior art keywords
component
boundary scan
digital
coupling
tested
Prior art date
Application number
FI20000292A
Other languages
English (en)
Swedish (sv)
Other versions
FI20000292A0 (fi
FI20000292A (fi
Inventor
Pekka Kaukko
Original Assignee
Elektrobit Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elektrobit Oy filed Critical Elektrobit Oy
Priority to FI20000292A priority Critical patent/FI110034B/fi
Publication of FI20000292A0 publication Critical patent/FI20000292A0/fi
Priority to PCT/FI2001/000125 priority patent/WO2001059466A1/en
Priority to EP01907597A priority patent/EP1272859A1/en
Priority to US10/203,183 priority patent/US20030067314A1/en
Publication of FI20000292A publication Critical patent/FI20000292A/fi
Application granted granted Critical
Publication of FI110034B publication Critical patent/FI110034B/fi

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555Control logic

Description

, 110034
Testausjärjestely ja testausmenetelmä
Keksinnön ala
Keksinnön kohteena on testausjärjestely, joka käsittää testattavan kytkennän, joka käsittää yhden tai useamman analogiakomponentin.
5 Keksinnön kohteena on myös testausmenetelmä yhden tai useam man analogiakomponentin käsittävän testattavan kytkennän testaamiseksi
Keksinnön tausta
Nyt esillä oleva keksintö liittyy analogisia komponentteja sisältävän kytkennän testaamiseen.
10 Elektroniikan komponentteja sisältävien kytkentöjen toiminnan tes taaminen on välttämätöntä laitteiden toimintakelpoisuuden varmistamiseksi. Puhutaan ICT-testauksesta eli In Circuit Testing - toimenpiteestä joka kohdistetaan testattavaan laitteeseen DUT (Device Under Test), jossa testattava kytkentä on. Kytkennässä olevien digitaalisten komponenttien testaamiseen on 15 mahdollista käyttää erään standardin mukaista ns. Boundary Scan -tyyppistä digitaalikomponenttia, jossa digitaalisen komponentin normaalien rakenneosien lisäksi on digitaalinen ohjauslinja, jonka kautta saadaan testauksessa käytettävä digitaalinen pulssijono Boundary Scan -tyyppisen digitaalikomponentin kytkentäelimiin, joihin on yhteydessä testattava toinen digitaalikomponentti. 20 Digitaalisella ohjauslinjalla varustettuja Boundary Scan -tyyppisiä digitaalikom-·. : ponentteja on saatavilla esimerkiksi seuraavina komponentteina: ASIC-piirit, • t» λ/ (Application Spesific Integrated Circuit), porttipiirit, DSP-prosessorit ja ohjel- ;;; moitavat fogiikkapiirit.
On olemassa lisäksi oma standardi, joka käsittelee sellaista Boun-"···’ 25 dary Scan -komponenttia, jossa digitaalisen ohjauslinjan lisäksi on analoginen mittauslinja, mutta kyseisen tyyppisten komponenttien saatavuus on huono, ja • · :. * · · niiden rakenteesta johtuen ne ovat kalliita erikoiskomponentteja.
Niinpä analogisia komponentteja sisältävien kytkentöjen testauk-sessa edelleenkin joudutaan käyttämään neulapetiä, jonka haittana on se, että 30 neulapedin käyttö vaatii tarkkoja kohdistustoimenpiteitä, ja lisäheikkoutena on *:* se, että kytkentöjen komponenttitiheyden yhä kasvaessa on vaikeaa tai peräti j.i · mahdotonta saada neulapedin neuloja mahtumaan sinne, missä neulat pitäisi ·:·*: saada kytkentään yhdistettyä, mahdotonta erityisesti jos kyseessä on BGA- kotelo eli Ball Grid Array kotelotyyppi, jossa juotoskohdat ovat komponentin 35 alla piirilevyä vasten.
2 110034
Keksinnön lyhyt selostus
Keksinnön tavoitteena on siten toteuttaa testausjärjestely ja testausmenetelmä, jotta analogisen kytkennän testaus voidaan helposti ja luotettavasti suorittaa.
5 Tämä saavutetaan keksinnönmukaisella testausjärjestelyllä, jolle on tunnusomaista, että kytkennän yhden tai useamman analogiakomponentin testaamiseksi testausjärjestely käsittää; - Boundary Scan -tyyppisen digitaalikomponentin joka käsittää yhden tai useamman kontaktielimen, joista yhden tai useamman kontaktielimen 10 kautta Boundary Scan -digitaalikomponentti on yhteydessä testattavaan kytkentään jotta Boundary Scan -digitaalikomponentin käsittämän sisäisen digitaalisen Boundary Scan -ohjauslinjan avulla on testausjärjestelyn lisäksi käsittämän ohjaimen ohjaamana annettavissa digitaalisen loogisarvoisuuden mukainen jännitetaso-ohjaus testattavalle yhden tai useamman analogiakom-15 ponentin käsittävälle kytkennälle ainakin yhteen kohtaan, - testattavaa yhden tai useamman analogisen komponentin käsittävää kytkentää ja kytkentään yhdistettyä Boundary Scan tyyppistä digitaali-komponenttia mittaavan mittarin testattavaan kytkentään kohdistetun jännitetaso-ohjauksen vaikutuksen mittaamiseksi, ja 20 - mittarin mittausinformaatiota analysoivan välineen, joka määrittää • « • '·' mittarin mittausinformaation perusteella kytkennän yhtä tai useampaa analo- gista komponenttia koskevan testaustuloksen.
·.*·: Keksinnön kohteena myös olevalle testausmenetelmälle puolestaan on tunnusomaista, että menetelmässä 25 - käytetään Boundary Scan -tyyppistä digitaalikomponenttia joka käsittää yhden tai useamman kontaktielimen, joista yhden tai useamman kontaktielimen kautta Boundary Scan -digitaalikomponentti on yhteydessä : testattavaan kytkentään, - Boundary Scan -digitaalikomponentin käsittämän sisäisen digitaa-30 lisen Boundary Scan -ohjauslinjan avulla annetaan digitaalisen loogisarvoi- suuden mukainen jännitetaso-ohjaus testattavalle yhden tai useamman analo-giakomponentin käsittävälle kytkennälle ainakin yhteen kohtaan ainakin yhden : X kontaktielimen kautta, ! - testattavaa yhden tai useamman analogisen komponentin käsittä- 35 vää kytkentää ja kytkentään yhdistettyä Boundary Scan tyyppistä digitaali- 3 110034 i i komponenttia mitataan testattavaan kytkentään kohdistetun jännitetaso-ohjauksen vaikutuksen mittaamiseksi, ja - analysoidaan mittausinformaatiota ja määritetään mittausinformaation perusteella kytkennän yhtä tai useampaa analogista komponenttia 5 koskeva yksi tai useampi testaustulos.
Keksintö perustuu siihen, että tavanomaista eli pelkällä digitaalisella ohjauslinjalla varustettua Boundary Scan -tyyppistä digitaalikomponenttia käytetään apuna testauksessa. Boundary Scan -digitaalikomponentin digitaalisen ohjauslinjan avulla annetaan ko. Boundary Scan -komponentin kontaktie-10 limiin looginen 0 tai looginen 1, joka analogiselle kytkennälle näkyy loogisen tilan 1 osalta esimerkiksi jännitteenä 5 V, ja loogisen arvon 0 osalta esimerkiksi jännitearvona 0 V. Ohjauslinjalta saatavan digitaalisen loogisarvoisen jännitetaso-ohjauksena analogiselle kytkennälle näkyvän ohjauksen vaikutusta seurataan virtamittauksella tai muulla mittauksella, josta päätellään testattavan 15 kytkennän analogiakomponenttia koskeva testaustulos. Boundary Scan -komponentti voidaan nähdä testausherätteen antajana.
Keksinnön mukaisella testausjärjestelyllä ja menetelmällä saavutetaan useita etuja. Keksinnön avulla vältytään käyttämästä neulapetiä, johon liittyy edellä mainittuja haittoja. Keksinnössä voidaan käyttää tavallista Boun-20 dary Scan -digitaalikomponenttia, jossa siis on vain digitaalinen ohjauslinja, .**: joten keksinnön avulla vältytään kalliin, erikoisrakenteisen eli digitaalisen oh- jauslinjan lisäksi analogisella mittauslinjalla varustetun Boundary Scan -kom-ponentin käyttämiseltä, jonka komponentin lisäongelma on sen huono saata-vuus. Keksinnössä käytettävä tavallinen eli vain digitaalisella ohjauslinjalla va- • · · 25 rustettu Boundary Scan -tyyppinen komponentti on massatuotantokomponent- .···. ti, joten hinta on järkevällä tasolla ja komponentin saatavuus on hyvä. Keksintö • · on nopea ja helppokäyttöinen.
• ·
Kuvioiden lyhyt selostus • · ·
Keksintöä selostetaan nyt lähemmin edullisten suoritusmuotojen 30 yhteydessä, viitaten oheisiin piirroksiin, joissa ,···, kuvio 1 esittää keksinnön ensimmäistä toteutusmuotoa, jossa • ·
Boundary Scan -digitaalikomponentti on testattavan analogiakomponentteja ! käsittävän kytkennän kanssa samalla kytkentäalustalla, kuvio 2 esittää keksinnön toista toteutusmuotoa, jossa Boundary 35 Scan -digitaalikomponentti on liittimen välityksellä yhdistetty eri kytkentäalustalla olevaan analogiakomponetteja käsittävään kytkentään.
4 110034
Kuvioihin 1 viitaten keksinnön kohteena on testausjärjestely 1, joka käsittää testattavan kytkennän 2, joka käsittää yhden tai useamman analogia-komponentin 11-12. Edullisessa toteutusmuodossa kytkennän ainakin yksi analogiakomponentti on diodi D1,12, vastus R2, 11 tai esimerkiksi kela tai ka-5 pasitanssi. Edullisesti siis kytkennän analogiakomponentit ovat passiivikompo-nentteja, ainakin osa komponenteista. Edullisesti ainakin yksi komponentti on yhden tai useamman puolijohderajapinnan käsittävä komponentti, esimerkiksi diodi tai transistori.
Kytkennän 2 yhden tai useamman analogiakomponentin 11-12 10 testaamiseksi testausjärjestely käsittää Boundary Scan -tyyppisen digitaali-komponentin 21, joka käsittää kontaktielimet 31-33, joista yhden tai useamman kontaktielimen kautta Boundary Scan -digitaalikomponentti 21 on yhteydessä testattavaan kytkentään 2, jotta Boundary Scan -digitaalikomponentin 21 käsittämättä sisäiseltä digitaaliselta Boundary Scan -ohjauslinjalta 41 on 15 testausjärjestelyn lisäksi käsittämän ohjaimen 51 ohjaamana annettavissa digitaalisen loogisarvoisuuden mukainen jännitetaso-ohjaus testattavalle yhden tai useamman analogiakomponentin 11-12 käsittävälle kytkennälle 2 ainakin yhteen kohtaan. Lisäksi testausjärjestely käsittää testattavaa yhden tai useamman analogisen komponentin 11-12 käsittävää kytkentää 2 ja siihen kyt-20 kettyä Boundary Scan komponenttia 21 mittaavan mittarin 60 testattavaan kyt-.*·: kentään 2 kohdistetun jännitetaso-ohjauksen vaikutuksen mittaamiseksi. Li- säksi testausjärjestely käsittää mittarin 60 mittausinformaatiota analysoivan välineen 70, joka määrittää virtamittarin 60 mittausinformaation perusteella kytkennän 2 yhtä tai useampaa analogista komponenttia 11-12 koskevan tes-.···. 25 taustuloksen. Mittari on edullisessa toteutusmuodossa virtamittari 60, esimer- ,···. kiksi DMM:llä (Digital Multi Meter) toteutettu.
Eräässä edullisessa toteutusmuodossa Boundary Scan -digitaali- . . komponentti 21 on IC-piiri. Kuviossa 1 Boundary Scan -digitaalikomponentti 21 • · *; / on testattavan kytkennän 2 kanssa samalla kytkentäalustalla 80. Tällöin ra-30 kenne on integroitu.
t
Keksinnön toisessa toteutusmuodossa kuviossa 2 Boundary Scan -digitaalikomponentti 21 ja testattava kytkentä 2 ovat eri kytkentäalustoilla 90 ja t ” 91. Tällöin mahdollistetaan liitettävien osien vaihtaminen tarvittaessa. Bounda- · ry Scan -digitaalikomponentti 21 on yhteydessä testattavaan kytkentään 2 yh-: " 35 distimen 600 välityksellä, edullisesti yhdistin 600 on liitinrakenne.
110034 5
Erityisesti kuvion 1 toteutusmuodosta voidaan todeta, että edullisessa toteutusmuodossa Boundary Scan -tyyppinen digitaalikomponentti 21 ja testattava yksi tai useampia analogiakomponentteja käsittävä kytkentä 2 kuuluvat samaan toiminnalliseen kytkentäkokonaisuuteen. Tällöin Boundary Scan 5 -tyyppinen digitaalikomponentti 21 ei ole pelkästään analogisen kytkennän 2 testaamiseen, vaan Boundary Scan -tyyppinen digitaalikomponentti 21 on toiminnallisessa yhteydessä analogiakytkentään 2.
Kuviossa 1 ja 2 testausjärjestely käsittää tietokoneen tai vastaavan muun kontrollointilaitteen 100, jossa toimii testausohjelmisto. Kuvioissa 1 ja 2 10 kyseinen tietokone tms. ohjauslaite 100 käsittää käyttäjäliitännän 101, joka voi esimerkiksi olla näppäimistö tai muu sopiva käyttöliittymä. Käyttöliittymä 101 voi olla myös liityntä joltakin ulkoiselta laitteelta. Keksinnön eräässä edullisessa toteutusmuodossa on jännitetaso-ohjausta suorittava ohjain 51 Boundary Scan -tyyppisen digitaalikomponentin 21 ulkopuolella oleva ohjain, joka edulli-15 sesti on edellämainitun kontrollointilaitteen 100 yhteydessä. Edullisessa toteutusmuodossa Boundary Scan -tyyppinen digitaalikomponentti 21 käsittää sisäisen ohjaimen 110, johon sisäinen digitaalinen Boundary Scan -ohjauslinja 41 on yhteydessä, ja tässä toteutusmuodossa kyseinen sisäinen ohjain 110 on yhteydessä ulkoiseen ohjaimeen 51. Ulkoisen ohjaimen 51 ja sisäisen ohjai-20 men 110 välillä on siirtoyhteys kuten esimerkiksi BST-väylä 120. Boundary • · .*·· Scan -tyyppisen digitaalikomponentin 21 sisäinen ohjain 110 on ns. TAP-/::: kontrolleri (Test Access Port). Tiedonsiirtoyhteys 120 kuten BST-väylä on tie- donsiirtoväylä, jossa siirretään kuvioiden 1 ja 2 esittämät ainakin 4 eri infor-.···. maatio-osiota. Ensimmäinen informaatio-osio TMS on ns. Test Mode Selecti- .·*·. 25 on. Toinen informaatio-osio TCK on kellopulssi, joka ohjaa informaation siirtoa.
t"’, Kolmas informaatio-osio on TDI eli Test Data In. Neljäs informaatio-osio on *“ TDO eli Test Data Out. Informaatio-osio TDI on se varsinainen ohjausdata, jonka bitit vaikuttavat vastaavien kontaktielimien 31-33 jännitetasoon, joka bitin • · · ’; " arvolla 1 on 5 V ja bitin arvolla 0 on 0 V.
30 Kontaktielimiin 31-33 liittyen Boundary Scan-komponentti 21 käsit- :Y: tää Boundary Scan -solut 131-133. Boundary Scan -komponentin 21 sisäinen ,**·. ohjauslinja 41 kulkee sisäisessä ohjaimessa 110 olevalta Test Data In -liityn- näitä mainittujen Boundary Scan -solujen 131-133 kautta takaisin sisäiselle : ohjaimelle 110 eli TAP-kontrollerille 110 ja siinä tämän sisäisen ohjaimen kä- 35 sittämään Test Data Out -liityntään. Boundary Scan komponenttien toiminnan ja sisäisen rakenteen ja muun yksityiskohtaisemman kuvauksen osalta tässä * I · . 110034 6 yhteydessä viitataan tekijöiden Bleeker, van den Eijnden ja de Jong julkaisuun ’’Boundary-Scan Test, A Practical Approach”, joka julkaisu sisällytetään kuuluvaksi tähän nyt esillä olevan keksinnön kuvaukseen.
Ohjauslinjan 41 ohjaamisen osalta todetaan vielä, että myös sellai-5 nen on mahdollista edullisen toteutusmuodon mukaisesti, että testausjärjeste-lyn käsittämä jännitetaso-ohjausta suorittava ohjain, kuten 51 edellä, on Boundary Scan -tyyppisen digitaalikomponentin sisäinen ohjain, kuten 110 edellä. Tällöin olisi kuvioiden esittämän ulkoisen ohjaimen 51 toimintoja integroitu sisäiseen ohjaimeen 110, joka siis ei tarvisi enää ulkoista ohjausta joka kuviois-10 sa esiintyy.
Boundary Scan -digitaalikomponentin 21 tarvitsema käyttöjännite +5 V syötetään testausjärjestelyn jännitelähteeltä 150 tms. teholähteeltä Boundary Scan -digitaalikomponentin 21 liityntään 160, ja vastaavasti maa-potentiaaliyhteys GND kytketään Boundary Scan -digitaalikomponentin 21 lii-15 tyntään 161. Käyttöjännite on yhteydessä soluille 131-133. Lähde 150 voi olla mittarissakin 60.
Testattavassa kytkennässä 2 olevan komponentin 11 eli vastuksen R2 testaamisen osalta voidaan todeta, että kyseessä on edullisesti ainakin kaksivaiheinen ohjaustoiminta.
20 Vaihe A on sellainen, että ohjaimen 51 ohjaamana kellopulssin TCK
määräämällä tahdilla Boundary Scan -komponentille 21 siirretään kolme nollaa 000 käsittävä pulssi ohjauslinjan 41 kautta. Vasemmanpuoleisin bitti eli en-simmäinen bitti eli perimmäisen kontaktielimen 33 jännitetasoa kontrolloiva bitti .···. on siis 0. Tällöin kontaktielimen 33 kautta vastukselle R2 eli analogiakompo-,···. 25 nentille 11 tulee 0 voltin jännite, joka vastaa samaa potentiaalitasoa kuin kom- ponentin 11, R2 toisen pään maadoitus kohdassa 161. Tällöin virtamittari 60 • · *** mittaa virran, jota on muodostamassa vain virta 11, eli BS-komponentin 21 vir- , , rankulutus. Kyseinen mittaustulos välitetään väylän 180 tai muun siirtoyhtey-• · · " den kautta tietokoneelle 100 tai muulle laitteelle, jossa mittausinformaatiota 30 analysoiva väline 70 on.
Vaiheessa B ohjausyksikkö 51 alkaa siirtää Boundary Scan -kom- ponentille 21 kellopulssin TCK määräämällä tahdilla sellaista ohjauspulssia , ·] 001, jonka ensimmäisenä bittinä on looginen arvo 1, joka vastaa esimerkiksi 5 • · · :·· : voltin jännitettä, ja toinen ja kolmas bitti ovat arvoja 0 vastaten esimerkiksi 0 35 voltin jännitettä. Koska komponentin 11 eli vastuksen R2 toinen pää on maa-potentiaalissa GND, niin tällöin vastuksen 11 yli vallitsee 5 voltin suuruinen 7 110034 jännite, joka aikaansaa tietynsuuruisen virran I3 kyseisen komponentin 11 eli vastuksen R2 läpi. Virtamittari 60 mittaa kyseisen virran I3 ja virran 11 summa-virran ja välittää sen siirtotien 180 kautta tietokoneelle tai muulle laitteelle 100, jossa on väline 70 mittausinformaation analysointiin.
5 Päätteeksi väline 70 määrittää vaiheiden A ja B mukaisten virtamit- tausten välisen muutoksen perusteella, edullisesti erotuksen perusteella onko komponentti 12 eli R2 kunnossa. Väline 70 voi olla ohjelma, prosessori, erillis-komponenttitoteutus, edellisten jonkinlainen yhdistelmä tai jokin muut vastaava. Sama pätee ohjauslaitteelle 100.
10 Vaiheiden A ja B suoritusjärjestyksellä ei ole merkitystä.
Edellä esitetty kaksivaiheinen tapa voidaan yleisemmällä tasolla esittää siten, että edullisessa toteutusmuodossa Boundary Scan -tyyppisen di-gitaalikomponentin 21 sisäinen digitaalinen Boundary Scan -ohjauslinja 41 on järjestetty antamaan testattavalle kytkennälle loogisarvoisena ensimmäistä 15 tyyppiä, esim. 0 V (bitin arvo 0), olevan jännitetaso-ohjauksen, jonka vallitessa mittari 60, edullisesti virtamittari, on järjestetty mittaamaan ensimmäisen mittausarvon, edullisesti virta-arvon 11. Lisäksi ohjauslinja 41 on järjestetty aikaansaamaan ensimmäistä tyyppiä olleeseen jännitetaso-ohjaukseen nähden poikkeavaa toista tyyppiä olevan jännitetaso-ohjauksen, esim. 5 V, bitin arvo 1, 20 jonka jännitetaso-ohjauksen vallitessa mittari 60, edullisesti virtamittari, on jär- » · ,’·· jestetty mittaamaan toisen mittausarvon, edullisesti virta-arvon , 11+13. Mittarin γ: 60, edullisesti virtamittarin 60, mittausinformaatiota analysoiva väline 70 on järjestetty määrittämään yhtä tai useampaa analogista komponenttia 11,12 eli .**·. D1, R2 koskevan testaustuloksen mittausarvojen välisen muutoksen perus- ,···. 25 teella, edullisesti mittausarvojen välisen erotuksen ΔΙ = I3 perusteella. BS- komponentin 21 ohjauslinjan 41 ohjauspulssin avulla siis joko määrätään mi-tattavaksi vain BS-komponentin 21 virrankulutus tai BS-komponentin 21 ja ja analogiakomponentin yhteinen virrankulutus.
I * » ’· "· Mikäli analysoivalla välineellä 70 tai muualla testausjärjestelyssä on 30 tiedossa mitä suuruusluokkaa virran muutoksen AI tulisi olla vastuksen 11 eli :Y: R2 mukaiselle 100 ohm vastukselle 5 V suuruisella jännitemuutoksella, niin . ’". siinä tapauksessa saadaan testaustulos selville jo vertaamalla virranmuutosta AI tiedossa olevaan vertailuarvoon. Toinen tapa voi olla se, että komponenttiin * * » ·'·’·! 11 eli vastukseen R2 kohdistunut jännitteen muutos 5 V jaetaan esille saadun 35 virranmuutoksen arvolla, jolloin saadaan esille mitä mittaus antaa tulokseksi 8 110034 vastuksen R2 resistanssiksi, ja ko. laskettua resistanssin arvoa verrataan vertailuarvoon, joka kuvioiden 1-2 esimerkissä siis olisi 100 ohm.
Myös komponentille 12 eli diodille D1 voidaan tehdä vastaavan periaatteen mukainen ohjaus ja mittaus.
5 Bittijonolla 100 kuten myös bittijonolla 110 diodin D1 yli on myötä- suuntainen jännite + 5 V, jolloin diodi D1 johtaa aikaansaaden virran I2, jolloin virtamittarilla 60 on mitattavissa Boundary Scan komponentin 21 kuluttaman virran 11 ja diodin D1 virran I2 summavirta 11+12. Tällöin havaitaan onko diodi paikallaan ja onko se oikeinpäin kytketty. Virran 12 määrän perusteella voidaan 10 selvittää jopa diodin tyyppi, jos ennalta tiedetään virran ja diodityypin välinen riippuvuus. Virta I2 saadaan kun summamittauksesta 11+12 vähennetään bitti-jonon 000 mukaisessa tilanteessa mitattu Boundary Scan komponentin virta 11. Bittijonolla 001 kuten myös bittijonolla 011 diodin yli on estosuuntainen jännite jolloin virran I2 pitäisi olla nolla. Tällöin mittarin 60 avulla havaitaan on-15 ko diodi D1 kytketty oikeinpäin. Bittijonolla 000 tai 010 diodin D1 yli ei ole mitään jännitettä koska sama potentiaali on diodin molemmin puolin. Keskimmäisellä bitillä ei ole merkitystä.
Menetelmänä tarkastellen keksinnöstä voidaan todeta seuraavaa.
Boundary Scan -digitaalikomponentin 21 käsittämän sisäisen digitaalisen 20 Boundary Scan -ohjauslinjan 41 avulla aikaansaadaan digitaalisen loogisar- ·. : voisuuden mukainen jännitetaso-ohjaus, esim. 0V, tai esim. + 5V, testattavalle yhden tai useamman analogiakomponentin 11, 12 käsittävälle kytkennälle 2 ; . ainakin yhteen kohtaan ainakin yhden kontaktielimen 31, 33 kautta. Sitten • testattavaa yhden tai useamman analogisen komponentin 11, 12 käsittävää 25 kytkentää 2 ja kytkentään 2 yhdistettyä Boundary Scan tyyppistä digitaalikom-ponenttia kokonaisuutena mitataan testattavaan kytkentään kohdistetun jän- • · · nitetaso-ohjauksen vaikutuksen mittaamiseksi. Sitten analysoidaan mittausinformaatiota ja määritetään mittausinformaation perusteella kytkennän yhtä tai useampaa analogista komponenttia koskeva yksi tai useampi testaustulos.
>1": 30 Edullisessa toteutusmuodossa toimitaan vaiheittain. Tällöin Boun dary Scan -tyyppisen digitaalikomponentin 21 digitaalisen Boundary Scan -oh-jauslinjan 41 avulla tuotetaan testattavalle kytkennälle 2 ensimmäistä tyyppiä '·;·1 oleva jännitetaso-ohjaus, jonka vallitessa mitataan ensimmäisen mittausarvo. : Sitten tuotetaan ensimmäistä tyyppiä olleeseen jännitetaso-ohjaukseen näh- 35 den poikkeavaa toista tyyppiä oleva jännitetaso-ohjaus, jonka vallitessa mitataan toinen mittausarvo. Ja päätteeksi analysoidaan saatua mittausinformaa- 9 110034 tiota ja määritetään yhtä tai useampaa analogista komponenttia koskeva yksi tai useampi testaustulos mittausarvojen välisen muutoksen perusteella. Edullisesti on kyse siitä, että mittaus suoritetaan virtaa mittaamalla. Edullisesti testaustulos määritetään mittausarvojen välisen erotuksen perusteella. Menetel-5 mässä annetaan jännitetaso-ohjaus testattavalle yhden tai useamman analo-giakomponentin käsittävälle kytkennälle ainakin kahteen kohtaan. Ja kaksivai-heisesti, joten saadaan esille muutos kuten erotus.
Vaikka keksintöä on edellä selostettu viitaten oheisten piirustusten mukaiseen esimerkkiin, on selvää, ettei keksintö ole rajoittunut siihen, vaan 10 sitä voidaan muunnella monin tavoin oheisten patenttivaatimusten esittämän keksinnöllisen ajatuksen puitteissa.
• · • · • · · • ·
• M
• · • · · • · · * · · • · · • · • · • · • · · * f · • · * · · • · * · · • · · ♦ · ·
• I
• · • · • · ·
Ml · 1 » » · ·

Claims (26)

10 1 10034
1 Testausjärjestely, joka käsittää - testattavan kytkennän (2), joka käsittää yhden tai useamman analogiakomponentin (11, 12), 5 tunnettu siitä, että kytkennän (2) yhden tai useamman analo giakomponentin testaamiseksi testausjärjestely käsittää - Boundary Scan -tyyppisen digitaalikomponentin (21) joka käsittää yhden tai useamman kontaktielimen (31-33), joista yhden tai useamman kon-taktielimen kautta Boundary Scan -digitaalikomponentti (21) on yhteydessä 10 testattavaan kytkentään (2) jotta Boundary Scan -digitaalikomponentin (21) käsittämän sisäisen digitaalisen Boundary Scan -ohjauslinjan (41) avulla on testausjärjestelyn lisäksi käsittämän ohjaimen (51) ohjaamana annettavissa digitaalisen loogisarvoisuuden mukainen jännitetaso-ohjaus testattavalle yhden tai useamman analogiakomponentin käsittävälle kytkennälle (2) ainakin 15 yhteen kohtaan, - testattavaa yhden tai useamman analogisen komponentin käsittävää kytkentää (2) ja kytkentään yhdistettyä Boundary Scan tyyppistä digitaali-komponenttia mittaavan mittarin (60) testattavaan kytkentään kohdistetun jännitetaso-ohjauksen vaikutuksen mittaamiseksi, ja . . 20 - mittarin (60) mittausinformaatiota analysoivan välineen (70), joka määrittää mittarin (60) mittausinformaation perusteella kytkennän yhtä tai use- I » » ] ampaa analogista komponenttia koskevan testaustuloksen. '· ·: 2. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu siitä, että testausjärjestelyn käsittämä jännitetaso-ohjausta suorittava ohjain 25 (51) on Boundary Scan -tyyppisen digitaalikomponentin ulkopuolella oleva ul- koinen ohjain.
3. Patenttivaatimuksen 2 mukainen testausjärjestely, tunnettu .·. | siitä, että Boundary Scan -tyyppinen digitaalikomponentti käsittää sisäisen .···! ohjaimen (110) johon sisäinen digitaalinen Boundary Scan -ohjauslinja (41) on ’·* 30 yhteydessä, ja että sisäinen ohjain (110) on yhteydessä ulkoiseen ohjaimeen (51). • · #
4. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu : siitä, että testausjärjestelyn käsittämä jännitetaso-ohjausta suorittava ohjain (51) on Boundary Scan -tyyppisen digitaalikomponentin sisäinen ohjain.
5. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu siitä, että Boundary Scan -tyyppisen digitaalikomponentin sisäinen digitaalinen H 110034 Boundary Scan -ohjauslinja (41) on järjestetty aikaansaamaan testattavalle kytkennälle ensimmäistä tyyppiä olevan jännitetaso-ohjauksen, jonka vallitessa mittari on järjestetty mittaamaan ensimmäisen mittausarvon, ja että ohjaus-linja on järjestetty aikaansaamaan ensimmäiseen jännitetaso-ohjaukseen 5 nähden poikkeavaa toista tyyppiä olevan jännitetaso-ohjauksen, jonka vallitessa mittari on järjestetty mittaamaan toisen mittausarvon, ja että mittarin mittausinformaatiota analysoiva väline (70) on järjestetty määrittämään yhtä tai useampaa analogista komponenttia koskevan testaustuloksen mittausarvojen välisen muutoksen perusteella.
6. Patenttivaatimuksen 5 mukainen testausjärjestely, tunnettu siitä, että mittausarvo on virta-arvo.
7. Patenttivaatimuksen 5 mukainen testausjärjestely, tunnettu siitä, että mittausarvojen välinen muutos on mittausarvojen erotus.
8. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu 15 siitä, että Boundary Scan -tyyppinen digitaalikomponentti ja testattava yksi tai useampia analogiakomponentteja käsittävä kytkentä kuuluvat samaan toiminnalliseen kytkentäkokonaisuuteen.
9. Patenttivaatimuksen 1 tai 2 mukainen testausjärjestely, tunnettu siitä, että Boundary Scan -digitaalikomponentti on testattavan kytken- 20 nän kanssa samalla kytkentäalustalla. ·. : 10. Patenttivaatimuksen 1 tai 2 mukainen testausjärjestely, t u n - n e 11 u siitä, että Boundary Scan -digitaalikomponentti ja testattava kytkentä ; . ovat eri kytkentäalustoilla.
11. Patenttivaatimuksen 1, 2 tai 10 mukainen testausjärjestely, *···’ 25 tunnettu siitä, että Boundary Scan -digitaalikomponentti on yhteydessä testattavaan kytkentään yhdistimen (600) välityksellä. :..s: 12. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu siitä, että yhdistin on liitinrakenne.
13. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu • · • 30 siitä, että Boundary Scan-digitaalikomponentti on IC-piiri. .·. 14. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu • > · siitä, että testattavan kytkennän ainakin yksi analogiakomponentti on passiivi-’··* komponentti.
15. Patenttivaatimuksen 1 tai 14 mukainen testausjärjestely, t u n - 35 nettu siitä, että testattavan kytkennän ainakin yksi analogiakomponentti on yksi tai useampia puolijohderajapintoja käsittävä komponentti. 12 110034
16. Patenttivaatimuksen 1, 14 tai 15 mukainen testausjärjestely, tunnettu siitä, että testattavan kytkennän ainakin yksi analogiakompo-nentti on diodi tai transistori.
17. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu 5 siitä, että testattavan kytkennän ainakin yksi analogiakomponentti on vastus, kela tai kapasitanssi.
18. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu siitä, että Boundary Scan -digitaalikomponentti on yhteydessä testattavaan kytkentään ainakin kahden kontaktielimen (31, 33) kautta, jotta Boundary Scan 10 -digitaalikomponentin käsittämän sisäisen digitaalisenta Boundary Scan -oh-jauslinjan avulla on testausjärjestelyn käsittämän ohjaimen ohjaamana annettavissa digitaalisen loogisarvoisuuden mukainen jännitetaso-ohjaus testattavalle yhden tai useamman analogiakomponentin käsittävälle kytkennälle ainakin kahteen kohtaan.
19. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu siitä, että mittari on virtamittari.
20. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu siitä, että eräällä jännitetaso-ohjauksella mittari saa mitattavakseen Boundary Scan digitaalikomponentin kautta kulkevaa mitattavaa signaalia.
21. Patenttivaatimuksen 1 mukainen testausjärjestely, tunnettu ·. : siitä, että eräällä toisella jännitetaso-ohjauksella mittari saa mitattavakseen Boundary Scan digitaalikomponentin ja yhden tai useamman analogisen kom- . ponentin kautta kulkevaa mitattavaa signaalia.
22. Testausmenetelmä yhden tai useamman analogiakomponentin 25 käsittävän testattavan kytkennän testaamiseksi, '···* tunnettu siitä, että menetelmässä • · · - käytetään Boundary Scan -tyyppistä digitaalikomponenttia (21) joka käsittää yhden tai useamman kontaktielimen (31-33), joista yhden tai use-ämmän kontaktielimen kautta Boundary Scan -digitaalikomponentti (21) on ·'**: 30 yhteydessä testattavaan kytkentään (2), - Boundary Scan -digitaalikomponentin (21) käsittämän sisäisen di- I · · gitaalisen Boundary Scan -ohjauslinjan (41) avulla annetaan digitaalisen loogi- t I sarvoisuuden mukainen jännitetaso-ohjaus testattavalle yhden tai useamman : analogiakomponentin käsittävälle kytkennälle (2) ainakin yhteen kohtaan aina- ·;··· 35 kin yhden kontaktielimen kautta, 13 110034 - testattavaa yhden tai useamman analogisen komponentin käsittävää kytkentää (2) ja kytkentään yhdistettyä Boundary Scan tyyppistä digitaali-komponenttia (21) mitataan testattavaan kytkentään kohdistetun jännitetaso-ohjauksen vaikutuksen mittaamiseksi, ja 5. analysoidaan mittausinformaatiota ja määritetään mittausinfor maation perusteella kytkennän yhtä tai useampaa analogista komponenttia koskeva yksi tai useampi testaustulos.
23. Patenttivaatimuksen 22 mukainen testausmenetelmä, tunnettu siitä, että ;
10. Boundary Scan -tyyppisen digitaalikomponentin digitaalisen Boundary Scan -ohjauslinjan avulla tuotetaan testattavalle kytkennälle ensimmäistä tyyppiä oleva jännitetaso-ohjaus, jonka vallitessa mitataan ensimmäisen mittausarvo, - tuotetaan ensimmäistä tyyppiä olleeseen jännitetaso-ohjaukseen 15 nähden poikkeavaa toista tyyppiä oleva jännitetaso-ohjaus, jonka vallitessa mitataan toinen mittausarvo - analysoidaan saatua mittausinformaatiota ja määritetään yhtä tai useampaa analogista komponenttia koskeva yksi tai useampi testaustulos mittausarvojen välisen muutoksen perusteella. 20 24.Patenttivaatimuksen 22 tai 23 mukainen testausmenetelmä, ·. : tunnettu siitä, että mittaus suoritetaan virtaa mittaamalla • 25. Patenttivaatimuksen 23 mukainen testausmenetelmä, tun- ! . n e 11 u siitä, että yhtä tai useampaa analogista komponenttia koskeva yksi tai useampi testaustulos määritetään mittausarvojen välisen erotuksen perus-25 teella
26. Patenttivaatimuksen 22, 23, tai 24 mukainen testausmenetelmä, tunnettu siitä, että menetelmässä annetaan jännitetaso-ohjaus testattavalle yhden tai useamman analogiakomponentin käsittävälle kytkennälle aina-kin kahteen kohtaan. » * * 14 110034
FI20000292A 2000-02-11 2000-02-11 Testausjärjestely ja testausmenetelmä FI110034B (fi)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FI20000292A FI110034B (fi) 2000-02-11 2000-02-11 Testausjärjestely ja testausmenetelmä
PCT/FI2001/000125 WO2001059466A1 (en) 2000-02-11 2001-02-12 Testing arrangement and testing method
EP01907597A EP1272859A1 (en) 2000-02-11 2001-02-12 Testing arrangement and testing method
US10/203,183 US20030067314A1 (en) 2000-02-11 2001-02-12 Testing arrangement and testing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20000292 2000-02-11
FI20000292A FI110034B (fi) 2000-02-11 2000-02-11 Testausjärjestely ja testausmenetelmä

Publications (3)

Publication Number Publication Date
FI20000292A0 FI20000292A0 (fi) 2000-02-11
FI20000292A FI20000292A (fi) 2001-08-12
FI110034B true FI110034B (fi) 2002-11-15

Family

ID=8557451

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20000292A FI110034B (fi) 2000-02-11 2000-02-11 Testausjärjestely ja testausmenetelmä

Country Status (4)

Country Link
US (1) US20030067314A1 (fi)
EP (1) EP1272859A1 (fi)
FI (1) FI110034B (fi)
WO (1) WO2001059466A1 (fi)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149514B1 (en) * 1997-07-30 2006-12-12 Bellsouth Intellectual Property Corp. Cellular docking station
US8543098B2 (en) 2002-07-15 2013-09-24 At&T Intellectual Property I, L.P. Apparatus and method for securely providing communications between devices and networks
US8416804B2 (en) 2002-07-15 2013-04-09 At&T Intellectual Property I, L.P. Apparatus and method for providing a user interface for facilitating communications between devices
US8526466B2 (en) * 2002-07-15 2013-09-03 At&T Intellectual Property I, L.P. Apparatus and method for prioritizing communications between devices
US8554187B2 (en) * 2002-07-15 2013-10-08 At&T Intellectual Property I, L.P. Apparatus and method for routing communications between networks and devices
US8533070B2 (en) 2002-07-15 2013-09-10 At&T Intellectual Property I, L.P. Apparatus and method for aggregating and accessing data according to user information
US8380879B2 (en) 2002-07-15 2013-02-19 At&T Intellectual Property I, L.P. Interface devices for facilitating communications between devices and communications networks
DE10252326A1 (de) * 2002-11-11 2004-05-27 Infineon Technologies Ag Elektronisches Element mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen des elektronischen Elements
DE10335809B4 (de) 2003-08-05 2010-07-01 Infineon Technologies Ag Integrierte Schaltung mit einem zu testenden elektronischen Schaltkreis und Testsystem-Anordnung zum Testen der integrierten Schaltung
US20110018550A1 (en) * 2008-03-31 2011-01-27 Nxp B.V. Integrated circuit with test arrangement, integrated circuit arrangement and text method
US8558553B2 (en) 2008-12-16 2013-10-15 Infineon Technologies Austria Ag Methods and apparatus for selecting settings for circuits
US8664921B2 (en) * 2011-08-04 2014-03-04 Tektronix, Inc. Means of providing variable reactive load capability on an electronic load
CN111679650B (zh) * 2020-06-08 2021-06-18 中车洛阳机车有限公司 一种试验lkj2000型列车运行监控记录装置性能的简易方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI100829B (fi) * 1991-10-08 1998-02-27 Matti Weissenfelt Testausmenetelmä ja testauslaite
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
GB2268277B (en) * 1992-06-17 1995-11-08 Siemens Plessey Electronic Improvements in or relating to electronic circuit test apparatus
GB2278689B (en) * 1993-06-02 1997-03-19 Ford Motor Co Method and apparatus for testing integrated circuits
US5887001A (en) * 1995-12-13 1999-03-23 Bull Hn Information Systems Inc. Boundary scan architecture analog extension with direct connections
US6199182B1 (en) * 1997-03-27 2001-03-06 Texas Instruments Incorporated Probeless testing of pad buffers on wafer

Also Published As

Publication number Publication date
FI20000292A0 (fi) 2000-02-11
WO2001059466A1 (en) 2001-08-16
EP1272859A1 (en) 2003-01-08
WO2001059466A8 (en) 2001-10-11
FI20000292A (fi) 2001-08-12
US20030067314A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
US20220018900A1 (en) Ieee 1149.1 interposer method and apparatus
US6586921B1 (en) Method and circuit for testing DC parameters of circuit input and output nodes
US5396170A (en) Single chip IC tester architecture
FI110034B (fi) Testausjärjestely ja testausmenetelmä
JP3437872B2 (ja) 信号混在下での集積回路のテスト方法およびその装置
US7159159B2 (en) Circuit and method for adding parametric test capability to digital boundary scan
KR100561557B1 (ko) 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법
US7263640B2 (en) LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module
US7023366B1 (en) Using a parametric measurement unit for converter testing
US5760596A (en) Testing series passive components without contacting the driven node
Sunter et al. Contactless digital testing of IC pin leakage currents
KR960703232A (ko) 회로기판에 접속된 ic용 테스트 시스템 및 방법(process and device for testing an integrated circuit soldered on a board)
US6865703B2 (en) Scan test system for semiconductor device
US7443180B2 (en) On-chip probing apparatus
US10139448B2 (en) Scan circuitry with IDDQ verification
Hales A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing
US6498507B1 (en) Circuit for testing an integrated circuit
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法
JP2000147071A (ja) アナログ回路の特性検査装置
KR100608436B1 (ko) 듀얼포트 릴레이를 이용한 소자의 누설전류 측정 방법 및장치
RU2307367C1 (ru) Вспомогательный блок для индикации контакта измерительного прибора с проверяемым объектом
JP5458504B2 (ja) 半導体装置の試験方法及びその装置
EP0286920A2 (en) Method and apparatus for high accuracy measurement of VLSI components
Sunter Implementing and Using a Mixed-Signal Test Bus
Bushnell et al. Analog Test Bus Standard

Legal Events

Date Code Title Description
PC Transfer of assignment of patent

Owner name: ELEKTROBIT TESTING OY

Free format text: ELEKTROBIT TESTING OY

PC Transfer of assignment of patent

Owner name: ELEKTROBIT SYSTEM TEST OY

Free format text: ELEKTROBIT SYSTEM TEST OY

MM Patent lapsed