CN103310853A - 一种带内建自测试的电源开关电路 - Google Patents

Abstract

本发明提出了一种带内建自测试的电源开关电路，在设计电路中植入一种提供自我测试功能的电路，在低功耗系统上实现电源开关内部自检，在出现晶体管开路或者短路时给予提示，以免产生性能损失。本电路可以降低器件测试对自动测试设备（ATE）的依赖程度，首先，在测试电源开关时用了完整的电源测试信号和更少的测试周期；其次，在电源管理操作上，当开启休眠的模块或者关闭正在工作的模块时，部分内建自测试电路可以被复用，电源开关一个接着一个被激活/休眠，在不增加电路和功耗的情况下，降低电源噪声的峰值，减小对芯片工作的影响。

Description

一种带内建自测试的电源开关电路

技术领域

本发明涉及开关电源，尤其是一种带内建自测试的电源开关电路。

背景技术

随着集成电路的规模和集成度的提高，特别是片上系统(System-on-Chip，SoC)的出现，越来越多的功能被集成到一个芯片上。这使得芯片测试中的目标故障数目大大增加，从而导致测试数据量随之激增。测试数据量的增加和测试通道带宽的限制使得测试应用时间随之增加。研究表明，测试数据量的增加显著提高测试成本。

内建自测试（Built-InSelf-Test,BIST）的测试思路在于，当电路转入测试模式时，电源测试信号和响应检测由电路内部的某些结构自动产生，而不是要求外部施加电源测试信号确定所得到的测试结果是否正确。被测电路一般是一些嵌入在SoC芯片中的IP核，外界通过与测试控制器通信进行控制，启动控制器进入内建自测试模式。它将启动测试码生成器，生成预先设计好的一系列测试信号，施加给被测电路，电路的响应被输出响应分析器捕获并与预期的结果进行比较。

目前，内建自测试方案已经被广泛的应用以解决SoC测试中的测试数据过大和测试速度慢的问题。但是对于片上系统，用于控制电源供电的电源开关往往是测试中的盲点。无法正常工作的电源开关除了会增加功耗，还会影响电路的正常工作。因此，针对电源开关进行可测性设计非常有必要。

发明内容

本发明的目的是针对目前低功耗芯片的电源开关需求，提供了一种带内建自测试的电源开关电路。

为实现上述发明目的，本发明采用的技术方案是：一种带内建自测试的电源开关电路，其特征是：包括多路选择器、增强电源开关、相位发生器、控制器及放电模块；其中：

多路选择器的输入信号分别是测试使能信号，电源控制信号和控制器输出的电源测试信号，多路选择器的输出为电源门控信号，通过测试使能信号在电源控制信号及电源测试信号中选择一个信号作为电源门控信号输出至增强电源开关；当测试使能信号为高电平时，电源测试信号作为电源门控信号输出；当测试使能信号为低电平时，电源控制信号作为电源门控信号输出；

增强电源开关采用N个结构完全一致的增强电源开关级联，N=1，…N，为正整数，各级增强电源开关的输入信号均包括复位信号、电源门控信号、时钟信号和相位发生器输出的第一相位时钟，各级增强电源开关的输出信号均包括门控电源和同步电源信号，第一级增强电源开关的电源门控信号输入端连接多路选择器输出的电源门控信号，第一级增强电源开关输出的同步电源信号与第二级增强电源开关的电源门控信号输入端相连，第二级增强电源开关输出的同步电源信号与第三级增强电源开关的电源门控信号输入端相连，依此类推，直至增强电源开关N-1的输出的同步电源信号与增强电源开关N的电源门控信号输入端相连，增强电源开关N的输出同步电源信号空接；每个增强电源开关包括一个D触发器DFF2、一个二输入或门OR2和一个PMOS晶体管，第一级增强电源开关的D触发器的数据输入端连接电源门控信号，D触发器的数据输出端输出同步电源信号，后续各级增强电源开关的D触发器的数据输入端依次连接前一级输出的同步电源信号，各级增强电源开关的时钟输入端口连接时钟信号，复位端口连接复位信号，D触发器的反相数据输出端连接二输入或门OR2的一个输入端，二输入或门OR2的另一输入端与相位发生器输出的第一相位时钟连接，二输入或门OR2的输出和PMOS晶体管的栅端连接，PMOS晶体管的源端和电源连接，PMOS晶体管的漏端输出门控电源；

相位发生器的输入为时钟信号，输出为第一相位时钟信号和第二相位时钟信号；相位发生器包括延时模块DLY3、二输入或门OR3及二输入与门AND3；延时模块DLY3的输入为时钟信号，输出的延迟时钟信号分别连接二输入或门OR3及二输入与门AND3的其中一个输入端，二输入或门OR3及二输入与门AND3的另一个输入端均连接时钟信号，二输入或门OR3的输出为第一相位时钟信号，二输入与门AND3的输出为第二相位时钟信号；

放电模块的输入信号包括相位发生器输出的第二相位时钟信号、测试使能信号、复位信号、控制器输出的放电控制信号、时钟信号和增强电源开关输出的门控电源；放电模块包括非门INV4、D触发器DFF4、三输入与门AND4和一个NMOS管；非门INV4的输入端与时钟信号连接，非门INV4的输出端与D触发器DFF4的时钟端口连接，D触发器DFF4的数据输入端与放电控制信号连接，D触发器DFF4的复位端口与复位信号连接，D触发器DFF4的反相数据输出端与三输入与门AND4的其中一个输入端连接，三输入与门AND4的另一个输入端与第二相位时钟连接，三输入与门AND4的第三个输入端与测试使能信号连接，三输入与门AND4的输出与NMOS管的栅端连接；NMOS管的漏端与门控电源连接，源端接地；

控制器采用与增强电源开关对应的N级，各级输入信号分别是时钟信号、复位信号、测试使能信号和门控电源，各级控制器的输出是电源测试信号和放电控制信号，控制器根据要检测的增强电源开关的数目N的不同有三种情况；

控制器N>2时，包括反相器INVa、INVb、INVc、INVd和INVe、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDg、ANDh、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORa和XORb、D触发器DFFa、DFFb、DFFc、DFFd1；二输入与门ANDj的输入端分别连接测试使能信号和时钟信号，控制器中所有D触发器的时钟端口均连接二输入与门ANDj的输出端，控制器中所有D触发器的复位端口均连接复位信号，D触发器DFFa的数据输入端连接二输入或门ORa的输出端，D触发器DFFb的数据输入端与三输入或门ORb的输出端、二输入与门ANDi的其中一个输入端以及二输入与门ANDh的其中一个输入端连接，D触发器DFFc的数据输入端与二输入或门ORc的输出端、二输入与门ANDi的另一个输入端、反相器INVe的输入端连接，反相器INVe的输出端连接二输入与门ANDh的另一个输入端，二输入与门ANDi的输出端输出放电控制信号，二输入与门ANDh的输出端连接D触发器DFFd1的数据输入端，D触发器DFFd1的数据输出端连接二输入异或门XORa的其中一个输入端，二输入异或门XORa的另一个输入端连接至D触发器DFFdN-1的数据输出端，D触发器DFFa的数据输出端与二输入或门ORa的其中一个输入端、反相器INVd的输入端、三输入与非门NANDa的其中一个输入端连接，三输入与非门NANDa的第二个输入端连接二输入或门ORd的一个输入端，三输入与非门NANDa的第三个输入端与二输入或门ORd的另一个输入端、D触发器DFFc的数据输出端、反相器INVb的输入端、三输入与门ANDa的其中一个输入端、三输入与门ANDb的其中一个输入端、三输入与门ANDc的其中一个输入端、二输入与门ANDe的其中一个输入端连接，DFFb的数据输出端与反相器INVa的输入端、三输入与门ANDa的第二个输入端、三输入与门ANDb的第二个输入端、二输入与门ANDd的其中一个输入端连接，二输入或门ORd的输出端连接二输入异或门XORb的其中一个输入端，二输入异或门XORb的另一个输入端连接门控电源，二输入异或门XORb的输出为测试响应信号，与反相器INVc的输入端、三输入与门ANDb的第三个输入端、二输入与门ANDe的另一个输入端连接，反相器INVa的输出端连接三输入与门ANDc的第二个输入端、三输入与门ANDf的其中一个输入端，反相器INVc的输出端连接三输入与门ANDc的第三个输入端，反相器INVb的输出端连接二输入与门ANDd的另一个输入端，反相器INVd的输出端连接三输入与门ANDf的第二个输入端，三输入与门ANDf的第三个输入端连接三输入与门ANDa的第三个输入端，三输入与门ANDa的输出端连接二输入或门ORa的另一个输入端，三输入与门ANDb、三输入与门ANDc及二输入与门ANDd输出端分别连接三输入或门ORb的三个输入端，二输入与门ANDe的输出端连接二输入或门ORc的其中一个输入端，二输入或门ORc的另一个输入端连接二输入与门ANDg的输出端，二输入与门ANDg的其中一个输入端连接三输入与门ANDf的输出端，二输入与门ANDg的另一个输入端连接二输入异或门XORa的输出端；

控制器N=2时不需要DFFd1触发器，包括反相器INVa、INVb、INVc和INVd、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORb、D触发器DFFa、DFFb、DFFc；INVa、INVb、INVc、INVd和INVe、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDg、ANDh、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORa和XORb、D触发器DFFa、DFFb、DFFc、DFFd1二输入与门ANDj的输入端分别连接测试使能信号和时钟信号，控制器中所有D触发器的时钟端口均连接二输入与门ANDj的输出端，控制器中所有D触发器的复位端口均连接复位信号，D触发器DFFa的数据输入端连接二输入或门ORa的输出端，D触发器DFFb的数据输入端与三输入或门ORb的输出端、二输入与门ANDi的其中一个输入端连接，D触发器DFFc的数据输入端与二输入或门ORc的输出端、二输入与门ANDi的另一个输入端连接，二输入与门ANDi的输出端输出放电控制信号，D触发器DFFa的数据输出端与二输入或门ORa的其中一个输入端、反相器INVd的输入端、三输入与非门NANDa的其中一个输入端连接，三输入与非门NANDa的第二个输入端连接二输入或门ORd的一个输入端，三输入与非门NANDa的第三个输入端与二输入或门ORd的另一个输入端、D触发器DFFc的数据输出端、反相器INVb的输入端、三输入与门ANDa的其中一个输入端、三输入与门ANDb的其中一个输入端、三输入与门ANDc的其中一个输入端、二输入与门ANDe的其中一个输入端连接，DFFb的数据输出端与反相器INVa的输入端、三输入与门ANDa的第二个输入端、三输入与门ANDb的第二个输入端、二输入与门ANDd的其中一个输入端连接，二输入或门ORd的输出端连接二输入异或门XORb的其中一个输入端，二输入异或门XORb的另一个输入端连接门控电源，二输入异或门XORb的输出为测试响应信号，与反相器INVc的输入端、三输入与门ANDb的第三个输入端、二输入与门ANDe的另一个输入端连接，反相器INVa的输出端连接三输入与门ANDc的第二个输入端、三输入与门ANDf的其中一个输入端，反相器INVc的输出端连接三输入与门ANDc的第三个输入端，反相器INVb的输出端连接二输入与门ANDd的另一个输入端，反相器INVd的输出端连接三输入与门ANDf的第二个输入端，三输入与门ANDf的第三个输入端连接三输入与门ANDa的第三个输入端，三输入与门ANDa的输出端连接二输入或门ORa的另一个输入端，三输入与门ANDb、三输入与门ANDc及二输入与门ANDd输出端分别连接三输入或门ORb的三个输入端，二输入与门ANDe的输出端连接二输入或门ORc的其中一个输入端，二输入或门ORc的其中一个输入端连接三输入与门ANDf的输出端；

控制器N=1时不需要DFFd1触发器，包括反相器INVa、INVb、和INVc、三输入与门ANDe和ANDf、二输入与门ANDa、ANDb、ANDc、ANDd、ANDh和ANDg、二输入或门ORa、ORb、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XOR、D触发器DFFa、DFFb、DFFc；INVa、INVb、INVc、INVd和INVe、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDg、ANDh、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORa和XORb、D触发器DFFa、DFFb、DFFc、DFFd1二输入与门ANDh的输入端分别连接测试使能信号和时钟信号，控制器中所有D触发器的时钟端口均连接二输入与门ANDh的输出端，控制器中所有D触发器的复位端口均连接复位信号，D触发器DFFa的数据输入端连接二输入或门ORa的输出端，D触发器DFFb的数据输入端与三输入或门ORb的输出端、二输入与门ANDg的其中一个输入端连接，D触发器DFFc的数据输入端与二输入或门ORc的输出端、二输入与门ANDg的另一个输入端连接，二输入与门ANDg的输出端输出放电控制信号，D触发器DFFa的数据输出端与二输入或门ORa的其中一个输入端、反相器INVb的输入端、三输入与非门NANDa的其中一个输入端连接，三输入与非门NANDa的第二个输入端连接二输入或门ORd的一个输入端，三输入与非门NANDa的第三个输入端与二输入或门ORd的另一个输入端、D触发器DFFc的数据输出端、三输入与门ANDf的其中一个输入端、二输入与门ANDd的其中一个输入端连接，DFFb的数据输出端与反相器INVc的输入端、二输入与门ANDa的第二个输入端、二输入与门ANDb的第二个输入端连接，二输入或门ORd的输出端连接二输入异或门XOR的其中一个输入端，二输入异或门XOR的另一个输入端连接门控电源，二输入异或门XOR的输出为测试响应信号，与反相器INVa的输入端、二输入与门ANDb的第二个输入端、二输入与门ANDd的另一个输入端连接，反相器INVa的输出端连接二输入与门ANDa的第二个输入端、二输入与门ANDc的其中一个输入端、三输入与门ANDe，反相器INVc的输出端连接三输入与门ANDe的第二个输入端、二输入与门ANDf的第二个输入端，反相器INVb的输出端连接二输入与门ANDe的另一个输入端、与输入与门ANDc的另一个输入端，二输入与门ANDa的输出端连接二输入或门ORa的另一个输入端，二输入与门ANDb、三输入与门ANDf的输出端分别连接二输入或门ORb的两个输入端，二输入与门ANDd的输出端连接二输入或门ORc的其中一个输入端，二输入或门ORc的其中一个输入端连接三输入与门ANDe的输出端。

本发明的优点及显着效果：

1）本发明在测试电源开关时用了完整的电源测试信号和更少的测试周期。

2）在电源管理操作上，当开启休眠的核或者关闭正在工作的核时，部分BIST电路可以被再次使用，所以那些有效缓解电源噪声而不增加额外功耗的电源开关一个接着一个被激活/休眠。

附图说明

图1是本发明带内建自测试功能的电源开关电路系统框图；

图2是本发明一级增强电源开关电路图；

图3是本发明相位发生器电路图；

图4是本发明放电模块电路图；

图5是本发明增强电源开关为N个时的控制器电路图（N>2）；

图6是本发明增强电源开关为1个时的控制器电路图（N=1）；

图7是本发明增强电源开关为2个时的控制器电路图（N=2）；

图8是本发明电路时序图；

图9是本发明的仿真结果。

具体实施方式

如图1，本发明的电路结构包括多路选择器、增强电源开关、相位发生器、控制器和放电模块。多路选择器通过测试使能信号在电源控制信号及电源测试信号中选择一个信号作为电源门控信号输出，这也是增强电源开关的输入电源控制信号；当测试使能信号为高电平时，电源测试信号作为电源门控信号输出；当测试模式信号为低电平时，电源控制信号作为电源门控信号输出；需要检测的增强电源开关的数目为N个，N为任意正整数，实际数据由具体应用确定。增强电源开关的命名分别为增强电源开关1、增强电源开关2……增强电源开关N；这N个增强电源开关结构完全一致，并且输入复位信号均与复位信号相连，输入时钟信号均与时钟信号相连，输入第一相位时钟均和第一相位时钟相连，输出门控电源均与门控电源相连；增强电源开关1的输入电源门控信号与多路选择器的输出电源门控信号相连，增强电源开关1的输出同步电源信号与增强电源开关2的输入电源门控信号相连，增强电源开关2的输出同步电源信号与增强电源开关3的输入电源门控信号相连，依此类推，直至增强电源开关N-1的输出同步电源信号与增强电源开关N的输入电源门控信号相连；相位发生器的输入为时钟信号，通过延时buffer、与门和或门输出两个时钟信号，为第一相位时钟和第二相位时钟；放电模块的输入第二相位时钟与相位发生器的输出第二相位时钟相连，输入测试使能信号与测试使能信号相连，输入复位信号与复位信号相连，放电模块的输出门控电源与门控电源相连，这种提供自我测试功能的电路会带来比较长的放电时间，为了减少放电时间，因此加上了一个放电晶体管；控制器的输入端口共有四个，分别与时钟信号、复位信号、测试使能信号和测试响应相连；输出端口为电源测试端口和放电控制信号。

如图2所示，一级增强电源开关由一个D触发器DFF2、一个二输入或门OR2和一个PMOS晶体管组成；时钟上升沿时，数据被同步输出到D触发器的输入端，同时D触发器将输出信号送给或门OR0，OR0的另一个输入为第一时钟信号，OR0的输出控制开关的闭合和导通，如果OR0的输出为低，开关则导通，门控电压连接到VDD，反之则电路断开。

如图3所示，相位发生器由延时模块DLY3、二输入或门OR3和二输入与门AND3构成；相位发生器输出了用于测试不同模块的两种时钟信号，第一相位时钟用于测试增强电源开关，第二相位时钟用于测试放电模块，这两个模块分别工作在不同的时钟信号下，保证了他们不会同时工作。

如图4所示，放电模块包括非门INV4、D触发器DFF4、三输入与门AND4和一个NMOS管；三输入与门的输出控制NMOS晶体管的闭合和断开，当三输入与门的输出为高电平时，晶体管导通放电放电，反之，则不放电，这样可以大大减少电路放电的时间。

图5所示，控制器（N>2）的作用是实现状态0、状态1、状态2、状态3和状态4（5个状态）之间的跳变，通过复位信号直接进入状态0；

1：状态0，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b000,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b001，此时复位信号为高电平，所有的PMOS晶体管都关断，电源测试为高电平，放电控制信号为低电平，此时测试PMOS晶体管是否存在短路错误。

2：状态1，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b001,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b010，此时NMOS晶体管导通，电源测试为低电平，放电控制信号为低电平，此时测试PMOS晶体管是否存在开路错误。

3：状态2，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b010，此时需要N-1个时钟周期来测试晶体管漏极开路错误（N为增强电源开关的数目），前N-2个时钟周期中，电源测试为低电平，放电控制信号为低电平。第N-1个时钟周期时，电源测试为低电平，放电控制信号为高电平。

4：状态3，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b011，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，电源测试为低电平，放电控制信号为低电平，此时测试NMOS是否存在短路错误；

5：状态4，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b100，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，电源测试为低电平，放电控制信号为低电平，此时测试NMOS是否存在开路错误。

图6所示，控制器（N=1）的作用是实现状态0、状态1、状态3和状态4（4个状态）之间的跳变，通过复位信号直接进入状态0；

1：状态0，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b000,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b001，此时复位信号为高电平，所有的PMOS晶体管都关断，电源测试为高电平，放电控制信号为低电平，此时测试PMOS晶体管是否存在短路错误。

2：状态1，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b001,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b010，此时NMOS晶体管导通，电源测试为低电平，放电控制信号为低电平，此时测试PMOS晶体管是否存在开路错误。

3：状态3，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b011，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，电源测试为低电平，放电控制信号为低电平，此时测试NMOS是否存在短路错误；

4：状态4，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b100，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，电源测试为低电平，放电控制信号为低电平，此时测试NMOS是否存在开路错误。

图7所示，控制器（N=2）的作用是实现状态0、状态1、状态2、状态3和状态4（5个状态）之间的跳变，通过复位信号直接进入状态0；

1：状态0，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b000,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b001，此时复位信号为高电平，所有的PMOS晶体管都关断，电源测试为高电平，放电控制信号为低电平，此时测试PMOS晶体管是否存在短路错误。

2：状态1，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b001,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b010，此时NMOS晶体管导通，电源测试为低电平，放电控制信号为低电平，此时测试第一个PMOS晶体管是否存在开路错误。

3：状态2，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b010，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b011，此时电源测试为低电平，放电控制信号为低电平，此时测试第二个PMOS晶体管是否存在开路错误。

4：状态3，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b011，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，电源测试为低电平，放电控制信号为低电平，此时测试NMOS是否存在短路错误；

5：状态4，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b100，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，电源测试为低电平，放电控制信号为低电平，此时测试NMOS是否存在开路错误。

图8为内建自测试所示的电路时序图，N=2。其中，ConN为图4所示的控制NMOS晶体管栅端的信号ConN，ConP1和ConP2为图2所示的控制PMOS晶体管栅端的信号ConP，ConP1和ConP2区别在于：ConP1是增强电源开关1的信号ConP，ConP2是增强电源开关2的信号ConP。

1：复位的同时进入状态0，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b000,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b001，此时，复位信号为高，所以两个PMOS管均为截止，当第二相位时钟为高时，NMOS管导通，此时门控电源信号为低，而状态信号（state[2:0]）低2位为00，所以此时作为输出信号的测试响应应该为低，进入状态1，若PMOS管没有正常工作，即PMOS管至少有一个为导通状态，此时测试响应输出为1，出现晶体管漏极短路的问题；

2：状态1，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b001,下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b010，此时，第一相位时钟为低时，增强电源开关1中的PMOS1工作，第二相位时钟为高时，NMOS工作，这样确保了PMOS管和NMOS管不会同时工作。正常工作时，作为输出信号的测试响应应该为低，此时转入状态2，如果PMOS1开路，门控电源则为低电压，输出测试响应为高电平；

3：状态2，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b010，1个时钟周期来测试晶体管漏极开路错误（N为增强电源开关的数目），若第二相位时钟为低时，NMOS截止，门控电源为低，当第一相位时钟为低时，PMOS导通，同时门控电源为高，如果该PMOS发生晶体管漏极开路时，则门控电源不会变高，以这种办法来判断是哪个PMOS管发生晶体管漏极开路，PMOS晶体管检查结束后转入状态3；

4：状态3，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b011，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，在这个状态，所有的触发器被清零，此时PMOS都不工作，图4所示的放电状态此时为低，因而NMOS管并不工作，输出的测试响应为低信号，转入状态4，如果NMOS管有晶体管漏极短路的问题，则门控电源变为低信号，输出的测试响应为高信号；

5：状态4，状态信号（state[2:0]，即由D触发器DFFa输出state[2]、D触发器DFFb输出state[1]、D触发器DFFc输出state[0]构成的三位状态信号）为3’b100，下一状态信号（nxt_state[2:0],即由二输入或门ORa的输出nxt_state[2]、三输入或门ORb的输出nxt_state[1]、二输入或门ORc的输出nxt_state[0]构成的三位状态信号）为3’b100，在这个状态，所有的PMOS不工作，当第二相位时钟为高时，NMOS工作，门控电源变为低信号，输出信号测试响应为低信号，转入状态4，若NMOS有晶体管漏极开路，门控电源保持状态信号（state[2:0]），输出信号测试响应为高信号。

图9所示，当只有一个增强电源开关时，通过穷举PMOS管和NMOS所有的状态，该内建自测试电源开关电路的内建自测试结果。其中，V_VDD（0）代表了门控电源V_VDD的初始值，X代表两种情况（0或者1）。从这个表格可以看出，该内建自测试电源开关电路可以所有可能存在的开路和短路错误。此外，即使增强电源开关的数目为多个，通过上述描述的工作原理可知，该内建自测试电源开关电路仍然能够检测出所有PMOS和NMOS的开路和短路错误。

Claims (1)

1.一种带内建自测试的电源开关电路，其特征是：包括多路选择器、增强电源开关、相位发生器、控制器及放电模块；其中：

多路选择器的输入信号分别是测试使能信号，电源控制信号和控制器输出的电源测试信号，多路选择器的输出为电源门控信号，通过测试使能信号在电源控制信号及电源测试信号中选择一个信号作为电源门控信号输出至增强电源开关；当测试使能信号为高电平时，电源测试信号作为电源门控信号输出；当测试使能信号为低电平时，电源控制信号作为电源门控信号输出；

增强电源开关采用N个结构完全一致的增强电源开关级联，N=1，…N，为正整数，各级增强电源开关的输入信号均包括复位信号、电源门控信号、时钟信号和相位发生器输出的第一相位时钟，各级增强电源开关的输出信号均包括门控电源和同步电源信号，第一级增强电源开关的电源门控信号输入端连接多路选择器输出的电源门控信号，第一级增强电源开关输出的同步电源信号与第二级增强电源开关的电源门控信号输入端相连，第二级增强电源开关输出的同步电源信号与第三级增强电源开关的电源门控信号输入端相连，依此类推，直至增强电源开关N-1的输出的同步电源信号与增强电源开关N的电源门控信号输入端相连，增强电源开关N的输出同步电源信号空接；每个增强电源开关包括一个D触发器DFF2、一个二输入或门OR2和一个PMOS晶体管，第一级增强电源开关的D触发器的数据输入端连接电源门控信号，D触发器的数据输出端输出同步电源信号，后续各级增强电源开关的D触发器的数据输入端依次连接前一级输出的同步电源信号，各级增强电源开关的时钟输入端口连接时钟信号，复位端口连接复位信号，D触发器的反相数据输出端连接二输入或门OR2的一个输入端，二输入或门OR2的另一输入端与相位发生器输出的第一相位时钟连接，二输入或门OR2的输出和PMOS晶体管的栅端连接，PMOS晶体管的源端和电源连接，PMOS晶体管的漏端输出门控电源；

相位发生器的输入为时钟信号，输出为第一相位时钟信号和第二相位时钟信号；相位发生器包括延时模块DLY3、二输入或门OR3及二输入与门AND3；延时模块DLY3的输入为时钟信号，输出的延迟时钟信号分别连接二输入或门OR3及二输入与门AND3的其中一个输入端，二输入或门OR3及二输入与门AND3的另一个输入端均连接时钟信号，二输入或门OR3的输出为第一相位时钟信号，二输入与门AND3的输出为第二相位时钟信号；

放电模块的输入信号包括相位发生器输出的第二相位时钟信号、测试使能信号、复位信号、控制器输出的放电控制信号、时钟信号和增强电源开关输出的门控电源；放电模块包括非门INV4、D触发器DFF4、三输入与门AND4和一个NMOS管；非门INV4的输入端与时钟信号连接，非门INV4的输出端与D触发器DFF4的时钟端口连接，D触发器DFF4的数据输入端与放电控制信号连接，D触发器DFF4的复位端口与复位信号连接，D触发器DFF4的反相数据输出端与三输入与门AND4的其中一个输入端连接，三输入与门AND4的另一个输入端与第二相位时钟连接，三输入与门AND4的第三个输入端与测试使能信号连接，三输入与门AND4的输出与NMOS管的栅端连接；NMOS管的漏端与门控电源连接，源端接地；

控制器采用与增强电源开关对应的N级，各级输入信号分别是时钟信号、复位信号、测试使能信号和门控电源，各级控制器的输出是电源测试信号和放电控制信号，控制器根据要检测的增强电源开关的数目N的不同有三种情况；

控制器N>2时，包括反相器INVa、INVb、INVc、INVd和INVe、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDg、ANDh、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORa和XORb、D触发器DFFa、DFFb、DFFc、DFFd1；二输入与门ANDj的输入端分别连接测试使能信号和时钟信号，控制器中所有D触发器的时钟端口均连接二输入与门ANDj的输出端，控制器中所有D触发器的复位端口均连接复位信号，D触发器DFFa的数据输入端连接二输入或门ORa的输出端，D触发器DFFb的数据输入端与三输入或门ORb的输出端、二输入与门ANDi的其中一个输入端以及二输入与门ANDh的其中一个输入端连接，D触发器DFFc的数据输入端与二输入或门ORc的输出端、二输入与门ANDi的另一个输入端、反相器INVe的输入端连接，反相器INVe的输出端连接二输入与门ANDh的另一个输入端，二输入与门ANDi的输出端输出放电控制信号，二输入与门ANDh的输出端连接D触发器DFFd1的数据输入端，D触发器DFFd1的数据输出端连接二输入异或门XORa的其中一个输入端，二输入异或门XORa的另一个输入端连接至D触发器DFFdN-1的数据输出端，D触发器DFFa的数据输出端与二输入或门ORa的其中一个输入端、反相器INVd的输入端、三输入与非门NANDa的其中一个输入端连接，三输入与非门NANDa的第二个输入端连接二输入或门ORd的一个输入端，三输入与非门NANDa的第三个输入端与二输入或门ORd的另一个输入端、D触发器DFFc的数据输出端、反相器INVb的输入端、三输入与门ANDa的其中一个输入端、三输入与门ANDb的其中一个输入端、三输入与门ANDc的其中一个输入端、二输入与门ANDe的其中一个输入端连接，DFFb的数据输出端与反相器INVa的输入端、三输入与门ANDa的第二个输入端、三输入与门ANDb的第二个输入端、二输入与门ANDd的其中一个输入端连接，二输入或门ORd的输出端连接二输入异或门XORb的其中一个输入端，二输入异或门XORb的另一个输入端连接门控电源，二输入异或门XORb的输出为测试响应信号，与反相器INVc的输入端、三输入与门ANDb的第三个输入端、二输入与门ANDe的另一个输入端连接，反相器INVa的输出端连接三输入与门ANDc的第二个输入端、三输入与门ANDf的其中一个输入端，反相器INVc的输出端连接三输入与门ANDc的第三个输入端，反相器INVb的输出端连接二输入与门ANDd的另一个输入端，反相器INVd的输出端连接三输入与门ANDf的第二个输入端，三输入与门ANDf的第三个输入端连接三输入与门ANDa的第三个输入端，三输入与门ANDa的输出端连接二输入或门ORa的另一个输入端，三输入与门ANDb、三输入与门ANDc及二输入与门ANDd输出端分别连接三输入或门ORb的三个输入端，二输入与门ANDe的输出端连接二输入或门ORc的其中一个输入端，二输入或门ORc的另一个输入端连接二输入与门ANDg的输出端，二输入与门ANDg的其中一个输入端连接三输入与门ANDf的输出端，二输入与门ANDg的另一个输入端连接二输入异或门XORa的输出端；

控制器N=2时不需要DFFd1触发器，包括反相器INVa、INVb、INVc和INVd、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORb、D触发器DFFa、DFFb、DFFc；INVa、INVb、INVc、INVd和INVe、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDg、ANDh、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORa和XORb、D触发器DFFa、DFFb、DFFc、DFFd1二输入与门ANDj的输入端分别连接测试使能信号和时钟信号，控制器中所有D触发器的时钟端口均连接二输入与门ANDj的输出端，控制器中所有D触发器的复位端口均连接复位信号，D触发器DFFa的数据输入端连接二输入或门ORa的输出端，D触发器DFFb的数据输入端与三输入或门ORb的输出端、二输入与门ANDi的其中一个输入端连接，D触发器DFFc的数据输入端与二输入或门ORc的输出端、二输入与门ANDi的另一个输入端连接，二输入与门ANDi的输出端输出放电控制信号，D触发器DFFa的数据输出端与二输入或门ORa的其中一个输入端、反相器INVd的输入端、三输入与非门NANDa的其中一个输入端连接，三输入与非门NANDa的第二个输入端连接二输入或门ORd的一个输入端，三输入与非门NANDa的第三个输入端与二输入或门ORd的另一个输入端、D触发器DFFc的数据输出端、反相器INVb的输入端、三输入与门ANDa的其中一个输入端、三输入与门ANDb的其中一个输入端、三输入与门ANDc的其中一个输入端、二输入与门ANDe的其中一个输入端连接，DFFb的数据输出端与反相器INVa的输入端、三输入与门ANDa的第二个输入端、三输入与门ANDb的第二个输入端、二输入与门ANDd的其中一个输入端连接，二输入或门ORd的输出端连接二输入异或门XORb的其中一个输入端，二输入异或门XORb的另一个输入端连接门控电源，二输入异或门XORb的输出为测试响应信号，与反相器INVc的输入端、三输入与门ANDb的第三个输入端、二输入与门ANDe的另一个输入端连接，反相器INVa的输出端连接三输入与门ANDc的第二个输入端、三输入与门ANDf的其中一个输入端，反相器INVc的输出端连接三输入与门ANDc的第三个输入端，反相器INVb的输出端连接二输入与门ANDd的另一个输入端，反相器INVd的输出端连接三输入与门ANDf的第二个输入端，三输入与门ANDf的第三个输入端连接三输入与门ANDa的第三个输入端，三输入与门ANDa的输出端连接二输入或门ORa的另一个输入端，三输入与门ANDb、三输入与门ANDc及二输入与门ANDd输出端分别连接三输入或门ORb的三个输入端，二输入与门ANDe的输出端连接二输入或门ORc的其中一个输入端，二输入或门ORc的其中一个输入端连接三输入与门ANDf的输出端；

控制器N=1时不需要DFFd1触发器，包括反相器INVa、INVb、和INVc、三输入与门ANDe和ANDf、二输入与门ANDa、ANDb、ANDc、ANDd、ANDh和ANDg、二输入或门ORa、ORb、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XOR、D触发器DFFa、DFFb、DFFc；INVa、INVb、INVc、INVd和INVe、三输入与门ANDa、ANDb、ANDc和ANDf、二输入与门ANDd、ANDe、ANDg、ANDh、ANDi和ANDj、二输入或门ORa、ORc和ORd、三输入或门ORb、三输入与非门NANDa、二输入异或门XORa和XORb、D触发器DFFa、DFFb、DFFc、DFFd1二输入与门ANDh的输入端分别连接测试使能信号和时钟信号，控制器中所有D触发器的时钟端口均连接二输入与门ANDh的输出端，控制器中所有D触发器的复位端口均连接复位信号，D触发器DFFa的数据输入端连接二输入或门ORa的输出端，D触发器DFFb的数据输入端与三输入或门ORb的输出端、二输入与门ANDg的其中一个输入端连接，D触发器DFFc的数据输入端与二输入或门ORc的输出端、二输入与门ANDg的另一个输入端连接，二输入与门ANDg的输出端输出放电控制信号，D触发器DFFa的数据输出端与二输入或门ORa的其中一个输入端、反相器INVb的输入端、三输入与非门NANDa的其中一个输入端连接，三输入与非门NANDa的第二个输入端连接二输入或门ORd的一个输入端，三输入与非门NANDa的第三个输入端与二输入或门ORd的另一个输入端、D触发器DFFc的数据输出端、三输入与门ANDf的其中一个输入端、二输入与门ANDd的其中一个输入端连接，DFFb的数据输出端与反相器INVc的输入端、二输入与门ANDa的第二个输入端、二输入与门ANDb的第二个输入端连接，二输入或门ORd的输出端连接二输入异或门XOR的其中一个输入端，二输入异或门XOR的另一个输入端连接门控电源，二输入异或门XOR的输出为测试响应信号，与反相器INVa的输入端、二输入与门ANDb的第二个输入端、二输入与门ANDd的另一个输入端连接，反相器INVa的输出端连接二输入与门ANDa的第二个输入端、二输入与门ANDc的其中一个输入端、三输入与门ANDe，反相器INVc的输出端连接三输入与门ANDe的第二个输入端、二输入与门ANDf的第二个输入端，反相器INVb的输出端连接二输入与门ANDe的另一个输入端、与输入与门ANDc的另一个输入端，二输入与门ANDa的输出端连接二输入或门ORa的另一个输入端，二输入与门ANDb、三输入与门ANDf的输出端分别连接二输入或门ORb的两个输入端，二输入与门ANDd的输出端连接二输入或门ORc的其中一个输入端，二输入或门ORc的其中一个输入端连接三输入与门ANDe的输出端。

Images