CN106919839B - 基于静态功耗分析的硬件木马检测方法与系统及其电路 - Google Patents

基于静态功耗分析的硬件木马检测方法与系统及其电路 Download PDF

Info

Publication number
CN106919839B
CN106919839B CN201710117262.XA CN201710117262A CN106919839B CN 106919839 B CN106919839 B CN 106919839B CN 201710117262 A CN201710117262 A CN 201710117262A CN 106919839 B CN106919839 B CN 106919839B
Authority
CN
China
Prior art keywords
hardware
power consumption
static power
circuit
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710117262.XA
Other languages
English (en)
Other versions
CN106919839A (zh
Inventor
王力纬
恩云飞
侯波
何春华
雷登云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201710117262.XA priority Critical patent/CN106919839B/zh
Publication of CN106919839A publication Critical patent/CN106919839A/zh
Application granted granted Critical
Publication of CN106919839B publication Critical patent/CN106919839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
    • G06F21/562—Static detection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种基于静态功耗分析的硬件木马检测方法与系统及其电路，获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块，逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗，当电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。整个过程中，分析的对象是芯片的静态功耗，无需对硬件木马电路进行激活，降低了实施基于静态功耗分析的硬件木马检测的难度，并且一次仅分析待测硬件的一部分(单个电路模块)，可以加强硬件木马对静态功耗的影响，有效提高检测灵敏度。

Description

基于静态功耗分析的硬件木马检测方法与系统及其电路
技术领域
本发明涉及木马检测技术领域，特别是涉及基于静态功耗分析的硬件木马检测方法与系统及其电路。
背景技术
现代集成电路越来越依赖于专门的芯片制造代工厂来进行芯片的生产。由于受到上市时间、芯片工艺线维护成本等因素的影响，目前绝大多数集成电路设计公司都采取无晶圆厂的运作模式。这种设计和生产相分离的状况，给集成电路的安全带来了隐患，对于那些应用于国防、电信、电力等涉及国计民生重点领域的集成电路来说，尤其需要关注其安全威胁。在非受控的制造过程中，集成电路可能会被植入硬件木马——对手往芯片中加入的额外的恶意电路结构。一旦被激活，硬件木马可以泄露芯片内的敏感信息，或导致芯片的功能失效，从而造成严重的安全问题。
一般基于静态功耗分析的硬件木马检测方式主要可以分为两种，一种是通过测量芯片的动态功耗，对芯片中是否存在硬件木马进行判定，但是由于木马电路的隐蔽性，实际上要对其进行激活是十分困难的，检测难度大；另一种是把芯片当做一个整体来处理，每次测量的都是整个芯片的静态电流，但是由于硬件木马对静态电流的影响很可能并不显著，导致其检测灵敏度不高。
可见，传统的基于静态功耗分析的硬件木马检测方式存在检测难度大且灵敏度不高的缺陷。
发明内容
基于此，有必要针对一般基于静态功耗分析的硬件木马检测方式存在检测难度大且灵敏度不高的问题，提供一种检测难度低且灵敏度高的基于静态功耗分析的硬件木马检测方法与系统及其电路。
一种基于静态功耗分析的硬件木马检测方法，包括步骤：
获取待测硬件内部节点的翻转概率，根据翻转概率确定待测硬件潜在的硬件木马植入位置；
根据潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块；
逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗；
当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。
一种基于静态功耗分析的硬件木马检测电路，包括测试模块和缓冲模块，测试模块分别与待测电路模块以及缓冲模块连接，测试模块的数量与待测电路模块的数量相同，缓冲模块的数量等于测试模块的数量减1，待测电路模块为根据待测硬件潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分之后获得的电路模块；
测试模块包括选择组件与开关组件，选择组件包括第一输入端、第二输入端、使能端以及输出端，开关组件包括控制端、第一端以及第二端；
选择组件的第一输入端接收外部脉冲信号，选择组件的使能端接收外部使能信号，选择组件的第二输入端与外部电源连接，选个组件的输出端分别与开关组件的控制端以及缓冲模块的输入端连接，开关组件的第一端与待测电路模块连接，开关组件的第二端接地，缓冲模块的输出端与下一个测试模块中选择组件的第一输入端连接。
一种基于静态功耗分析的硬件木马检测系统，包括：
位置确定模块，用于获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置；
电路划分模块，用于根据潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块；
木马测试模块，用于逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗；
检测判定模块，用于当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。
本发明基于静态功耗分析的硬件木马检测方法与系统及其电路，获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块，逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗，当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。整个过程中，分析的对象是芯片的静态功耗，无需对硬件木马电路进行激活，降低了实施基于静态功耗分析的硬件木马检测的难度，并且一次仅分析待测硬件的一部分(单个电路模块)，可以加强硬件木马对静态功耗的影响，有效提高检测灵敏度。
附图说明
图1为本发明基于静态功耗分析的硬件木马检测方法其中一个实施例的流程示意图；
图2为本发明基于静态功耗分析的硬件木马检测电路其中一个实例的电路原理示意图；
图3为本发明基于静态功耗分析的硬件木马检测电路其中一个实施例的电路原理示意图；
图4本发明基于静态功耗分析的硬件木马检测系统其中一个实施例的结构示意图。
具体实施方式
如图1所示，一种基于静态功耗分析的硬件木马检测方法，包括步骤：
S200：获取待测硬件内部节点的翻转概率，根据翻转概率确定待测硬件潜在的硬件木马植入位置。
对手在植入硬件木马时，其植入位置的选择并不是随意的。为了满足硬件木马的隐蔽性要求，对手往往会利用电路内部那些翻转概率极低的节点来作为硬件木马的触发节点。因此，我们可以利用电路内部节点的翻转概率来确定潜在的硬件木马植入位置。具体来说，需要利用电路功能仿真工具软件(如VCS软件、ModelSim软件等)对芯片的原始设计数据(如RTL代码或网表等)进行仿真，同时统计芯片内部各个电路节点处的翻转概率，最终把翻转概率低于某个阈值的电路节点都确定为潜在的硬件木马植入位置。非必要的，预设翻转概率阈值为e-10。
S400：根据潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块。
待测硬件的原始设计数据可以基于待测硬件的铭牌、生产厂商提供的原始数据等方式获取。对待测硬件的原始设计数据进行模块划分，从而获得多个电路模块。更具体来说，划分的原则是使得在步骤S200中确定的潜在硬件木马植入位置尽可能数目均匀地分布在各个电路模块中，即确保划分后的各个电路模块中包含的潜在木马植入位置的数量相等。
S600：逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗。
对步骤S400划分后的每个电路模块进行硬件木马测试，在进行硬件木马测试过程中需要逐个进行，采集每个电路模块对应的静态功耗。在实际应用中，可以对每个电路模块嵌入片上测试电路来进行硬件木马测试。非必要的，可以间隔预设时间逐个对单个电路模块进行硬件木马测试，且单一时间内仅保持单个电路模块处于硬件木马测试状态。在这里间隔时间可以采用缓冲门来实现。
更具体来说，在实际应用中，可以对每个电路模块在其GND信号与待测硬件的GND信号之间嵌入片上的测试电路。具体如图2所示，图2展示了一个划分为3个电路模块的芯片，在其每个模块与GND之间都嵌入了片上测试电路后的效果。嵌入的片上测试电路可以采用如图3所示。它由三部分组成，其包括2选1的选择器、缓冲门以及开关晶体管。a)开关晶体管为一个NMOS管，当开关控制信号Si为高电平时，此晶体管导通，使得电路模块原有的GND信号能与芯片的GND信号连通，从而该电路模块能被激活，可以正常工作(也会产生静态功耗)，但当开关控制信号Si为低电平时，此晶体管关闭，使得电路模块原有的GND信号无法与芯片的GND信号连通，导致该电路模块无法正常工作，从而不会产生静态功耗，如上，通过控制开关晶体管，可以实现对芯片内部各电路模块的分别激活，而且只有被激活的电路模块才会产生静态功耗。b)选择器电路完成二选一的功能，在通路选择信号TD的控制下，可使得其输出信号Si为两路输入信号中的一个。具体来说，当TD为高电平时，选择器把输入信号SCi传输到Si处；当TD为低电平时，选择器把输入信号Vdd传输到Si处，即此时Si为高电平。c)缓冲门为一个偶数级反相器串联的电路结构(图3所示为两级反相器串联)，它可以把SCi处的脉冲信号进行一段时间的延迟，然后输出为SCi+1。该片上测试电路的工作原理为(参考图2)：当TD管脚为低电平时，整个片上测试电路不起作用，芯片处于正常工作模式；当TD管脚为高电平时，芯片退出正常工作模式，进入硬件木马测试模式。在硬件木马测试模式中，往SC管脚输入一个正脉冲信号，此时SC1＝1，而SC2＝SC3＝0，因此整个芯片中只有模块1工作，并产生静态功耗；过了一段时间后，经过缓冲门的延迟，高电平信号被传输到SC2处，此时SC1＝SC3＝0，而SC2＝1，因此整个芯片中只有模块2工作，并产生静态功耗；而后续的情况可依此类推。综上，一旦芯片进入了硬件木马测试模式，在某一个特定时刻，芯片中只有一个模块能产生静态功耗，这可以有效提高后续基于静态功耗分析的硬件木马检测的灵敏度。
S800：当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。
将步骤S600获得的每个电路模块静态功耗分别与其对应的静态功耗阈值比较，当存在电路模块对应的静态功耗超过其对应的静态功耗阈值时，判定当前待测硬件存在木马。具体来说，电路模块对应的静态功耗阈值可以采用获取预设数据以及实时获取方式获得，采用实时获取方式具体为通过晶体管级仿真工具软件对每个电路模块进行蒙特卡洛仿真，获取每个电路模块对应的静态功耗阈值。在实际应用中可以针对嵌入了片上测试电路后的待测硬件设计数据，利用晶体管级仿真工具软件(如HSpice软件等)进行蒙特卡洛仿真，从而得到在不同工艺角、不同工艺扰动情况下各个电路模块的静态功耗值，这些静态功耗值中的最大和最小值，构成了各模块的静态功耗阈值。
本发明基于静态功耗分析的硬件木马检测方法，获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块，逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗，当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。整个过程中，分析的对象是芯片的静态功耗，无需对硬件木马电路进行激活，降低了实施基于静态功耗分析的硬件木马检测的难度，并且一次仅分析待测硬件的一部分(单个电路模块)，可以加强硬件木马对静态功耗的影响，有效提高检测灵敏度。
另外，本发明还提供一种基于静态功耗分析的硬件木马检测电路，包括测试模块和缓冲模块，测试模块分别与待测电路模块以及缓冲模块连接，测试模块的数量与待测电路模块的数量相同，缓冲模块的数量等于测试模块的数量减1，待测电路模块为根据待测硬件潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分之后获得的电路模块；
测试模块包括选择组件与开关组件，选择组件包括第一输入端、第二输入端、使能端以及输出端，开关组件包括控制端、第一端以及第二端；
选择组件的第一输入端接收外部脉冲信号，选择组件的使能端接收外部使能信号，选择组件的第二输入端与外部电源连接，选个组件的输出端分别与开关组件的控制端以及缓冲模块的输入端连接，开关组件的第一端与待测电路模块连接，开关组件的第二端接地，缓冲模块的输出端与下一个测试模块中选择组件的第一输入端连接。
具体来说，本发明基于静态功耗分析的硬件木马检测电路中选择组件可以采用选择器，更进一步可以为2选1选择器，开关组件可以采用开关晶体管，缓冲模块可以采用缓冲门。下面将借助图2和图3对本发明基于静态功耗分析的硬件木马检测电路在不同实施例中的电路结构进行详细说明。
在图2中，待测电路模块的数量为3，本发明基于静态功耗分析的硬件木马检测电路中测试模块的数量为3，缓冲模块的数量2。在第一测试模块中，2选1选择器的第一输入端接收外部脉冲信号SC，选择器的使能端接收外部使能信号TD，选择器的第二输入端与外部电源Vdd连接，选择器的输出端分别与开关晶体管以及的控制端以及缓冲门的输入端连接，开关晶体管的第一端与待测电路模块连接，开关晶体管的第二端接地，缓冲门的输出端与下一个测试模块中的选择器的第一输入端连接，即延时输出控制信号至下一个测试模块中的选择器的第一输入端。
在实际工作过程中，当TD管脚为低电平时，整个基于静态功耗分析的硬件木马检测电路不起作用，芯片(待测硬件)处于正常工作模式；当TD管脚为高电平时，芯片退出正常工作模式，进入硬件木马测试模式。在硬件木马测试模式中，往SC管脚输入一个正脉冲信号，此时SC1＝1，而SC2＝SC3＝0，因此整个芯片中只有模块1工作，并产生静态功耗；过了一段时间后，经过缓冲门的延迟，高电平信号被传输到SC2处，此时SC1＝SC3＝0，而SC2＝1，因此整个芯片中只有模块2工作，并产生静态功耗；而后续的情况可依此类推。
更具来说，本发明基于静态功耗分析的硬件木马检测电路还可以采用如图3所示的电路结构，在图3中，缓冲模块可以采用一个偶数级反相器串联的电路结构。
在应用实例中，待测硬件为芯片，本发明基于静态功耗分析的硬件木马检测电路工作过程包括步骤：
步骤1：把芯片的TD管脚设置为高电平，使得芯片进入硬件木马测试模式；
步骤2：通过芯片的SC管脚输入一个正脉冲信号；
步骤3：SC信号每次可激活一个电路模块；
步骤4：在芯片的GND管脚上测量每个电路模块的静态功耗值；
步骤5：把各电路模块的静态功耗测量值与通过仿真获得的静态功耗阈值进行比较，如果测量值超出阈值，则表明芯片中存在硬件木马，否则表明芯片中不存在硬件木马。
如图4所示，一种基于静态功耗分析的硬件木马检测系统，包括：
位置确定模块200，用于获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置。
电路划分模块400，用于根据潜在的硬件木马植入位置，对待测硬件的原始设计数据进行模块划分获得电路模块。
木马测试模块600，用于逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗。
检测判定模块800，用于当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，判定待测硬件存在木马。
本发明基于静态功耗分析的硬件木马检测系统，位置确定模块200获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置，电路划分模块400对待测硬件的原始设计数据进行模块划分获得电路模块，木马测试模块600逐个对电路模块进行硬件木马测试，采集每个电路模块对应的静态功耗，当任意电路模块对应的静态功耗大于对应的静态功耗阈值时，检测判定模块800判定待测硬件存在木马。整个过程中，分析的对象是芯片的静态功耗，无需对硬件木马电路进行激活，降低了实施基于静态功耗分析的硬件木马检测的难度，并且一次仅分析待测硬件的一部分(单个电路模块)，可以加强硬件木马对静态功耗的影响，有效提高检测灵敏度。
在其中一个实施例中，本发明基于静态功耗分析的硬件木马检测系统还包括：
阈值获取模块，用于通过晶体管级仿真工具软件对每个电路模块进行蒙特卡洛仿真，获取每个电路模块对应的静态功耗阈值。
在其中一个实施例中，木马测试模块600还用于间隔预设时间逐个对单个电路模块进行硬件木马测试，且单一时间内仅保持单个电路模块处于硬件木马测试状态。
在其中一个实施例中，位置确定模块200包括：
翻转概率获取单元，用于通过电路功能仿真软件对待测硬件的原始设计数据进行仿真，获取待测硬件内部节点的翻转概率；
位置确定单元，用于选取翻转概率小于预设翻转概率阈值对应的待测硬件内部节点为待测硬件潜在的硬件木马植入位置。
在其中一个实施例中，预设翻转概率阈值为e-10。
整体来说，本发明基于静态功耗分析的硬件木马检测方法与系统具有如下有益效果。
一、无需激活硬件木马就能进行基于静态功耗分析的硬件木马检测
与一般的基于动态功耗分析的基于静态功耗分析的硬件木马检测技术相比，本发明基于静态功耗分析的硬件木马检测方法与系统采用的技术方案分析的对象是芯片的静态功耗，因此无需对硬件木马电路进行激活，从而降低了实施基于静态功耗分析的硬件木马检测的难度。
二、检测灵敏度高
与一般的基于静态功耗分析的基于静态功耗分析的硬件木马检测技术相比，本发明基于静态功耗分析的硬件木马检测方法与系统采用的技术方案首先确定潜在的硬件木马植入位置，进行电路划分；通过加入的片上测试结构，可实现对芯片各区域的分别激活，而未被激活的部分并不产生静态功耗。因此，本发明基于静态功耗分析的硬件木马检测方法与系统的技术方案避免了对芯片的静态功耗进行整体的分析，而是一次仅分析芯片的一部分，从而可以加强硬件木马对静态功耗的影响，有效提高检测灵敏度。
三、面积开销较低
采用的技术方案所嵌入的片上测试电路，其基本结构单元如图3所示，可以看到，其对每个模块所增加的面积仅为11个晶体管。与目前主流芯片普遍数千万门的面积相比，这部分增加的面积基本可忽略，因此面积开销较低。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种基于静态功耗分析的硬件木马检测方法，其特征在于，包括步骤：
获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置；
根据所述潜在的硬件木马植入位置，对所述待测硬件的原始设计数据进行模块划分获得电路模块；
逐个对所述电路模块进行硬件木马测试，采集每个所述电路模块对应的静态功耗；
当任意所述电路模块对应的静态功耗大于对应的静态功耗阈值时，判定所述待测硬件存在木马；
所述逐个对所述电路模块进行硬件木马测试包括对每个电路模块嵌入片上测试电路来进行硬件木马测试。
2.根据权利要求1所述的基于静态功耗分析的硬件木马检测方法，其特征在于，所述当任意所述电路模块对应的静态功耗大于对应的静态功耗阈值时，判定所述待测硬件存在木马的步骤之前还包括：
通过晶体管级仿真工具软件对每个所述电路模块进行蒙特卡洛仿真，获取每个所述电路模块对应的静态功耗阈值。
3.根据权利要求1所述的基于静态功耗分析的硬件木马检测方法，其特征在于，所述逐个对所述电路模块进行硬件木马测试的步骤包括：
间隔预设时间逐个对单个所述电路模块进行硬件木马测试，且单一时间内仅保持单个所述电路模块处于硬件木马测试状态。
4.根据权利要求1所述的基于静态功耗分析的硬件木马检测方法，其特征在于，所述获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置的步骤包括：
通过电路功能仿真软件对所述待测硬件的原始设计数据进行仿真，获取所述待测硬件内部节点的翻转概率；
选取所述翻转概率小于预设翻转概率阈值对应的所述待测硬件内部节点为所述待测硬件潜在的硬件木马植入位置。
5.根据权利要求4所述的基于静态功耗分析的硬件木马检测方法，其特征在于，所述预设翻转概率阈值为e-10。
6.一种基于静态功耗分析的硬件木马检测系统，其特征在于，包括：
位置确定模块，用于获取待测硬件内部节点的翻转概率，根据所述翻转概率确定待测硬件潜在的硬件木马植入位置；
电路划分模块，用于根据所述潜在的硬件木马植入位置，对所述待测硬件的原始设计数据进行模块划分获得电路模块；
木马测试模块，用于逐个对所述电路模块进行硬件木马测试，采集每个所述电路模块对应的静态功耗；
检测判定模块，用于当任意所述电路模块对应的静态功耗大于对应的静态功耗阈值时，判定所述待测硬件存在木马；
所述木马测试模块还用于对每个电路模块嵌入片上测试电路来进行硬件木马测试。
7.根据权利要求6所述的基于静态功耗分析的硬件木马检测系统，其特征在于，还包括：
阈值获取模块，用于通过晶体管级仿真工具软件对每个所述电路模块进行蒙特卡洛仿真，获取每个所述电路模块对应的静态功耗阈值。
8.根据权利要求6所述的基于静态功耗分析的硬件木马检测系统，其特征在于，所述木马测试模块还用于间隔预设时间逐个对单个所述电路模块进行硬件木马测试，且单一时间内仅保持单个所述电路模块处于硬件木马测试状态。
9.根据权利要求6所述的基于静态功耗分析的硬件木马检测系统，其特征在于，所述位置确定模块包括：
翻转概率获取单元，用于通过电路功能仿真软件对所述待测硬件的原始设计数据进行仿真，获取所述待测硬件内部节点的翻转概率；
位置确定单元，用于选取所述翻转概率小于预设翻转概率阈值对应的所述待测硬件内部节点为所述待测硬件潜在的硬件木马植入位置。
CN201710117262.XA 2017-03-01 2017-03-01 基于静态功耗分析的硬件木马检测方法与系统及其电路 Active CN106919839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710117262.XA CN106919839B (zh) 2017-03-01 2017-03-01 基于静态功耗分析的硬件木马检测方法与系统及其电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710117262.XA CN106919839B (zh) 2017-03-01 2017-03-01 基于静态功耗分析的硬件木马检测方法与系统及其电路

Publications (2)

Publication Number Publication Date
CN106919839A CN106919839A (zh) 2017-07-04
CN106919839B true CN106919839B (zh) 2020-03-24

Family

ID=59454002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710117262.XA Active CN106919839B (zh) 2017-03-01 2017-03-01 基于静态功耗分析的硬件木马检测方法与系统及其电路

Country Status (1)

Country Link
CN (1) CN106919839B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109002714A (zh) * 2018-06-26 2018-12-14 天津飞腾信息技术有限公司 基于功耗均值分析的关键节点硬件木马检测方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103884980A (zh) * 2014-03-13 2014-06-25 工业和信息化部电子第五研究所 基于电源电流的硬件木马检测方法和系统
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN104615950A (zh) * 2015-03-02 2015-05-13 中国电子科技集团公司第五十八研究所 能检测极小硬件木马的电路设计方法及检测方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103884980A (zh) * 2014-03-13 2014-06-25 工业和信息化部电子第五研究所 基于电源电流的硬件木马检测方法和系统
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN104615950A (zh) * 2015-03-02 2015-05-13 中国电子科技集团公司第五十八研究所 能检测极小硬件木马的电路设计方法及检测方法

Also Published As

Publication number Publication date
CN106919839A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
TWI614634B (zh) 偵測錯誤注入的方法與裝置
CN104239616B (zh) 集成电路的设计方法及硬件木马检测方法
TWI521378B (zh) 偵測錯誤注入的裝置與方法
CN107741559B (zh) 一种面向空间辐射环境下的单粒子翻转测试系统及方法
Xue et al. An enhanced classification-based golden chips-free hardware Trojan detection technique
CN104951698B (zh) 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法
Mao et al. A variable observation time method for testing delay faults
CN104715121B (zh) 基于三模冗余的防御硬件木马威胁的电路安全性设计方法
CN104950248A (zh) 加速硬件木马触发的电路安全可测性设计方法及对硬件木马的检测方法
CN110988652A (zh) 一种回收芯片检测方法及其检测电路
Jin et al. Real-time trust evaluation in integrated circuits
CN104635144A (zh) 一种不依赖基准曲线的硬件木马检测方法
CN110598399B (zh) 基于弱相同路径的硬件木马检测装置和方法
CN103712642A (zh) 一种实现安全检测器自我检测的方法及装置
CN108681669A (zh) 一种基于多参数侧信道分析的硬件木马检测系统及方法
TWI824055B (zh) 基於覆蓋率之微電子電路及用於提供微電子電路之設計的方法
CN106919839B (zh) 基于静态功耗分析的硬件木马检测方法与系统及其电路
CN107783877A (zh) 基于变异分析的硬件木马有效激活的测试向量生成方法
Bastos et al. Comparison of bulk built-in current sensors in terms of transient-fault detection sensitivity
Mingfu et al. Monte Carlo based test pattern generation for hardware Trojan detection
KR100962858B1 (ko) 디지털 시스템, 피검사 모듈에서의 에러 탐지 방법 및 패리티 함수를 조합의 설계 프로세스로 구현하는 방법
CN103310853A (zh) 一种带内建自测试的电源开关电路
Jacob et al. Detection of malicious circuitry using transition probability based node reduction technique
Gunti et al. Efficient static power based side channel analysis for Hardware Trojan detection using controllable sleep transistors
CN109711204A (zh) 基于路径延迟指纹的硬件木马检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant