TWI521378B - 偵測錯誤注入的裝置與方法 - Google Patents

Description

偵測錯誤注入的裝置與方法

本揭示內容與電子電路之保護有關，特別是與用以偵測錯誤注入攻擊有關的方法以及系統有關。

錯誤注入攻擊是用來表示從安全性電子電路讀取、分析或擷取資訊的一特定類型之技術，舉例而言，加密電路即是安全性電子電路。典型的錯誤注入攻擊包含造成電路錯誤，比如說接觸實體信號線或透過高功率雷射或電磁脈波使電路錯誤，錯誤注入攻擊也包含使電源供應器或其他外部介面突然故障(glitch)，造成故障是為了達到使電路輸出敏感資訊的目的，或幫助攻擊者滲透電路或電路所儲存之資訊。

本領域中有許多種偵測和緩和錯誤注入攻擊的技術。舉例而言，美國專利公開號US 2011/0029828中描述一種用於在積體電路中偵測錯誤注入的電路，本揭示內容已包含上述申請案之內容，上述申請案所描述之電路包含至少一邏輯區塊，邏輯區塊用以執行積體電路的邏輯功能，電路更包含一隔離區塊用以接收一待處理信號以及一隔離致能信號，隔離致能信號用來指示邏輯區塊處於功能階段或偵 測階段。於功能階段時，隔離區塊將待處理信號施加於邏輯區塊的至少一輸入端，而在偵測階段時，施加一固定值於邏輯區塊的輸入端。另外於偵測階段時，一偵測區塊被調整以用來監控邏輯區塊之輸出信號的狀態，並且在輸出信號的狀態有任何改變時產生一警示信號。

本揭示內容亦包含美國專利公開號US 2007/0075746之揭示內容，該文件描述在安全性微控制器中偵測突然故障(glitch)的技術。上述文件揭示一種包含複數個巨單元(macro-cells)的裝置，每一巨單元由可執行一或多種功能的邏輯元件組成，所述裝置亦包含樹狀時脈單元，用以接收一時脈信號，並為每一巨單元提供該時脈信號的至少一複製信號。樹狀時脈單元於每一巨單元中均有一局部分支，每一局部分支可提供該時脈信號的至少一複製信號。另外，所述裝置包含至少一突然錯誤偵測電路，能夠偵測每一巨單元內局部分支所提供的複製信號是否有突然錯誤之發生。

本揭示內容亦包含美國專利公開號US 2009/0315603之揭示內容，描述電子電路中由有多個第一正反器組成之元件組，以及於該元件組中偵測至少一者的狀態是否受干擾之技術。當不考慮該些第一正反器各別輸出之功能目的時，結合該些第一正反器輸出以提供一信號與其反信號，驅動兩個有資料輸入的第二正反器，且控制兩者之資料輸入為同一狀態，結合該些第二正反器之各別輸出以提供偵測結果，另外，一脈衝信號對第一正反器中至少一者的每 一驅動邊緣包含一脈衝，該脈衝信號初始化第二正反器。

本揭示內容亦包含美國專利公開號US2005/0235179之揭示內容，該文件描述一裝置，用來保護對基礎邏輯模組中同步正反器發動的錯誤注入。邏輯電路包含一邏輯模組，邏輯模組包含接收功能結果的功能同步正反器，功能結果信號包含平行的數個位元，功能同步正反器還提供一同步結果信號。一模組用來確認功能正反器的安全性，模組包含接收功能結果信號並提供第一字碼的第一編碼區塊以及接收同步結果信號並提供第二字碼的第二編碼區塊，模組亦包含接收第一字碼並提供一第三字碼的確認同步正反器，以及比較第二字碼與第三字碼並提供一第一錯誤信號的比較器。

本揭示內容亦包含韓國專利公開號KR101352149B之揭示內容，其中描述一用以偵測光學錯誤注入的電路，在重置信號路徑中使用緩衝元件，並使用重置晶片所需重置信號線中的緩衝元件來偵測光學錯誤注入。該電路中包含多個偵測單元，偵測單元形成重置信號的通路，重置信號被傳送到各個正反器，正反器包含用以偵測外部光學錯誤注入的電子電路，偵測單元包含用來偵測外部光學錯誤注入的數位電路。該電路還包含信號收集元件，用以收集並結合偵測單元的輸出，並在任一偵測單元之信號發生改變時區分出改變。該電路更包含一偵測信號產生單元，用以偵測自偵測單元輸出的信號是否發生改變，並透過信號收集單元之輸入產生一光學錯誤注入偵測信號。

本揭示內容所描述之一實施例提供一種用以偵測錯誤注入的裝置，包含一功能電路和一錯誤偵測電路。功能電路用以接收一或多個功能輸入信號，並處理功能輸入信號以產生一或多個功能輸出信號。功能電路滿足一穩定條件，功能輸入信號中一或多者包含一輸入信號指定組合，功能輸出信號中一或多者包含一輸出信號指定組合，穩定條件規定輸入信號指定組合於一第一時段之穩定係保障輸出信號指定組合於一第二時段之穩定，且第二時段由第一時段導出。錯誤偵測電路用以監測輸入信號指定組合與輸出信號指定組合，以根據監測結果評估穩定條件，並且在偵測到偏離穩定條件時偵測一錯誤注入嘗試。

於一些實施例中，錯誤偵測電路於功能電路執行正常功能操作時偵測錯誤注入嘗試。於一實施例中，錯誤偵測電路用以根據功能電路之功能輸出信號之部分評估穩定條件。於另一實施例中，錯誤偵測電路用以根據功能電路之功能輸入信號之部分評估穩定條件。

於一所揭示實施例中，輸入信號指定組合於該第一時段保持穩定時，錯誤偵測電路於第二時段中用以偵測輸出信號指定組合中至少一者的邏輯準位之改變，以偵測錯誤注入嘗試。於另一實施例中，功能電路包含一取樣狀態電路，且取樣狀態電路根據一時脈信號進行操作，錯誤偵測電路用以根據以時脈信號取樣之輸出信號指定組合的改變來評估穩定條件。附加式地或可選地，功能電路包含一取樣狀 態電路，且取樣狀態電路根據一時脈信號進行操作，錯誤偵測電路用以根據以時脈信號取樣之輸入信號指定組合的改變來評估穩定條件。

根據一實施例，本揭示內容還提供一種用以偵測錯誤注入的方法，包含以下步驟：利用一功能電路處理一或多個功能輸入信號以產生一或多個功能輸出信號，且功能電路滿足一穩定條件，功能輸入信號中一或多者屬於一輸入信號指定組合，功能輸出信號中一或多者屬於一輸出信號指定組合，穩定條件規定輸入信號指定組合於一第一時段之穩定係確保輸出信號指定組合於一第二時段之穩定，且第二時段由第一時段導出；監測輸入信號指定組合與輸出信號指定組合；根據監測結果評估穩定條件；偵測到偏離穩定條件時，偵測一錯誤注入嘗試。功能輸入指定組合和功能輸出指定組合被監測，且根據監測結果評估穩定條件，當偵測到偏離穩定條件時，偵測錯誤注入嘗試。

為更加瞭解本揭示內容之技術特徵與優點，請參照以下之圖式與實施方式。

20‧‧‧積體電路

24‧‧‧功能電路

28‧‧‧功能輸入信號

32‧‧‧功能輸出信號

36、40‧‧‧改變偵測單元

44‧‧‧控制單元

50~66‧‧‧步驟

CP‧‧‧時脈信號

第1圖為一方塊圖，用以圖示根據本揭示內容之一實施例繪製的安全性積體電路(integrated circuit)；第2圖為一流程圖，用以圖示根據本揭示內容之一實施例繪製的用以偵測錯誤輸入之方法； 第3圖為一方塊圖，用以圖示根據本揭示內容之一實施例繪製的功能電路，且功能電路為安全性積體電路的一部分；第4圖為一時序圖，用以圖示根據本揭示內容之一實施例繪製的第3圖所繪功能電路之輸入和輸出的穩定時間之關係；第5圖為一方塊圖，用以圖示根據本揭示內容之另一實施例繪製的功能電路，且功能電路為安全性積體電路的一部分；以及第6圖為一時序圖，用以圖示根據本揭示內容之另一實施例繪製的第4圖所繪功能電路之輸入和輸出的穩定時間之關係。

本揭示內容所述實施例提供用以偵測和減輕對積體電路(integrated circuit)的錯誤注入攻擊(fault injection attack)之系統與方法，表現較習知技術更佳，所揭示之技術中重新使用積體電路包含的既有之功能電路來偵測錯誤注入攻擊。

為了要使功能電路扮演以上兩種角色，功能電路必須滿足根據功能電路之功能輸入信號與功能輸出信號(為使描述更為精簡，以下可以功能輸入和功能輸出代稱)所訂定之「有限脈衝響應(finite impulse response,FIR)」條件。於本揭示內容中，功能輸入信號中一或多者屬於一輸 入信號指定組合，功能輸出信號中一或多者屬於一輸出信號指定組合，當輸入指定信號組合於一第一時段的穩定係確保輸出信號指定組合於一第二時段之穩定時，功能電路滿足穩定條件。當使用「保障穩定」用語時，假設電路操作於指定條件內，且並無錯誤注入攻擊發生。

與上述定義中第一時段有關之功能輸入指定組合的穩定期間亦稱為一輸入穩定時段，且所造成的功能輸出指定組合的穩定期間與上述定義中第二時段有關，功能輸出指定組合的穩定期間又稱為一輸出穩定時段。輸入穩定時段和輸出穩定時段可為有限、無限和/或由多個時段組成。

當功能電路滿足有限脈衝響應條件時，任何有限脈衝響應性質的偏離均為非預期的，也就是說，功能輸出指定組合中之一者於輸出穩定時段間不穩定，即為偏離有限脈衝響應性質，當偏離有限脈衝響應性質時，表示可能有錯誤注入嘗試發生。

於一些實施例中，積體電路包含錯誤偵測電路，錯誤偵測電路監控功能電路的功能輸入指定組合以及功能輸出指定組合，當偵測到非預期偏離有限脈衝響應條件的情況時，錯誤偵測電路宣告可能有錯誤注入嘗試，錯誤偵測電路接著可能觸發一警示或啟動特定保護動作。

本揭示內容所描述技術於積體電路正常運作時檢查錯誤偵測攻擊，而非進入特定的錯誤偵測狀態。另外，本揭示內容所描述之方法與系統係使用積體電路現有之功能硬體來偵測錯誤注入。因此，無須增加過多硬體即可對大 部分積體電路進行錯誤注入偵測。

第1圖為一方塊圖，用以圖示根據本揭示內容之一實施例繪製的安全性積體電路(IC)20之元件。舉例而言，積體電路20包含一微處理器(microprocessor)、一記憶體裝置或任何其他適用種類的晶片。

積體電路20包含功能電路24，功能電路24於積體電路20中執行功能性任務，並且亦用以偵測錯誤注入嘗試。舉例而言，功能電路24包含組合邏輯(combinatorial logic)電路、正反器(flip-flops)、暫存器排(register bank)、一浮點運算單元(floating-point unit)、一快閃記憶體介面單元、一安全加速器(security accelerator)、除錯電路(debugging circuitry)、一通用輸入輸出(GPIO)控制器或緊連邏輯(glue logic)電路，功能電路24包含上述元件中之部分或上述元件之部分加上任何其他適合的電路元件。

於一些實施例中，功能電路24佔去積體電路20之大部分面積，以增加成功偵測錯誤注入之機率。於其他實施例中，積體電路20包含多個功能電路24，根據功能電路24中每一者之功能輸入指定組合與功能輸出指定組合，每一功能電路24均滿足有限脈衝響應條件，且每一功能電路24用以偵測積體電路20中特定部份的錯誤注入。舉例而言，可在積體電路20中最需要保護的敏感性位置上或敏感性位置附近選取或定義功能電路24。一般來說，除了功能電路24外，積體電路20還包含其他功能硬體，為使說明更 加清楚，圖中並無繪示其他功能硬體。

於積體電路20之正常操作中，功能電路24接收一或多個功能輸入信號28，並處理功能輸入信號28以產生一或多個功能輸出信號32，功能輸入信號28與功能輸出信號32之數量並無限制，可根據應用需求設計。

功能電路24滿足上述定義之有限脈衝響應條件，假定功能電路24操作於特定之操作條件且無錯誤注入攻擊發生，則對於功能輸入信號28中指定的一或多個信號(下稱功能輸入指定組合)以及功能輸出信號32中指定的一或多個信號(下稱功能輸出指定組合)，功能輸入指定組合於一第一時段(輸入穩定時段)之穩定係保障輸出信號指定組合於一第二時段(輸出穩定時段)之穩定，且第二時段由第一時段導出。

舉例而言，當功能電路24僅包含組合邏輯(combinatorial logic)電路時，輸入穩定時段與輸出穩定時段相同。另一方面，當功能電路24包含延遲元件(delay element)時，輸入穩定時段與輸出穩定時段可不相同，舉例而言，延遲元件為正反器。

第3圖和第5圖為根據本揭示內容之實施例所繪示的功能電路24的示意圖，於第3圖與第5圖中，功能電路24包含組合邏輯電路72以及循序元件(sequential element)74，舉例而言，循序元件74包含正反器。

根據第3圖和第5圖所繪功能電路之實施例，第4圖和第6圖分別繪示第3圖和第5圖之功能電路之輸入和輸 出的穩定時間之關係。於第4圖與第6圖中，繪示提供時脈給正反器74以進行操作的時脈信號(CP)，以及功能輸入信號28以及功能輸出信號32對時脈的時間函數關係。輸入穩定時段78和輸出穩定時段82亦繪示於圖中。

於一些實施例中，在輸入穩定時段開始後，輸出穩定時段再經過一或多個時脈週期(clock cycle)後才開始，但輸出穩定時段與輸入穩定時段於同一時脈週期結束。舉例而言，當從相關功能輸入信號到對應的功能輸出信號間的信號路徑中同時包含組合邏輯電路與循序元件(例如，經過正反器)時，則上述情況可發生。第3~4圖即繪示此組態。

於其他實施例中，在輸入穩定時段開始後，輸出穩定時段再經過一或多個時脈週期(clock cycle)後才開始，輸出穩定時段在輸入穩定時段結束後再經過一或多個時脈週期(clock cycle)才結束。舉例而言，當從相關功能輸入信號到對應的功能輸出信號間的每一條信號通路皆為循序性(例如，每一信號通路均經過至少一正反器)時，則上述情況可發生。第5~6圖即繪示此組態。

一般而言，使用時脈週期量測和表示輸入穩定時段和輸出穩定時段，每一輸出穩定時段和輸出穩定時段可為有限、無限或包含多個不連續的時段，任何適用的時段長度均可用來量測和表示輸入穩定時段和輸出穩定時段。

於一些實施例中，當使用「穩定」用語來描述一功能輸入信號或一功能輸出信號時，表示信號維持一特定的固定邏輯準位(零或其他準位)，並將信號不穩定係定義為 信號改變其固定邏輯準位。於組合邏輯功能電路中，功能輸入特定組合和功能輸出特定組合中任一信號之邏輯準位改變通常被視為不穩定。舉例而言，當功能輸入信號28與功能輸出信號32間有組合邏輯之關係時，適用上述不穩定之定義。另一方面，於根據一時脈信號進行操作的取樣狀態功能電路中(亦稱為循序元件，例如正反器)，不穩定通常指以時脈信號取樣之輸入信號指定組合或輸出信號指定組合中任一者之信號準位發生改變。於取樣狀態功能電路之實施例中，錯誤偵測電路可僅在根據電路中時脈信號所取樣之信號(例如對功能輸入線進行取樣)準位發生改變時，才將功能輸入信號視為不穩定。舉例而言，當功能輸入信號28與功能輸出信號32間沒有組合邏輯之關係時，適用上述之描述，例如第5~6圖所繪示之實施例。在其他實施例中，錯誤偵測電路可偵測根據時脈信號進行取樣之功能輸入信號或功能輸出信號之改變。舉例而言，對第3~4圖所繪示之實施例即適用，第3~4圖中自功能輸入端到功能輸出端間同時有組合邏輯以及循序(取樣)信號路徑。

於一些實施例中，積體電路20包含錯誤偵測電路，錯誤偵測電路監測功能電路24之一或多個功能輸入信號以及一或多個功能輸出信號，並偵測可能的錯誤注入嘗試。應注意到，錯誤偵測流程係於積體電路20進行正常運作期間同時進行，並使用正常操作所使用的功能輸入信號與功能輸出信號。其中，錯誤偵測電路可根據該些功能輸出信號或是功能輸入信號之一部分評估該穩定條件。

使用此種方法可辨識多種不同種類的錯誤注入攻擊，舉例而言，透過直接接觸功能電路24之導線所發出的攻擊、透過施加電磁場至積體電路20所發出的攻擊、透過施加雷射脈衝所發出的攻擊或透過對積體電路20之電源供應線或其他外部介面施加干擾所發出的攻擊，以及任何其他方式的錯誤注入攻擊。上述之攻擊方式之目的均為在積體電路20內之一或多條導線產生突然故障(glitch)或干擾。

於第1圖之實施例中，錯誤偵測電路包含改變偵測單元36、40以及控制單元44，改變偵測單元36監測功能輸入信號28中之一或多者，並指示所監測之功能輸入信號是否穩定，改變偵測單元40類似地監測功能輸出信號32中之一或多者，並指示所監測之功能輸出信號是否穩定。

每一改變偵測單元可分別對每一信號偵測其改變，或對一組信號共同偵測其改變，例如在偵測改變前使用互斥或(XOR)功能合併所有信號，後者所述之方法於兩個信號同時改變時將可能錯失偵測其中一改變，但可節省邏輯閘數目，近而節省面積。

根據改變偵測單元36、40之輸出，控制單元44檢查功能輸出信號32中之一或多者是否發生非預期之不穩定情況，一般來說，控制單元44內已預先設定功能電路24已知的輸入穩定時段與輸出穩定時段，控制單元44可利用上述穩定時段資訊以及根據有限脈衝響應條件，檢查功能輸出信號32是否趨於穩定並保持穩定。當有多個功能電路24時，每一功能電路24可分別耦接至改變偵測單元36、40， 改變偵測單元36、40之輸出提供至控制單元44。如此一來，控制單元44可偵測任一功能電路24中所發生的錯誤注入嘗試。

如上所述，控制單元44可僅檢查功能輸出信號中的部分是否有非預期的不穩定現象，另外，控制單元44亦可僅檢查功能輸入信號中的部分是否有非預期的不穩定現象。控制單元44亦可結合上述兩種作法。

當控制單元44偵測到功能輸出信號32中有非預期的不穩定現象，控制單元44可觸發一警示且/或啟動任合適當的保護動作。保護動作包含關閉積體電路20之部分或全部、將積體電路20至少部分保持在重置狀態、或刪除積體電路20所儲存之部分資訊。

第1圖之積體電路組態為一組態之示例，用以清楚顯示本揭示內容之概念。於其他實施例中，亦可使用任何其他適用的積體電路組態。為簡明說明之便，對瞭解本揭示內容之原則或精神並非必要之元件，如各種介面、控制電路、定址電路(addressing circuit)、時序電路(timing and sequencing circuit)以及除錯電路，於本圖中均無繪示。另外，可使用硬體、軟體或結合硬體或軟體元件來實現上述各種積體電路元件。

於一些實施例中，以一般用途處理器(general-purpose processor)實作控制單元44，且一般用途處理器透過軟體程式執行本揭示內容所描述之功能，上述軟體可以電子信號形式或透過網路下載至一般用途處理器 中，或者可儲存於一非揮發性電腦可讀取紀錄媒體中，透過非揮發性電腦可讀取紀錄媒體提供給一般用途處理器，非揮發性電腦可讀取紀錄媒體可為磁性、光學或電子記憶體。上述提供給一般用途處理器之方法亦可互相結合使用。

第2圖為一流程圖，用以圖示根據本揭示內容之一實施例繪製的用以偵測錯誤輸入之方法，本方法一開始執行有限脈衝響應條件定義步驟50，先為功能電路24定義有限脈衝響應條件(包括功能輸入指定組合、功能輸出指定組合、輸入穩定時段與輸出穩定時段)。

於一正常操作步驟54中，功能電路24處理功能輸入信號28以產生功能輸出信號32，於檢查步驟58中，錯誤偵測電路檢查功能輸出信號32中違反有限脈衝響應條件的非預期不穩定現象。其中，雖然步驟58以檢查輸出信號為舉例說明，但本發明並不以此為限制，亦可根據該些功能輸出信號或是功能輸入信號之一部分評估該穩定條件。

在維持有限脈衝響應條件時，本方法返回步驟54，否則進行錯誤偵測步驟66，錯誤偵測電路觸發一警示且/或啟動保護動作。

雖然本揭示內容所描述之實施例中，保護動作主要用以處理積體電路之錯誤注入，然而所揭示之系統與方法亦可應用於其他應用場景，例如分散式電路之錯誤注入偵測，舉例而言，監控電路板中互相連接的信號，以及分散式以及集成式電路的功能錯誤偵測。

雖然本揭示內容已以實施方式揭露如上，然其 並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可做各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。另外，本揭示內容所引用之文件應視為揭示內容之部分，若所引用文件中之用語定義與本揭示內容明示或暗示之定義衝突，則應以本揭示內容之定義為主。

20‧‧‧積體電路

24‧‧‧功能電路

28‧‧‧功能輸入信號

32‧‧‧功能輸出信號

36、40‧‧‧改變偵測單元

44‧‧‧控制單元

Claims (14)

1. 一種用以偵測錯誤注入的裝置，包含：一功能電路，用以接收一或多個功能輸入信號，處理該些功能輸入信號以產生一或多個功能輸出信號，並滿足一穩定條件，其中該些功能輸入信號中一或多者包含一輸入信號指定組合，該些功能輸出信號中一或多者包含一輸出信號指定組合，該穩定條件規定該輸入信號指定組合於一第一時段之穩定保障該輸出信號指定組合於一第二時段之穩定，且該第二時段由該第一時段導出；以及一錯誤偵測電路，用以監測該輸入信號指定組合與該輸出信號指定組合，以根據監測結果評估該穩定條件，並且在偵測到偏離該穩定條件時偵測一錯誤注入嘗試。
2. 如請求項1所述之裝置，其中當該功能電路執行正常功能操作時，該錯誤偵測電路用以偵測該錯誤注入嘗試。
3. 如請求項1所述之裝置，其中該錯誤偵測電路用以根據該些功能輸出信號之一部分評估該穩定條件。
4. 如請求項1所述之裝置，其中該錯誤偵測電路用以根據該些功能輸入信號之一部分評估該穩定條件。
5. 如請求項1所述之裝置，其中該輸入信號指定組合於該第一時段保持穩定，且於第二時段中，該錯誤偵測電路用以偵測該輸出信號指定組合中至少一者的邏輯準位之改變，以偵測該錯誤注入嘗試。
6. 如請求項1所述之裝置，其中該功能電路包含一取樣狀態電路，且該取樣狀態電路根據一時脈信號進行操作，其中該錯誤偵測電路用以根據以該時脈信號取樣之該輸出信號指定組合的改變來評估該穩定條件。
7. 如請求項1所述之裝置，其中該功能電路包含一取樣狀態電路，且該取樣狀態電路根據一時脈信號進行操作，其中該錯誤偵測電路用以根據以該時脈信號取樣之該輸入信號指定組合的改變來評估該穩定條件。
8. 一種用以偵測錯誤注入的方法，包含：利用一功能電路處理一或多個功能輸入信號以產生一或多個功能輸出信號，其中該功能電路滿足一穩定條件，該些功能輸入信號中一或多者屬於一輸入信號指定組合，該些功能輸出信號中一或多者屬於一輸出信號指定組合，該穩定條件規定該輸入信號指定組合於一第一時段之穩定係確保該輸出信號指定組合於一第二時段之穩定，且該第二時段由該第一時段導出；監測該輸入信號指定組合與該輸出信號指定組合；根據監測結果評估該穩定條件；以及在偵測到偏離該穩定條件時，偵測一錯誤注入嘗試。
9. 如請求項8所述之方法，其中偵測該錯誤注入嘗試包含當該功能電路執行正常功能操作時評估該穩定條件。
10. 如請求項8所述之方法，其中偵測該錯誤注入嘗試包含根據該些功能輸出信號之部分評估該穩定條件。
11. 如請求項8所述之方法，其中偵測該錯誤注入嘗試包含根據該些功能輸入信號之部分評估該穩定條件。
12. 如請求項8所述之方法，其中偵測該錯誤注入嘗試包含當該輸入信號指定組合於該第一時段保持穩定時，於第二時段中偵測該輸出信號指定組合中至少一者的邏輯準位之改變。
13. 如請求項8所述之方法，其中該功能電路包含一取樣狀態電路，且該取樣狀態電路根據一時脈信號進行操作，其中該穩定條件係根據以該時脈信號取樣之該輸出信號指定組合的改變來進行評估。
14. 如請求項8所述之方法，其中該功能電路包含一取樣狀態電路，且該取樣狀態電路根據一時脈信號進行操作，其中評估該穩定條件係根據以該時脈信號取樣之該輸入信號指定組合的改變進行。