TWI614634B - 偵測錯誤注入的方法與裝置 - Google Patents

Abstract

本發明提出一種偵測錯誤注入(Fault Injection)的裝置，包含高扇出(Fanout)網路與電路系統，其中高扇出網路遍及一積體電路。在一些實施例中，在積體電路功能操作期間，高扇出網路持續地不作動。電路系統感測高扇出網路中多個取樣點的訊號準位，並且藉由基於所感測到的訊號準位，來偵測高扇出網路中的訊號異常，以識別出錯誤注入企圖(Attempt)。在一些實施例中，電路系統感測高扇出網路中之取樣點的訊號準位，以在積體電路的功能操作期間，基於感測到的訊號準位來分辨高扇出網路中的合理信號變異與訊號異常。電路系統也藉由偵測訊號異常來識別錯誤注入企圖。

Description

偵測錯誤注入的方法與裝置

本發明實施例是有關於一種電子電路的保護，且特別是有關於一種偵測錯誤注入攻擊的方法與系統。

錯誤注入攻擊(Fault Injection Attack)是用來存取、分析或擷取來自安全電子電路(例如：密碼電路)的資訊的一類技術。錯誤注入攻擊通常會在電路中造成錯誤，例如：藉由實體接觸到訊號線、藉由高功率雷射或電磁脈衝、或藉由在電源供應器或其他外部介面造成突波。此錯誤被預期會造成電路輸出敏感資訊，或者協助攻擊者滲入電路或電路所儲存的資訊。

習知技藝中有各種用來偵測並抑制錯誤注入攻擊的技術。例如美國專利申請第2011/0029828公開號，其內容在此也被併入本文做為參考，其描述了偵測積體電路中之錯誤注入的電路。此電路包含至少一個邏輯區塊與隔離區塊。邏輯區塊係用以執行積體電路的邏輯功能，隔離區塊係耦接以接收待處理的訊號以及隔離致能訊號，隔離致能訊號指出邏輯區塊的一功能階段與一偵測階段。在功能階段期間，隔離區塊將待處理的訊號施加至邏輯區塊的至 少一個輸入，並且在偵測階段期間，施加一個常數值至邏輯區塊的輸入。偵測區塊係用以在偵測階段期間監控邏輯區塊的輸出訊號的狀態，並且在萬一輸出訊號的狀態有任何的改變時產生警報訊號。

美國專利申請第2007/0075746公開號的內容在此也被併入本文做為參考，其描述了在安全微控制器中偵測突波的技術。一種裝置包含了多個宏單元(Macro-cells)，這些宏單元是由能執行一或多個功能的邏輯單元所形成的。此裝置亦包含一時脈樹，此時脈樹能接收時脈訊號並且提供時脈訊號的至少一份複製至每一個宏單元。時脈樹包含在每一個宏單元中的一個區域分支，其中每個區域分支能提供至少一份複製的時脈訊號。此外，此裝置包含了至少一個突波偵測電路，其能偵測宏單元中的區域分支所提供之在一或多個複製的時脈訊號中的突波。

美國專利申請第2009/0315603公開號的內容在此也被併入本文做為參考，其描述了用以偵測至少一個第一正反器的狀態的干擾之技術，此至少一個第一正反器係來自一電子電路的多個第一正反器所形成的群組。在群組中之第一正反器的各自輸出是與它們的功能性目的無關，這些輸出並被結合以提供一訊號與此訊號的反相，且觸發兩個第二正反器，此些第二正反器具有被迫至相同狀態的資料輸入。第二正反器的各自輸出被結合以提供偵測的結果。一脈衝訊號包含有一脈衝，此脈衝至少是針對一群組中之其中一個第一正反器的每一個觸發邊緣，此脈衝訊號 會初始化第二正反器。

美國專利申請第2005/0235179公開號的內容在此也被併入本文做為參考，其描述了用以防護避免錯誤注入至基本邏輯模組的同步正反器中之裝置。一邏輯電路包含一邏輯模組，此邏輯模組包含有一功能性同步正反器，此功能性同步正反器接收功能性結果並提供同步結果，其中此功能性結果包含有多個平行的位元。用以檢查功能性正反器的完整性的模組包含有第一編碼區塊、第二編碼區塊、檢查同步正反器與比較器。第一編碼區塊接收功能性結果並且提供第一碼。第二編碼區塊接收同步結果並且提供第二碼。檢查同步正反器接收第一碼並且提供第三碼。比較器是用以比較第二碼與第三碼來提供第一錯誤訊號。

韓國專利申請第KR101352149B公開號的內容在此也被併入本文做為參考，其描述利用在重置訊號路徑中的緩衝器來偵測光學錯誤注入之一電路，此電路能夠利用存在於重置晶片所需要之重置訊號線中的緩衝器來偵測光學錯誤注入。此電路包含有形成在一重置訊號的一路徑中的多個偵測單元，此重置訊號被傳送至每個包含數位電路的正反器，數位電路是用來偵測外部光學錯誤注入。此電路也包含有訊號收集單元，用以收集偵測單元的輸出而成為一個輸出，並在任何偵測單元中的訊號發生改變時分辨一改變。此電路還包含有一偵測訊號產生單元，用以偵測偵測單元輸出的訊號改變，並藉由訊號收集單元的輸入來產生光學錯誤注入偵測訊號。

在此所述之本發明的實施例提供一種偵測錯誤注入的裝置，其包含高扇出網路與電路系統。高扇出網路遍及一積體電路並且在積體電路的功能操作期間持續地不作動。電路系統係配置以感測高扇出網路中多個取樣點的訊號準位，並且基於所感測到的訊號準位來偵測高扇出網路中的訊號異常，以識別錯誤注入企圖(Attempt)。

在一些實施例中，一或多個電子元件被插置至高扇出網路中。其中電子元件具有第一靈敏度與第二靈敏度。第一靈敏度係配置以轉態至不作動狀態。第二靈敏度大於第一靈敏度，並配置以轉態至作動狀態。在一實施例中，高扇出網路包含一測試訊號網路。在一個揭露的實施例中，電路系統包含至少一個感測器，配置以感測在兩個以上的取樣點上的訊號準位，並合併感測到的訊號準位以產生至少一感測器之輸出。

在其他實施例中，電路系統配置以比較兩個以上感測到的訊號準位，並且藉由偵測被比較的訊號準位之間的差異來偵測訊號異常。通常，電路系統配置以在積體電路操作在一正常操作模式時，持續地感測訊號準位並且識別錯誤注入企圖。

在一範例實施例中，電路系統配置以從積體電路中其他的偵測邏輯單元接收至少一個輸入。在其他實施例中，電路系統配置以提供至少一個輸出至積體電路中的另一個警報機制，以回應識別出錯誤注入企圖的操作。在另 一實施例中，電路系統配置以修改高扇出網路中一或多個訊號準位，以回應識別出錯誤注入企圖的操作。

根據本發明的實施例，另一個偵測錯誤注入的裝置亦被提出，包含了高扇出網路與電路系統。高扇出網路遍及了積體電路。電路系統配置以感測高扇出網路中多個取樣點的訊號準位以在積體電路的功能操作期間，基於感測到的訊號準位來分辨高扇出網路中的合理信號變異與訊號異常。電路系統也配置以藉由偵測訊號異常來識別錯誤注入企圖。

在一些實施例中，一或多個電子元件被插置至高扇出網路中。電子元件具有第一靈敏度與第二靈敏度。第一靈敏度配置以轉態至不作動狀態。第二靈敏度大於第一靈敏度，並且用於轉態至作動狀態。在一些實施例中，高扇出網路包含慢速切換網路(slow toggling network)。在一實施例中，電路系統包含至少兩個感測器，配置以感測在兩個以上的取樣點上的訊號準位，並且合併感測到的訊號準位以產生至少一感測器之輸出。

在一實施例中，電路系統配置以比較兩個以上感測到的訊號準位，並且藉由偵測被比較的訊號準位之間的差異來偵測訊號異常。在另一實施例中，電路系統配置以識別出一或多個時間區間，在這些時間區間中高扇出網路的訊號準位被預期為穩定。電路系統只在被識別的時間區間中才偵測訊號異常。

在一實施例中，電路系統配置以從積體電路中其他 的偵測邏輯單元接收至少一個輸入。在一實施例中，電路系統配置以提供至少一個輸出至積體電路中另一個警報機制，以回應識別出錯誤注入企圖的操作。在另一個實施例中，電路系統配置以修改高扇出網路中一或多個訊號準位，以回應識別出錯誤注入企圖的操作。在一些實施例中，電路系統配置以藉由偵測至少一個感測到的訊號準位上的突波來偵測訊號異常。

根據本發明的實施例，一種偵測錯誤注入的方法亦被提出，包含以下步驟。感測在高扇出網路中之多個取樣點的訊號準位。高扇出網路係遍及積體電路，並且在積體電路的功能運作期間持續地不作動。藉由基於在取樣點的訊號準位來偵測高扇出網路中的訊號異常，以識別出錯誤注入企圖。

根據本發明的實施例，另一種偵測錯誤注入的方法亦被提出，包含以下步驟。感測在高扇出網路中之多個取樣點的訊號準位，其中高扇出網路遍及積體電路。在積體電路的功能操作期間，基於感測到的訊號準位來分辨高扇出網路中的合理信號變異與訊號異常。藉由偵測訊號異常來識別出錯誤注入企圖。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

20‧‧‧積體電路

24‧‧‧正反器

28‧‧‧導電線路

32‧‧‧緩衝器

40‧‧‧根部

44‧‧‧端點

48‧‧‧感測器

52‧‧‧控制單元

60‧‧‧選擇時間步驟

64‧‧‧感測步驟

68‧‧‧異常檢查步驟

72‧‧‧反應步驟

第1圖是根據本發明一實施例繪示安全積體電路的示 意方塊圖；以及第2圖是根據本發明一實施例繪示偵測錯誤注入的方法的示意流程圖。

[概觀]

在此所描述的本發明實施例提供了改良後的方法與系統，用以偵測或減輕在積體電路上的錯誤注入攻擊。所揭露的技術係藉由感測高扇出網路的訊號來偵測錯誤注入攻擊，其中高扇出網路可為例如一掃描致能訊號網路，其遍及了大部分積體電路。

在一範例實作中，多個感測器係沿著遍及積體電路的高扇出網路而耦接至各自的取樣點。控制單元收集並處理感測器輸出，藉以偵測高扇出網路上的訊號異常。當偵測到疑似是指出錯誤注入企圖的異常時，控制單元會觸發警報，或採取一些保護措施。

在一些實施例中，所選擇的高扇出網路係散佈一訊號，其中在積體電路的正常功能性操作期間，此訊號是持續且無條件地為不作動(Inactive)。一個例子是一掃描致能訊號(亦稱為掃描偏移)，其只在測試期間作動(Active)而在正常操作期間不作動。由於這類的高扇出網路經常是不作動的，因此任何偵測到的異常都可高度懷疑是錯誤注入企圖。利用這樣的高扇出網路可使在正常操作期間有可靠的偵測，而不用切換至專用的錯誤偵測模式。只要積體電路 的偵測電路保持作動，便可在任意時間進行錯誤偵測，甚至在積體電路或部分積體電路發生重置事件時。

在其他揭露的實施例中，在積體電路的正常功能操作期間，所選擇的高扇出網路會散佈一隨時間改變的訊號，例如為一主動屏蔽(Active-Shield)訊號。在這些實施例中，控制單元會分辨訊號的合理變異與疑似是錯誤注入企圖的變異。舉例來說，控制單元可在預期高扇出網路為穩定的時間區間中尋找異常，或比較用來感測網路分支之二或多個感測器的輸出。

如上所述，所揭露的技術是在積體電路的正常操作期間尋找異常，而不需例如透過切換至專用的錯誤偵測模式來控制這些電路的輸入。如此一來，可在最需要的時候給予錯誤注入的保護，例如：當正在操縱敏感資料時。由於高扇出網路遍及了大部分的積體電路，因此所揭露的技術有很高的機率可偵測出錯誤注入企圖。藉由利用其為部分積體電路功能設計之已存在的高扇出網路，可以增加最少硬體與消耗最少功率，來達成積體電路區域的廣闊保護。

以下將描述所揭露之技術的多個例示實施例。其他補充性的技術亦會被描述，例如：用不平衡的方式來設計高扇出網路的連接點，而此不平衡的方式使這些連接點對錯誤注入敏感。

[系統描述]

第1圖是根據本發明一實施例繪示安全積體電路20之元件的示意方塊圖。積體電路20可包含例如微處理 器、記憶體裝置或其他合適型式的積體電路。

積體電路20包含功能性的電路系統，即實現積體電路之指定功能的電路元件。在第1圖所示的例子中，此功能性的電路系統包含多個正反器(Flip-Flop)24。這些正反器表示功能性單元，並連接至高扇出網路的葉節點(Leaves)(“葉節點”的用語是指網路的端點分支或線路)，並為例示說明，而以高度簡化的方式來繪示正反器。值得注意的是，雖然在圖中所有的正反器都連接至網路的葉節點，但正反器亦可連接至非葉節點的網路分支。或者，此功能性的電路系統亦可包含任何其他適當元件。

積體電路20還包含了高扇出網路，其遍及了大部分的積體電路區域。在本專利申請案與專利申請範圍的語意中，“高扇出網路”指的是具有多個訊號線路的一個網路，其會散佈一個給定的訊號(a given signal)至積體電路中多個位置的多個元件。

高扇出網路可包含緩衝器、反相器或中繼器，用以維持訊號的完整性與線路。高扇出網路也可包含其他適當型態的邏輯單元，並且這些邏輯單元在網路被檢查時等同於緩衝器或反相器。然而，邏輯上，例如在暫存器傳輸級(Register Transfer Level：RTL)或模擬級，高扇出網路在操作模式下是等同於一條線路或一反相器，並且不執行反相以外的任何邏輯。例如，高扇出網路可包含一掃描致能訊號網路、一主動屏蔽網路、一重置訊號網路或任何其他適當型式的高扇出訊號。其中，掃描致能訊號網路會散佈一 測試訊號。主動屏蔽網路會在設置於積體電路的導體層上散佈一屏蔽電壓或電流。重置訊號網路會在積體電路中散佈一重置訊號至多個位置。在此，上述的掃描致能訊號網路、主動屏蔽網路或重置訊號網路可被稱為測試訊號網路。

在第1圖的例子中，高扇出網路會散佈一個施加在根部40的訊號。此訊號會被散佈至積體電路中的多個功能元件，在此例子作為多個正反器24的輸入。每個高扇出網路的端點44也被稱為葉節點。在第1圖中，高扇出網路包含導電線路28(也被稱為分支，值得注意的是葉節點也是一種分支)與反相器、緩衝器或中繼器32。

在一些實施例中，積體電路20包含了電路系統，用來偵測或鎖存住(latching)錯誤注入企圖。在第1圖的例子中，積體電路20包含多個感測器48(例如為正反器、鎖存器、邊緣偵測器、突波偵測器、或(OR)閘、及(AND)閘、互斥或(XOR)閘、暫存器或其組合)，這些感測器會在多個各自的取樣點來感測高扇出網路。每個感測器48會在各自的取樣點感測到訊號(例如為電壓或電流)並且產生各自的輸出。這些取樣點通常會散佈在整個積體電路區域上，藉此達到最大的偵測範圍。

在一些實施例中，一給定的感測器48會透過一些合併邏輯(consolidating logics)單元來感測兩個以上的取樣點。例如，對於高電位作動(active-high)網路來說，上述的合併邏輯單元會利用一或多個OR閘或是OR樹來執行邏輯上的OR運算。

感測器48的輸出會提供給控制單元52。控制單元52會結合或處理這些感測器輸出，以偵測可識別出錯誤注入企圖的訊號異常，以下會再詳細說明。當偵測到錯誤注入企圖時，控制單元52可觸發警報。額外地或替代地，控制單元可在偵測到錯誤注入企圖時採取一些保護措施，例如關閉部分的積體電路，或讓部分的積體電路處於重置狀態。

在第1圖中積體電路的設置是一個示範性的設置，純粹是為了概念性的釐清而繪示。在另一實施例中，也可使用任何其他合適的積體電路設置。為了清楚呈現，對於在了解本發明原理時不必要的元件，例如為各種介面、控制電路、定址電路、時序電路與除錯電路都已在圖中被省略。這些不同的積體電路元件可被實作為硬體、軟體或是使用軟體與硬體元件的結合。

在一些實施例中，控制單元52是以通用處理器來實作，會被軟體程式化以執行在此描述的功能。例如此軟體可透過網路以電子型態被下載至處理器。或者，軟體可額外地或替代地被提供且/或儲存在非一次性的有形媒體，例如為磁性、光學或電子記憶體。

在一些實施例中，舉例來說，當控制單元52被實作為硬體時，控制單元52可與一或多個感測器48整合在一起。這樣整合的一個例子是讓某感測器48鎖存住網路異常事件並且對應地直接發出一個警報(Alert)訊號。這些警報訊號可被保持住(maintained)，每一個警報訊號都會潛在 地耦接至攻擊對策邏輯單元，因此不需要連接至控制單元52。因此，在本專利申請案與專利申請範圍的語意中，控制單元52與感測器48被統稱為電路系統，其執行了所揭露的技術。電路系統可以任何適合的方式被分為多個結構或功能單元。

在另一實施例中，多個感測器48或控制單元52的輸出中的一或多個會被用來觸發積體電路20中另一個警報訊號。例如，所討論的輸出可操控被奇偶校驗保護的暫存器與多個匯流排，以刻意造成一個奇偶校驗錯誤，藉此利用積體電路中其他已存在的安全對策。

在一實施例中，被感測器48或控制單元52感測到的至少一個取樣點是連接至高扇出網路中的非葉節點線路。在另一實施例中，感測器48及/或控制單元52被設定用來偵測其至少一個輸入的改變、突波、或作動準位。值得注意的是，突波可為在訊號電壓或電流中從一準位到另一準位，並在短時間回到之前準位的一改變。

在另一實施例中，感測器48及/或控制單元52從積體電路中至少一個其他的偵測機制接收到多個輸入。在另一實施例中，由於警報訊號的發出(例如是高扇出網路偵測器或其他嵌入在裝置的攻擊偵測器所產生的)，控制單元52或感測器48會修改在高扇出網路的網路根部40或另一個分支的訊號準位(例如，強制此訊號為作動)。

[利用已存在之高扇出網路的錯誤注入偵測]

在本發明的一些實施例中，控制單元52利用感測器48的輸出來偵測施加於積體電路20的錯誤注入攻擊。各種類型的攻擊都可被識別出，這些攻擊例如是透過以下方式產生：實體接觸積體電路20的線路、施加電磁場或雷射脈衝至積體電路、施加干擾至積體電路的電源供應線或其他的外部介面、或其他種類的錯誤注入攻擊。任何這樣的動作是為了要在積體電路20中一或多個信號線上造成突波或干擾。

控制單元52通常是藉由偵測在高扇出網路中一或多個取樣點上的訊號異常，來偵測出錯誤注入企圖。在本專利申請案與專利申請範圍的語意中，“訊號異常”是指訊號(例如，電壓或電流)偏離了預期的基準形式或行為(例如此訊號預期的準位或時域波形)所造成的任何種類的偏差。例如，所述預期的基準形式或行為指的是相對於本身的行為及/或相對於本身與其他訊號之間的關係。這樣的異常可例如歸咎於錯誤注入企圖所造成的突波、在同一個網路中兩個分支(取樣點)之間的不匹配、或不預期的分支電壓準位或轉態。

在一些實施例中，控制單元52應用了某些邏輯或準則在感測器48的輸出上，用以為了提供靈敏的錯誤注入企圖的偵測並減少錯誤偵測的機率。控制單元52所使用的準則是依照高扇出網路的特性，並且此高扇出網路是特地選來用在錯誤注入偵測上的。如上所述，在一些實施例中，高扇出網路會散佈一個訊號，並且在積體電路的正常功能 操作期間，此訊號是持續且無條件的不作動，例如為掃描致能或掃描偏移訊號。或者，高扇出網路可散佈一訊號，並且此訊號在積體電路的正常功能操作期間會隨著時間而改變，例如為一主動屏蔽訊號。

不論高扇出網路的類型是什麼，網路中分支之間的不一致性都可指示出一個錯誤注入。在其他情況下，用來偵測訊號異常的邏輯可能會隨著高扇出網路的類型而不同。舉例來說，在慢速切換率網路(Slow-Toggling Rate Network)中，從邏輯“0”至邏輯“1”並且馬上回到“0”的轉態是高度異常，有可能是錯誤注入企圖。

舉例來說，在一重置網路中，不論重置狀態是什麼(作動或非作動)，當不是在網路轉態的期間，不一致的網路狀態是高度的異常，有可能是錯誤注入企圖。所述不一致的網路狀態例如是至少一個網路分支和其他至少一個網路分支具有不同的準位。再舉例來說，在一掃描致能網路中，其正常操作(非測試)模式期間，若有至少一網路分支被設置(Assertion)則為高度異常，有可能是錯誤注入企圖。值得注意的是，在安全相關的積體電路中禁能多個測試模式是屬於常見的做法。因此，在例如是掃描模式的測試模式中關閉偵測機制通常不會被認為是一個威脅。

在另一例子中，控制單元52或是感測器48可藉由比較一些感測器的輸出來偵測疑似的錯誤注入企圖。在正常的情況下，所有的感測器都預期會感測到相似的訊號準位。若在這些感測器中所感測的訊號準位具有差異，並且 不是合理網路轉態的一部分或是維持超過一個轉態期間，則有可能是錯誤注入企圖。在一個範例實施例中，控制單元52會比較兩者或以上用以感測網路之葉節點44的感測器之輸出，例如是提供給正反器24的訊號。值得注意的是，這類的比較可以在網路上的訊號不是固定時(可合理地隨時間改變)被執行。也可注意到，未直接連接到正反器24的分支可連接到感測器48或直接連接到控制單元52。

在另一實施例中，控制單元52或感測器48是配置以感測本身至少一個輸入中的突波。值得注意的是，這類的感測可在網路上的訊號不固定時(可合理地隨時間改變)被執行。這樣的技術可使控制單元在，正常操作情況下保證不會有突波的訊號或網路上，偵測到突波。這類網路與訊號的一個例子是那些直接被正反器的輸出所驅動的網路與訊號。

控制單元52在積體電路20的正常操作期間，特別是在高扇出網路的正常操作期間，執行錯誤注入偵測。換句話說，高扇出網路所散佈的正常訊號(例如為掃描致能訊號或是主動屏蔽訊號)不會被控制或抑制，並且網路不會切換至任何專用的偵測模式。在正常模式下的錯誤注入偵測是重要的，這是因為其在最需要的時候(在積體電路正常使用資料的期間)提供了保護。再者，在正常操作期間的錯誤注入偵測消除了額外模式切換電路(mode-switching circuitry)及/或軟體的需要。

在一些實施例中，在高扇出網路上的訊號準位不全 然是常數，但只相當緩慢地改變或慢速切換(slow toggling)。這樣的行為例如是發生在主動屏蔽網路中，其中主動屏蔽網路會在設置於積體電路上的導體層上散佈一屏蔽電壓或電流。在這樣的實施例中，由於正常訊號是緩慢地改變或慢速切換，因此控制單元52可偵測出高扇出網路上的暫態(transient)或快速改變的訊號，其有可能是錯誤注入攻擊。

因此，在一些實施例中，控制單元52會感測感測器的輸出，並且在高扇出網路的正常訊號預期是穩定(例如是常數，或至少變化的速率低於一個預設速率)的時間區間中偵測錯誤注入企圖。上述高扇出網路的類型純粹是為了舉例說明。

在另一實施例中，所揭露的技術可以用任何其他合適的高扇出網路來實作。通常但不是必要地，高扇出網路所散佈的訊號是非同步的(對比於通常被時脈訊號取樣的資料訊號)。

在一些實施例中，高扇出網路中一或多個緩衝器32有些是被設計具有特別高的靈敏度來轉態至作動狀態，並且有些緩衝器具有較低的靈敏度來轉態至非作動狀態。這樣不平衡的設計增加了錯誤注入所造成的突波傳遞在高扇出網路並且被一或多個感測器48所捕捉的機率。

舉例來說，考慮低電位作動(active-low)的高扇出網路，其中某些緩衝器32具有低驅動的電晶體路徑(用來轉態至作動狀態)以及高驅動的電晶體路徑(用來轉態至不作 動狀態)。在一實施例中，低驅動的電晶體路徑可被設計比高驅動電晶體路徑更快速與堅固。或者，任何其他合適的不平衡設計都可以被使用。此外，本實施例指的是緩衝器32，但所揭露的不平衡設計的技術可以與其他電子元件一起使用，而這些電子元件可被插置(inserted)至高扇出網路中，例如為反相器或是中繼器。

第2圖是根據本發明一實施例繪示偵測錯誤注入的方法的示意流程圖。此方法從時間選擇步驟60開始，控制單元52選擇了時間區間，在此時間區間中高扇出網路的正常訊號預期是穩定且/或是一致的。值得注意的是，對於一些網路類型來說，例如為掃描致能網路，這樣的條件在正常操作模式下永遠都會滿足。

在感測步驟64中，控制單元52感測感測器48的輸出。換言之，控制單元會在多個取樣點上感測高扇出網路。在異常檢查步驟68，控制單元52會檢查是否在一或多個取樣點上發現了訊號異常。

若偵測到了異常，在反應步驟72中，控制單元52會觸發警報或是採許一些保護措施，以減輕可疑的錯誤注入企圖。否則，此方法會回到步驟60。

雖然在此描述的實施例主要在說明積體電路的保護以對抗錯誤注入，但在此描述的方法與系統也可以用在其他的應用上，例如為分散式電路的錯誤注入偵測(例如，透過監測電路板上相互連接的訊號)與用在分散式電路與積體電路的功能錯誤檢測的其他應用。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

20‧‧‧積體電路

24‧‧‧正反器

28‧‧‧導電線路

32‧‧‧緩衝器

40‧‧‧根部

44‧‧‧端點

48‧‧‧感測器

52‧‧‧控制單元

Claims (16)

1. 一種偵測錯誤注入(Fault Injection)的裝置，包含：一訊號網路，在一積體電路內散佈一邏輯訊號至多個位置上的多個元件，並且該邏輯訊號在該積體電路的功能操作期間持續地不作動；一電子元件，被插置至該訊號網路中並包括一第一電晶體路徑以轉態至不作動狀態以及一第二電晶體路徑以轉態至作動狀態；以及一電路系統，配置以感測該訊號網路中多個取樣點上該邏輯訊號的分別的準位，比較在至少兩個該些取樣點所感測到的至少兩個該邏輯訊號的該些準位，並且藉由偵測所比較的該邏輯訊號的該些準位之間的一差異來識別出一錯誤注入企圖(Attempt)，其中基於該電子元件的該第二電晶體路徑的靈敏度大於該第一電晶體路徑的靈敏度，該電子元件有較大的機率讓該錯誤注入企圖所產生的一突波傳遞在訊號網路並由該電路系統所識別。
2. 如請求項1所述之偵測錯誤注入的裝置，其中該訊號網路包括一測試訊號網路。
3. 如請求項1所述之偵測錯誤注入的裝置，其中該電路系統包含至少一感測器，配置以在兩個以上的該些取樣點上感測該些準位，並且合併感測到的該些準位以產生該 至少一感測器之輸出。
4. 如請求項1所述之偵測錯誤注入的裝置，其中該電路系統係配置以在該積體電路操作在一正常操作模式時，持續地感測該些準位並且識別出該錯誤注入企圖。
5. 如請求項1所述之偵測錯誤注入的裝置，其中該電路系統係配置以從該積體電路中之其他偵測邏輯單元接收至少一輸入。
6. 如請求項1所述之偵測錯誤注入的裝置，其中該電路系統配置以提供至少一輸出至該積體電路中的另一警報機制，以回應識別出該錯誤注入企圖的操作。
7. 如請求項1所述之偵測錯誤注入的裝置，其中該電路系統配置以修改該訊號網路中該些準位其中一或多者，以回應識別出該錯誤注入企圖的操作。
8. 一種偵測錯誤注入的裝置，包含：一訊號網路，用以在一積體電路內散佈一邏輯訊號至多個位置上的多個元件；一電子元件，被插置至該訊號網路中並包括一第一電晶體路徑以轉態至不作動狀態以及一第二電晶體路徑以轉態至作動狀態；以及 一電路系統，配置以感測該訊號網路中多個取樣點上該邏輯訊號的分別的準位，比較在至少兩個該些取樣點所感測到的至少兩個該邏輯訊號的該些準位，並且藉由在該積體電路的功能操作期間偵測所比較的該邏輯訊號的該些準位之間的一差異來分辨該訊號網路中的合理信號變異與訊號異常，並且藉由偵測一訊號異常來識別出一錯誤注入企圖，其中基於該電子元件的該第二電晶體路徑的靈敏度大於該第一電晶體路徑的靈敏度，該電子元件有較大的機率讓該錯誤注入企圖所產生的一突波傳遞在訊號網路並由該電路系統所識別。
9. 如請求項8所述之偵測錯誤注入的裝置，其中該電路系統包含至少一感測器，配置以在兩個以上的該些取樣點上感測該些準位，並且合併感測到的該些準位以產生該至少一感測器之輸出。
10. 如請求項8所述之偵測錯誤注入的裝置，其中該電路系統係配置以識別出一或多個時間區間，在該一或多個時間區間中該訊號網路的該些準位被預期為穩定，並且該電路系統係配置以只在被識別出的該一或多個時間區間才偵測該訊號異常。
11. 如請求項8所述之偵測錯誤注入的裝置，其中該電 路系統係配置以從該積體電路中之其他偵測邏輯單元接收至少一輸入。
12. 如請求項8所述之偵測錯誤注入的裝置，其中，該電路系統係配置以提供至少一輸出至該積體電路中的另一警報機制，以回應識別出該錯誤注入企圖的操作。
13. 如請求項8所述之偵測錯誤注入的裝置，其中該電路系統係配置以修改該訊號網路中該些準位其中一或多者，以回應識別出該錯誤注入企圖的操作。
14. 如請求項8所述之偵測錯誤注入的裝置，其中該電路系統係配置以藉由偵測至少一個感測到的該些準位上的一突波來偵測該訊號異常。
15. 一種偵測錯誤注入的方法，包含：感測在一訊號網路中之多個取樣點一邏輯訊號的分別的準位，其中該訊號網路用以在一積體電路內散佈該邏輯訊號至多個位置上的多個元件，該邏輯訊號在該積體電路的功能操作期間持續地不作動，其中該訊號網路包括一電子元件，該電子元件包括一第一電晶體路徑以轉態至不作動狀態以及一第二電晶體路徑以轉態至作動狀態；比較在至少兩個該些取樣點所感測到的至少兩個該些準位；以及 藉由偵測所比較的該些準位之間的一差異來識別出一錯誤注入企圖，其中基於該電子元件的該第二電晶體路徑的靈敏度大於該第一電晶體路徑的靈敏度，該電子元件有較大的機率讓該錯誤注入企圖所產生的一突波傳遞在訊號網路並由該電路系統所識別。
16. 一種偵測錯誤注入的方法，包含：感測在一訊號網路中之多個取樣點上一邏輯訊號的分別的準位，其中該訊號網路用以在一積體電路內散佈該邏輯訊號至多個位置上的多個元件，該訊號網路包括一電子元件，該電子元件包括一第一電晶體路徑以轉態至不作動狀態以及一第二電晶體路徑以轉態至作動狀態；比較在至少兩個該些取樣點所感測到的至少兩個該些邏輯訊號的準位；在該積體電路的功能操作期間，藉由偵測所比較的該些準位之間的一差異來分辨該邏輯訊號網路中的合理信號變異與訊號異常；以及藉由偵測一訊號異常來識別出一錯誤注入企圖，其中基於該電子元件的該第二電晶體路徑的靈敏度大於該第一電晶體路徑的靈敏度，該電子元件有較大的機率讓該錯誤注入企圖所產生的一突波傳遞在訊號網路並由該電路系統所識別。