CN111413607B - 一种敏感门节点的定位方法、装置、设备及介质 - Google Patents

一种敏感门节点的定位方法、装置、设备及介质 Download PDF

Info

Publication number
CN111413607B
CN111413607B CN202010223933.2A CN202010223933A CN111413607B CN 111413607 B CN111413607 B CN 111413607B CN 202010223933 A CN202010223933 A CN 202010223933A CN 111413607 B CN111413607 B CN 111413607B
Authority
CN
China
Prior art keywords
circuit
node
sub
logic value
sensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010223933.2A
Other languages
English (en)
Other versions
CN111413607A (zh
Inventor
蔡烁
何彬永
尹来容
王伟征
余飞
章登勇
邱佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha University of Science and Technology
Original Assignee
Changsha University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha University of Science and Technology filed Critical Changsha University of Science and Technology
Priority to CN202010223933.2A priority Critical patent/CN111413607B/zh
Publication of CN111413607A publication Critical patent/CN111413607A/zh
Application granted granted Critical
Publication of CN111413607B publication Critical patent/CN111413607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种敏感门节点的定位方法、装置、设备及介质，按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则将产生关键信号的门节点确定为敏感门节点。

Description

一种敏感门节点的定位方法、装置、设备及介质
技术领域
本发明涉及电路技术领域，特别是涉及一种敏感门节点的定位方法、装置、设备及介质。
背景技术
随着CMOS制造技术不断进步，为电路的性能带来提升，但也会对电路的可靠性带来严重影响。电路失效是电路中的所有门节点故障概率共同作用的结果。实际上，并非电路中任意单元发生故障都会导致原始输出出错，一些门节点发生故障时产生的故障信号可能会被下游的电路单元逻辑屏蔽。在特定输入向量激励下，将那些因自身故障会直接导致电路失效的门节点称为敏感门节点。为了确保电路可靠性，研究人员首先需要对电路中的敏感门节点进行定位，再对敏感门节点进行针对性容错，实现高性价比的容错方案。
现有技术中，敏感门节点定位方法是采用穷举的方法，即对电路中的全部门节点均进行检测，判断各个门节点敏感与否，从而确定出敏感门节点。但是，采用现有技术中的方法对大规模电路中的敏感门节点进行定位时，由于大规模电路中具有大量的门节点，定位过程需要花费大量的时间，对敏感门节点的定位效率较低，无法更好地满足研究人员的工作需求。
由此可见，提供一种高效地、准确地敏感门节点的定位方法、装置、设备及介质成为当前亟待解决的问题。
发明内容
本发明的目的是提供一种敏感门节点的定位方法、装置、设备及介质。能够在确定敏感门节点之前对当前逻辑电路进行了划分，确定出目标子电路。并对能够影响当前逻辑电路的输出的目标子电路中的各门节点进行检测操作，从而大大减少敏感门节点定位过程中的工作量，在确保定位准确率的同时，提高定位敏感门节点的效率，避免不必要的时间浪费。
为解决上述技术问题，本发明提供一种敏感门节点的定位方法，包括：
按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；
利用预先存储的输入信号和所述当前逻辑电路中各门节点的类型信息，获取各所述子电路在正常工作状态下所述当前逻辑电路的第一输出逻辑值和各所述子电路在故障状态下所述当前逻辑电路的第二输出逻辑值；
判断各所述子电路对应的所述第一输出逻辑值与所述第二输出逻辑值是否一致；
如果否，则确定所述子电路为影响所述当前逻辑电路的输出逻辑值的目标子电路；
检测各所述目标子电路中的门节点间的传输信号是否为关键信号；
如果是，则将产生所述关键信号的门节点确定为敏感门节点。
优选地，还包括：
记录所述敏感门节点，以生成包含所述当前逻辑电路中全部的敏感门节点的集合。
优选地，所述划分规则具体为：所述子电路的起始节点为所述当前逻辑电路的输入节点或扇出源节点、所述子电路的结束节点为所述扇出源节点或所述当前逻辑电路的输出节点以及所述子电路的结构中不包含扇出源节点。
优选地，还包括：
判断所述输入信号是否更新；
如果是，则根据更新后的输入信号，重新确定所述敏感门节点。
优选地，还包括：
对所述当前逻辑电路中的各门节点设定节点标识；
对所述各子电路设定子电路标识；
根据所述当前逻辑电路的电路结构，建立敏感节点标识与对应的目标子电路标识之间的对应关系。
优选地，还包括：
生成包含所述集合、所述输入信号、所述对应关系及所述敏感门节点的类型信息的日志。
优选地，所述检测各所述目标子电路中的门节点间的传输信号是否为关键信号具体包括：
确定所述传输信号的接收门节点输出的第一逻辑值；
对所述传输信号输入所述接收门节点的逻辑值进行翻转后，确定所述接收门节点输出的第二逻辑值；
检测所述第一逻辑值与第二逻辑值是否一致；
如果否，则说明所述传输信号为关键信号。
为解决上述技术问题，本发明还提供一种敏感门节点的定位装置，包括：
划分模块，用于按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；
获取模块，用于利用预先存储的输入信号和所述当前逻辑电路中各门节点的类型信息，获取各所述子电路在正常工作状态下所述当前逻辑电路的第一输出逻辑值和各所述子电路在故障状态下所述当前逻辑电路的第二输出逻辑值；
判断模块，用于判断各所述子电路对应的所述第一输出逻辑值与所述第二输出逻辑值是否一致；如果否，则进入第一确定模块；
第一确定模块，用于确定所述子电路为影响所述当前逻辑电路的输出逻辑值的目标子电路；
检测模块，用于检测各所述目标子电路中的门节点间的传输信号是否为关键信号；如果是，则进入第二确定模块；
第二确定模块，用于将产生所述关键信号的门节点确定为敏感门节点。
为解决上述技术问题，本发明还提供一种敏感门节点的定位设备，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述任一项所述的敏感门节点的定位方法的步骤。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述的敏感门节点的定位方法的步骤。
本发明所提供的一种敏感门节点的定位方法，包括：按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则将产生关键信号的门节点确定为敏感门节点。由此可见，本发明在确定敏感门节点之前对当前逻辑电路进行了划分，并确定出目标子电路。由于非目标子电路不对当前逻辑电路的输出产生影响，因此非目标子电路中也不可能包含有敏感门节点，所以本发明仅对能够影响当前逻辑电路的输出的目标子电路中的各门节点进行检测操作即可，从而大大减少了敏感门节点定位过程中的工作量，在确保定位准确率的同时，提高了定位敏感门节点的效率，避免了不必要的时间浪费。
此外，本发明所提供的一种敏感门节点的定位装置、设备及存储介质与上述方法对应，具有同样的有益效果。
附图说明
为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种敏感门节点的定位方法的流程图；
图2为本发明实施例提供的一种应用场景下的当前逻辑电路的划分示意图；
图3为本发明实施例提供的一种敏感门节点的定位装置的结构图；
图4为本发明实施例提供的一种敏感门节点的定位设备的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。
本发明的核心是提供一种敏感门节点的定位方法、装置、设备及介质。能够在确定敏感门节点之前对当前逻辑电路进行了划分，确定出目标子电路。并对能够影响当前逻辑电路的输出的目标子电路中的各门节点进行检测操作，从而大大减少敏感门节点定位过程中的工作量，在确保定位准确率的同时，提高定位敏感门节点的效率，避免不必要的时间浪费。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1为本发明实施例提供的一种敏感门节点的定位方法的流程图；如图1所示，本发明实施例提供的一种敏感门节点的定位方法，包括步骤S101-步骤S106：
步骤S101：按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；
在一个实施例中，获取需要定位敏感门节点的当前逻辑电路，并按照预设的划分规则对当前逻辑电路进行划分。需要说明的是，划分出的子电路的内部不能存在扇出结构。也就是说，需确保子电路中的传输信号之间无相关性。
在具体实施中，划分规则具体为：子电路的起始节点为当前逻辑电路的输入节点或扇出源节点、子电路的结束节点为扇出源节点或当前逻辑电路的输出节点以及子电路的结构中不包含扇出源节点。
上文中对于如何将当前逻辑电路进行划分的过程进行了详细描述，为了使本领域技术人员进一步清楚本方法的技术方案，下文中给出具体的应用场景。
图2为本发明实施例提供的一种应用场景下的当前逻辑电路的划分示意图；在一个实施例中，当前逻辑电路如图2所示，按照上述划分规则，可将图2中的当前逻辑电路划分为7个子电路，其中SCi表示第i个子电路的电路结构。in1、in2、in3、in4和in5为不同输出节点预先输入的输入信号，out1和out2为当前逻辑电路的两个输出节点的输出信号；Gi表示当前逻辑电路中的第i个门节点；Si表示当前逻辑电路中的第i个扇出源节点。
其中，SC1为第一个输入节点、第二个输入节点以及扇出源节点S1之间的子电路的电路结构，同样的结构还有SC3；SC6为扇出源节点S4、S5和第一个输出节点之间的子电路的电路结构；SC2为扇出源节点S1和S2之间的子电路的电路结构，SC4为S1、S2和S4等扇出源节点之间的子电路的电路结构；SC7为第五个输入节点、扇出源节点S3和第二个输出节点之间的子电路的电路结构。可以看出，当前逻辑电路按照子电路的起始节点为当前逻辑电路的输入节点或扇出源节点、子电路的结束节点为扇出源节点或当前逻辑电路的输出节点以及子电路的结构中不包含扇出源节点的划分规则划分为7个子电路。这些子电路的电路结构中没有任何的扇出结构，为一个或多个输入对应一个输出的结构关系。
步骤S102：利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；
步骤S103：判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则进入步骤S104；
步骤S104：确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；
需要说明的是，当前逻辑电路的输出逻辑值与输入信号有关，对于不同的输入信号，当前逻辑电路的输出逻辑值也可能不相同；同时，不同的输入信号在当前电路中传输也会具有不同的传输信号，最终检测到的敏感门节点也不同。因此，需要预先存储当前逻辑电路的输入信号，从而根据输入信号各当前逻辑电路中各门节点的类型信息，确定当前逻辑电路的输出逻辑值。
在一个实施中，假设各子电路处于正常工作状态下，根据输入信号和当前逻辑电路中各门节点的类型信息，确定出当前逻辑电路的第一输出逻辑值，即该子电路正常工作时，当前逻辑电路的输出节点输出的信号的逻辑值。进一步地，选定其中一个子电路，假设该子电路处于故障状态下，也就是该子电路输出的传输信号对比正常工作状态下输出的传输信号发生了翻转。例如，该子电路正常状态下输出的传输信号的逻辑值为0，当处于故障状态下时，该子电路输出的传输信号的逻辑值翻转为1。根据输入信号和门节点的类型信息，确定该子电路在故障状态下，当前逻辑电路的第二输出逻辑值。
在具体实施中，判断每个子电路确定出的第一输出逻辑值和第二输出逻辑值是否一致，也就是判断该子电路在正常工作状态和故障状态这两种状态下，是否会影响当前逻辑电路的输出情况。当第一输出逻辑值和第二输出逻辑值一致时，说明不论该子电路处于任何工作状态，不论该子电路输出任何的传输信号，均不对当前逻辑电路的输出产生影响，也就是该子电路产生的信号被屏蔽；当第一输出逻辑值和第二输出逻辑值不一致时，说明该子电路输出的传输信号不同，将对当前逻辑电路的输出产生影响。也就是说，该子电路中包含有对输出产生影响的敏感门节点。
在一个实施例中，如果该子电路确定出的第一输出逻辑值与第二输出逻辑值不一致，则确定该子电路为影响当前逻辑电路的输出逻辑值的目标子电路。
步骤S105：检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则进入步骤S106；
步骤S106：将产生关键信号的门节点确定为敏感门节点。
在具体实施中，本领域技术人员可知，关键信号是指由于该信号的逻辑值发生翻转，而导致接收该信号的接收门节点输出的逻辑值发生改变的信号。检测各目标子电路中的门节点间的传输信号是否为关键信号具体包括：
确定传输信号的接收门节点输出的第一逻辑值；
对传输信号输入接收门节点的逻辑值进行翻转后，确定接收门节点输出的第二逻辑值；
检测第一逻辑值与第二逻辑值是否一致；
如果否，则说明传输信号为关键信号。
具体地，确定接收该传输信号的接收门节点输出的第一逻辑值。然后对传输信号的逻辑值进行翻转，确定接收门节点在接收到翻转后的逻辑值后，输出的第二逻辑值。检测第一逻辑值与第二逻辑值是否一致，如果不一致，则说明该传输信号的逻辑值的翻转对接收门节点的输出产生了影响，则说明该传输信号为关键信号。如图2所示，例如在子电路SC4中，假设门节点G4与门节点G6之间的第一传输信号的逻辑值为0，门节点G5与门节点G6之间的第二传输信号的逻辑值为1，则门节点G6作为传输信号的接收门节点，输出的逻辑值应为0。当第一传输信号的逻辑值翻转为0，第二传输信号不变时，接收门节点G6输出的逻辑值变为1，与翻转前输出的逻辑值不一致，则说明第一传输信号为关键信号；当第一传输信号的逻辑值不变，第二传输信号的逻辑值翻转为0，接收门节点G6输出的逻辑值仍为0，与翻转前输出的逻辑值一致，则说明第二传输信号并不是关键信号。
在一个实施例中，当检测出目标子电路中的门节点间的传输信号为关键信号时，则将产生该关键信号的门节点确定为敏感门节点。例如，门节点G4与门节点G6之间的第一传输信号为关键信号，则产生该关键信号的门节点G4即为敏感门节点。
本发明所提供的一种敏感门节点的定位方法，包括：按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则将产生关键信号的门节点确定为敏感门节点。由此可见，本发明在确定敏感门节点之前对当前逻辑电路进行了划分，并确定出目标子电路。由于非目标子电路不对当前逻辑电路的输出产生影响，因此非目标子电路中也不可能包含有敏感门节点，所以本发明仅对能够影响当前逻辑电路的输出的目标子电路中的各门节点进行检测操作即可，从而大大减少了敏感门节点定位过程中的工作量，在确保定位准确率的同时，提高了定位敏感门节点的效率，避免了不必要的时间浪费。
在一个实施例中，本发明提供的敏感门节点的定位方法，还包括：
记录敏感门节点，以生成包含当前逻辑电路中全部的敏感门节点的集合。
具体地，记录各目标子电路中的敏感门节点。当全部目标子电路中的门节点均检测完成后，生成包含有当前逻辑电路中全部的敏感门节点的集合，以便于工作人员了解当前逻辑电路总的整体情况。
在一个实施例中，本发明提供的敏感门节点的定位方法，还包括：
判断输入信号是否更新；
如果是，则根据更新后的输入信号，重新确定敏感门节点。
具体地，由于不同输入信号输入到当前逻辑电路中，确定出的敏感门节点可能不同。当需要确定其它输入信号对应的敏感门节点时，可通过发送更新指令的方式更新预先存储的输入信号。当判断出输入信号已更新后，则需要根据更新后的输入信号，重新确定当前逻辑电路的敏感门信号。进一步地，将重新确定出的全部敏感门节点生成集合。
在一个实施例中，本发明提供的敏感门节点的定位方法，还包括：
对当前逻辑电路中的各门节点设定节点标识；
对各子电路设定子电路标识；
根据当前逻辑电路的电路结构，建立敏感节点标识与对应的目标子电路标识之间的对应关系。
具体地，可对各门节点设定节点标识，对各子电路设定子电路标识。当确定出敏感门节点后，可根据当前逻辑电路的电路结构，建立敏感门节点标识与对应的目标子电路标识之间的对应关系，从而使工作人员能够根据对应关系，更直观地了解敏感门节点的位置情况。
在一个实施例中，本发明提供的敏感门节点的定位方法，还包括：
生成包含集合、输入信号、对应关系及敏感门节点的类型信息的日志。
具体地，可生成包含有集合、输入信号、对应关系及敏感门节点的类型信息的日志提供给工作人员，方便工作人员查看。进一步地，当日志生成完毕后，可根据预先存储的工作人员的联系方式，发送查看消息通知工作人员查看日志的内容，从而使工作人员在敏感门节点定位完成后，第一时间可查看到定位结果。
本发明还提供一种敏感门节点的定位装置和敏感门节点的定位设备对应的实施例。需要说明的是，本发明从两个角度对实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
图3为本发明实施例提供的一种敏感门节点的定位装置的结构图；如图3所示，本发明实施例提供的一种敏感门节点的定位装置，包括：
划分模块10，用于按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；
获取模块11，用于利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；
判断模块12，用于判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则进入第一确定模块；
第一确定模块13，用于确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；
检测模块14，用于检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则进入第二确定模块；
第二确定模块15，用于将产生关键信号的门节点确定为敏感门节点。
由于本部分的实施例与方法部分的实施例相互对应，因此本部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
在一个实施例中，本发明提供的敏感门节点的定位装置，还包括：
重新确定模块，用于判断输入信号是否更新；如果是，则根据更新后的输入信号，重新确定敏感门节点。
在一个实施例中，本发明提供的敏感门节点的定位装置，还包括：
建立模块，用于对当前逻辑电路中的各门节点设定节点标识；对各子电路设定子电路标识；根据当前逻辑电路的电路结构，建立敏感节点标识与对应的目标子电路标识之间的对应关系。
在一个实施例中，本发明提供的敏感门节点的定位装置，还包括：
生成模块，用于生成包含集合、输入信号、对应关系及敏感门节点的类型信息的日志。
本发明所提供的一种敏感门节点的定位装置，能够实现如下方法：按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则将产生关键信号的门节点确定为敏感门节点。由此可见，本发明在确定敏感门节点之前对当前逻辑电路进行了划分，并确定出目标子电路。由于非目标子电路不对当前逻辑电路的输出产生影响，因此非目标子电路中也不可能包含有敏感门节点，所以本发明仅对能够影响当前逻辑电路的输出的目标子电路中的各门节点进行检测操作即可，从而大大减少了敏感门节点定位过程中的工作量，在确保定位准确率的同时，提高了定位敏感门节点的效率，避免了不必要的时间浪费。
图4为本发明实施例提供的一种敏感门节点的定位设备的结构图。如图4所示，本发明实施例提供的一种敏感门节点的定位设备，包括存储器20，用于存储计算机程序；
处理器21，用于执行计算机程序时实现如上述任一项的敏感门节点的定位方法的步骤。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的敏感门节点的定位方法中的相关步骤。另外，存储器20所存储的资源还可以包括操作系统202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作系统202可以包括Windows、Unix、Linux等。
在一些实施例中，敏感门节点的定位设备还可包括有输入输出接口22、通信接口23、电源24以及通信总线25。
本领域技术人员可以理解，图4中示出的结构并不构成对敏感门节点的定位设备的限定，可以包括比图示更多或更少的组件。
由于该部分的实施例与方法部分的实施例相互对应，因此该部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。在本发明的一些实施例中，处理器和存储器可通过总线或其它方式连接。
本发明所提供的一种敏感门节点的定位设备，能够实现如下方法：按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则将产生关键信号的门节点确定为敏感门节点。由此可见，本发明在确定敏感门节点之前对当前逻辑电路进行了划分，并确定出目标子电路。由于非目标子电路不对当前逻辑电路的输出产生影响，因此非目标子电路中也不可能包含有敏感门节点，所以本发明仅对能够影响当前逻辑电路的输出的目标子电路中的各门节点进行检测操作即可，从而大大减少了敏感门节点定位过程中的工作量，在确保定位准确率的同时，提高了定位敏感门节点的效率，避免了不必要的时间浪费。
最后，本发明还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本发明所提供的一种敏感门节点的定位方法、装置、设备及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (9)

1.一种敏感门节点的定位方法，其特征在于，包括：
按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；其中，所述划分规则为所述子电路的起始节点为所述当前逻辑电路的输入节点或扇出源节点、所述子电路的结束节点为所述扇出源节点或所述当前逻辑电路的输出节点、所述子电路的结构中不包含所述扇出源节点；
利用预先存储的输入信号和所述当前逻辑电路中各门节点的类型信息，获取各所述子电路在正常工作状态下所述当前逻辑电路的第一输出逻辑值和各所述子电路在故障状态下所述当前逻辑电路的第二输出逻辑值；
判断各所述子电路对应的所述第一输出逻辑值与所述第二输出逻辑值是否一致；
如果否，则确定所述子电路为影响所述当前逻辑电路的输出逻辑值的目标子电路；
检测各所述目标子电路中的门节点间的传输信号是否为关键信号；
如果是，则将产生所述关键信号的门节点确定为敏感门节点。
2.根据权利要求1所述的敏感门节点的定位方法，其特征在于，还包括：
记录所述敏感门节点，以生成包含所述当前逻辑电路中全部的敏感门节点的集合。
3.根据权利要求1所述的敏感门节点的定位方法，其特征在于，还包括：
判断所述输入信号是否更新；
如果是，则根据更新后的输入信号，重新确定所述敏感门节点。
4.根据权利要求2所述的敏感门节点的定位方法，其特征在于，还包括：
对所述当前逻辑电路中的各门节点设定节点标识；
对所述各子电路设定子电路标识；
根据所述当前逻辑电路的电路结构，建立敏感节点标识与对应的目标子电路标识之间的对应关系。
5.根据权利要求4所述的敏感门节点的定位方法，其特征在于，还包括：
生成包含所述集合、所述输入信号、所述对应关系及所述敏感门节点的类型信息的日志。
6.根据权利要求1所述的敏感门节点的定位方法，其特征在于，所述检测各所述目标子电路中的门节点间的传输信号是否为关键信号具体包括：
确定所述传输信号的接收门节点输出的第一逻辑值；
对所述传输信号输入所述接收门节点的逻辑值进行翻转后，确定所述接收门节点输出的第二逻辑值；
检测所述第一逻辑值与第二逻辑值是否一致；
如果否，则说明所述传输信号为关键信号。
7.一种敏感门节点的定位装置，其特征在于，包括：
划分模块，用于按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；其中，所述划分规则为所述子电路的起始节点为所述当前逻辑电路的输入节点或扇出源节点、所述子电路的结束节点为所述扇出源节点或所述当前逻辑电路的输出节点、所述子电路的结构中不包含所述扇出源节点；
获取模块，用于利用预先存储的输入信号和所述当前逻辑电路中各门节点的类型信息，获取各所述子电路在正常工作状态下所述当前逻辑电路的第一输出逻辑值和各所述子电路在故障状态下所述当前逻辑电路的第二输出逻辑值；
判断模块，用于判断各所述子电路对应的所述第一输出逻辑值与所述第二输出逻辑值是否一致；如果否，则进入第一确定模块；
第一确定模块，用于确定所述子电路为影响所述当前逻辑电路的输出逻辑值的目标子电路；
检测模块，用于检测各所述目标子电路中的门节点间的传输信号是否为关键信号；如果是，则进入第二确定模块；
第二确定模块，用于将产生所述关键信号的门节点确定为敏感门节点。
8.一种敏感门节点的定位设备，其特征在于，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至6任一项所述的敏感门节点的定位方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的敏感门节点的定位方法的步骤。
CN202010223933.2A 2020-03-26 2020-03-26 一种敏感门节点的定位方法、装置、设备及介质 Active CN111413607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010223933.2A CN111413607B (zh) 2020-03-26 2020-03-26 一种敏感门节点的定位方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010223933.2A CN111413607B (zh) 2020-03-26 2020-03-26 一种敏感门节点的定位方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN111413607A CN111413607A (zh) 2020-07-14
CN111413607B true CN111413607B (zh) 2021-05-28

Family

ID=71491449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010223933.2A Active CN111413607B (zh) 2020-03-26 2020-03-26 一种敏感门节点的定位方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN111413607B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685982B (zh) * 2020-12-31 2023-03-24 海光信息技术股份有限公司 电路检测方法、装置、存储介质及电子设备
CN113921068B (zh) * 2021-09-28 2023-07-14 合肥大唐存储科技有限公司 一种寄存器保护电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86107798A (zh) * 1985-11-15 1987-05-20 特克特朗尼克公司 测试生长法
CN101216532A (zh) * 2008-01-16 2008-07-09 闫永志 一种时序电路中降低扫描功耗的方法
US7493434B1 (en) * 2005-05-25 2009-02-17 Dafca, Inc. Determining the value of internal signals in a malfunctioning integrated circuit
CN102353892A (zh) * 2011-06-08 2012-02-15 北京航空航天大学 一种基于sram的fpga的lut测试结构及方法
CN102662144A (zh) * 2012-03-30 2012-09-12 北京大学 一种基于活性测度的硬件木马检测方法
CN103076559A (zh) * 2012-12-29 2013-05-01 东南大学 一种针对扫描测试中移位功耗的优化方法
CN104215893A (zh) * 2014-08-28 2014-12-17 上海电力学院 基于信号概率的电路可靠性评估方法
CN105277871A (zh) * 2014-06-19 2016-01-27 新唐科技股份有限公司 检测错误注入的方法与装置
CN106093746A (zh) * 2016-05-31 2016-11-09 杭州电子科技大学 一种小时延缺陷演绎模拟器实现方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109507566B (zh) * 2018-11-17 2020-11-27 长沙理工大学 逻辑电路单粒子双故障的故障模拟方法
CN110763984B (zh) * 2019-10-25 2021-06-22 长沙理工大学 逻辑电路失效率确定方法、装置、设备及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86107798A (zh) * 1985-11-15 1987-05-20 特克特朗尼克公司 测试生长法
US7493434B1 (en) * 2005-05-25 2009-02-17 Dafca, Inc. Determining the value of internal signals in a malfunctioning integrated circuit
CN101216532A (zh) * 2008-01-16 2008-07-09 闫永志 一种时序电路中降低扫描功耗的方法
CN102353892A (zh) * 2011-06-08 2012-02-15 北京航空航天大学 一种基于sram的fpga的lut测试结构及方法
CN102662144A (zh) * 2012-03-30 2012-09-12 北京大学 一种基于活性测度的硬件木马检测方法
CN103076559A (zh) * 2012-12-29 2013-05-01 东南大学 一种针对扫描测试中移位功耗的优化方法
CN105277871A (zh) * 2014-06-19 2016-01-27 新唐科技股份有限公司 检测错误注入的方法与装置
CN104215893A (zh) * 2014-08-28 2014-12-17 上海电力学院 基于信号概率的电路可靠性评估方法
CN106093746A (zh) * 2016-05-31 2016-11-09 杭州电子科技大学 一种小时延缺陷演绎模拟器实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小时延故障模拟加速方法研究;胡进;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140731;第3-4章 *

Also Published As

Publication number Publication date
CN111413607A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN111413607B (zh) 一种敏感门节点的定位方法、装置、设备及介质
CN113434355B (zh) 模块验证方法、uvm验证平台、电子设备及存储介质
CN115629296B (zh) 芯片测试方法、装置、设备及存储介质
CN113590454A (zh) 测试方法、装置、计算机设备和存储介质
CN111324540B (zh) 一种接口测试方法及装置
CN113901745A (zh) 芯片测试方法、装置、电子设备及计算机可读存储介质
CN107679423A (zh) 分区完整性检查方法及装置
CN113778849A (zh) 用于测试代码的方法、装置、设备以及存储介质
CN115482869A (zh) 一种注错测试方法、装置、电子设备及存储介质
CN112286826B (zh) 一种vts测试方法、装置、存储介质及计算机设备
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
CN115203988B (zh) 油藏数值模拟算例的运行方法、装置、设备及存储介质
CN116401113B (zh) 一种异构众核架构加速卡的环境验证方法、装置及介质
US10037262B2 (en) Accelerated test automation framework
WO2023187869A1 (ja) テスト支援装置、テスト支援方法、およびテスト支援プログラム
CN115392175A (zh) 一种电路设计错误处理方法、装置、介质
CN107291613B (zh) 一种功能节点异常模拟方法及装置
CN116520077A (zh) 基于智能自锁连接器的故障监测系统及方法
CN115373923A (zh) 一种0x7c错误定位方法、装置及介质
CN115374010A (zh) 功能测试方法、装置、设备及存储介质
CN116991825A (zh) 一种数据库闪回方法、装置、设备及存储介质
CN115567624A (zh) 一种报文处理方法、装置、电子设备及介质
CN116955189A (zh) 一种用户界面自动化测试方法、装置、设备及存储介质
CN117688564A (zh) 一种用于智能合约事件日志的检测方法、装置和存储介质
CN115934162A (zh) 代码检测方法、装置、电子设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant