CN115482869A - 一种注错测试方法、装置、电子设备及存储介质 - Google Patents

Abstract

本发明实施例公开了一种注错测试方法、装置、电子设备及介质。包括：获取待测试存储单元对应的测试位，根据测试位向待测试存储单元写入目标数据，其中，测试位基于中断寄存器中待测试存储单元对应的中断域所在的位置确定；根据测试位读取待测试存储单元存储的目标数据，根据目标数据确定注错数据源；根据测试位再次对待测试存储单元执行读操作，通过将读取结果替换为注错数据源的方式对存储单元进行注错。本实施例通过读取待测试单元中测试位处的目标数据，并基于目标数据生成注错数据源，再次读取测试位，并将读取结果替换为注错源数据，从而触发ECC校验错误，完成注错，提高了注错效率。

Description

一种注错测试方法、装置、电子设备及存储介质

技术领域

本发明涉及芯片的验证技术领域，尤其涉及一种注错测试方法、装置、电子设备及存储介质。

背景技术

RAM(Random Access Memory，随机存取存储器)存在一定的软失效或者器件故障，其本身是物理层的一些原因导致的错误。

现有技术中主要通过EDA(Electronic Design Automation，电子设计仿真软件)仿真对其进行验证，主要有两种方式：一个是通过直接修改RAM中的特定数据达到测试的目的，这种测试手段需要知道数据在RAM中的精确排列方式，控制难度系数较高；另一种是通过操作RAM接口上的数据来进行注错测试，该方法相对易控制但是缺乏一套系统的通用的测试方法。

因此，如何提供一种更简易的进行RAM注错验证方式成为亟待解决的问题。

发明内容

本发明提供了一种注错测试方法、装置、电子设备及存储介质，以解决现有技术中关于对RAM进行验证时难度系数高的技术问题。

根据本发明的一方面，提供了一种注错测试方法，包括：

获取待测试存储单元对应的测试位，根据所述测试位向所述待测试存储单元写入目标数据，其中，所述测试位基于中断寄存器中所述待测试存储单元对应的中断域所在的位置确定；

根据所述测试位读取所述待测试存储单元存储的目标数据，根据所述目标数据确定注错数据源；

根据所述测试位再次对所述待测试存储单元执行读操作，通过将读取结果替换为所述注错数据源的方式对所述存储单元进行注错。

根据本发明的另一方面，提供了一种注错测试装置，包括：

数据写入模块，用于获取待测试存储单元对应的测试位，根据所述测试位向所述待测试存储单元写入目标数据，其中，所述测试位基于中断寄存器中所述待测试存储单元对应的中断域所在的位置确定；

数据源确定模块，用于根据所述测试位读取所述待测试存储单元存储的目标数据，根据所述目标数据确定注错数据源；

注错模块，用于根据所述测试位再次对所述待测试存储单元执行读操作，通过将读取结果替换为所述注错数据源的方式对所述存储单元进行注错。

根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的一种注错测试方法。

根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的一种注错测试方法。

本发明实施例的技术方案，通过读取待测试单元中测试位处的目标数据，并基于目标数据生成注错数据源，再次读取测试位，并将读取结果替换为注错源数据，从而触发ECC校验错误，完成注错，提供了一种便捷、精确产生存储单元的2比特位数据错误的方式。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例一提供的一种注错数据方法的流程图；

图2是根据本发明实施例二所适用的一种注错数据方法的流程图；

图3是根据本发明实施例三所适用的一种注错数据方法的流程图

图4是根据本发明实施例四提供的一种注错数据装置的结构示意图；

图5是实现本发明实施例五的一种注错数据方法的电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本发明实施例一提供了一种注错测试方法的流程图，本实施例可适用于对RAM进行注错验证的情况，该方法可以由一种注错测试装置来执行，该一种注错测试装置可以采用硬件和/或软件的形式实现，该一种注错测试装置可集成配置于电子设备中。如图1所示，该方法包括：

S110、获取待测试存储单元对应的测试位，根据测试位向待测试存储单元写入目标数据，其中，测试位基于中断寄存器中待测试存储单元对应的中断域所在的地址确定。

其中，待测试存储单元可以是RAM内部的存储单元，用于存储程序和数据部件；该RAM内部的存储单元的内存容量可以用bit比特位表示，例如，内存容量可以是1比特位，1比特位也是存储单元对应的最小内存容量，本实施例对内存容量的大小不做具体限制，可以根据实际情况进行灵活设置。

中断寄存器可以是一种用于保存中断源的中断请求信息的专用寄存器；中断域可以是中断请求信息所在的地址。

测试位可以是中断寄存器的中断域所在bit位置。

同一中断寄存器中可以存在不同类型的RAM，预先定义不同类型RAM的测试接口。可以通过宏定义不同类型RAM的测试接口，通过向宏方法传递不同测试位，实现针对不同测试位的注错测试。

需要说明的是，对于宏方法的具体实现方式并不作具体限定。比如一串代码为：A_ram_1rw_ecc_err_gen(1)可以表示RAM对应的测试位为1bit，相应的，当代码为：A_ram_1rw_ecc_err_gen(2)可以表示RAM对应的测试位为2bit；当代码为A_ram_1rw_ecc_err_gen(3)可以表示RAM对应的测试位为3bit；以此类推，当代码为：A_ram_1rw_ecc_err_gen(4)可以表示RAM对应的测试位为4bit。

本实施例中根据测试位向待测试存储单元写入目标数据可以是当测试位为4bit时，根据4bit对应的位置向待测试存储单元写入目标数据。

本实施例中可以根据测试位利用force的方式向待测试存储单元写入目标数据，该目标数据可以是预先设置好的数据，然后过一个时钟周期将该测试位对应的比特位释放。其中，force为仿真指令。

S120、根据测试位读取待测试存储单元存储的目标数据，根据目标数据确定注错数据源。

其中，注错数据源可以是触发RAM的2bit ECC(Error Checking and Correcting，错误检查和纠正)中断的数据。

本实施例中，可以利用force的方式读取待测试存储单元存储的目标数据，并对该目标数据中的某两位进行取反确定注错数据源，具体的取反操作是根据预先定义的取反规则进行取反。比如读取的目标数据为01101100，则对低2bit取反得到01101111。相应地，注错数据源即为01101111。

S130、根据测试位再次对待测试存储单元执行读操作，通过将读取结果替换为注错数据源的方式对存储单元进行注错。

本实施例中，利用force的方式再次根据测试位对待测试存储单元执行读操作，等待返回数据读取结果时，将读取结果替换为注错数据源，此时，本次读操作会产生一个ECC校验错误，从而引发中断上报，证明此次注错成功。

本实施例通过读取待测试单元中测试位处的目标数据，并基于目标数据生成注错数据源，再次读取测试位，并将读取结果替换为注错源数据，从而触发ECC校验错误，完成注错，提供了一种便捷、精确产生存储单元的2比特位数据错误的方式。

实施例二

图2为本发明实施例二提供的一种注错测试方法的流程图，本实施例在上述实施例的步骤“获取待测试存储单元对应的测试位”之前，还包括：获取寄存器配置参数。与上述实施例相同的术语在此不赘述。如图2所示，该方法包括：

S210、通过待测试存储单元所在模块的模块测例，获取寄存器配置参数，其中，模块测例为通过电子设计仿真应用在验证环境中构建的测例。

其中，寄存器配置参数可以包括模块名称、配置中断寄存器名称和随机测试次数等。寄存器配置参数可以根据需求进行预先配置，本实施例对此不做具体限制。

本实施例中，由于用于存储的芯片中有若干个模块，而一个模块中有若干个待测试存储单元，不同的模块对应的寄存器参数可能不同，因此需要为测试存储单元所在模块设置寄存器配置参数，而不同的模块的测试可以共用一套流程，只需要改变寄存器相关参数，所以相关参数均为主体测试case中所预留的接口，从而方便传递到主体测试case中进行使用，进一步方便模块使用时进行相应的参数配置。其中，主体测试case主要通过宏方法实现。可以通过向主体测试case传入不同的测试位的方式进行对应位的注错测试。

S220、根据寄存器配置参数，确定中断寄存器中待测试存储单元对应的中断域所在的位置。

本实施例中可以根据寄存器配置参数确定中断寄存器中待测试存储单元对应的中断域所在的比特位。

具体地，根据中断寄存器名称确定目标中断寄存器，获取目标中断寄存器中存在的待测试RAM对应的中断域所在的bit位置。

S230、获取待测试存储单元对应的测试位，根据测试位向待测试存储单元写入目标数据，其中，测试位基于中断寄存器中待测试存储单元对应的中断域所在的位置确定。

示例性地，获取待测试存储单元对应的测试位可以包括：获取中断寄存器中待测试存储单元对应的中断域所在的位置，根据中断域所在的位置确定至少一个测试位。

S240、根据测试位读取待测试存储单元存储的目标数据，根据目标数据确定注错数据源。

S250、根据测试位再次对待测试存储单元执行读操作，通过将读取结果替换为注错数据源的方式对存储单元进行注错。

本实施例通过在模块测例中设置寄存器配置参数可以提高参数配置的效率，根据寄存器配置参数，确定中断寄存器中待测试存储单元对应的中断域所在的位置，可以实现利用通用代码对不同的待测试单元进行注错，提高注错效率。

实施例三

图3为本发明实施例三提供的一种注错测试方法的流程图，本实施例在上述实施例的步骤“获取待测试存储单元对应的测试位”之前附加了向宏方法传递测试位的步骤。与上述实施例相同的术语在此不赘述。如图3所示，该方法包括：

S310、如果中断寄存器中存在至少两类待测试存储单元，则分别向待测试存储单元对应的宏方法传递测试位，且在向某一类型的待测试存储单元对应的宏方法传递测试位时，对其它类型的待测试存储单元对应的测试位进行屏蔽。

本实施例中，对于待测试存储单元的2比特位ecc中断，同一个中断寄存器中可以存在不同类型的待测试存储单元，比如1rw类型、1r1w类型和2r2w类型，会将不同类型的待测试存储单元分开进行测试，并提供相应的待测试存储单元的接口。例如，以1rw类型的RAM和1r1w类型的RAM为例，可以分别定义测试接口为task A_ram_1rw_intr_case::gen_intr_info()和task A_ram_1r1w_intr_case::gen_intr_info()。不同测试接口包含的测试程序可以通过宏方法实现。

当某一个类型的待测试存储单元进行注错测试时，需要将其他类型的待测试存储单元对应的测试位进行屏蔽。本实施例中，以代码：A_ram_1rw_ecc_err_gen(1)、A_ram_1rw_ecc_err_gen(2)、A_ram_1rw_ecc_err_gen(3)、A_ram_1rw_ecc_err_gen(4)和A_ram_1r1w_ecc_err_gen(0)为例，其中，中断寄存器对应的测试位为1-4比特位属于1rw类型的待测试存储单元，其采用的测试接口为task A_ram_1rw_intr_case::gen_intr_info()。

然而，对应0比特位属于1r1w型的待测试存储单元，其采用的测试接口为task A_ram_1r1w_intr_case::gen_intr_info()，并将两种类型的待测试存储单元进行分开测试。

示例性地，向待测试存储单元对应的宏方法传递测试位可以包括：对于待测试存储单元中的任意类型的待测试存储单元，如果测试位的数量大于1个，则按照中断寄存器内中断域所在的位置，逐个将测试位传递至当前类型的待测试存储单元对应的宏方法。

本实施例中可以以1rw类型的待测试存储单元为例进行说明，若中断寄存器内的1～4bit对应1rw类型的RAM，则采用1rw的宏进行注错测试，即分别将4bit传入A_ram_1rw_ecc_err_gen(4)，将3bit传入到A_ram_1rw_ecc_err_gen(3)，将2bit传入A_ram_1rw_ecc_err_gen(2)，将1bit传入A_ram_1rw_ecc_err_gen(1)。

需要说明的是，对于中断寄存器中特定的bit位，均可以通过上述方式传递参数到对应类型的宏，进行注错测试，本发明并不限定传递顺序。

示例性地，根据测试位读取待测试存储单元存储的目标数据，根据目标数据确定注错数据源可以包括：对于传入的每个测试位，通过宏方法根据当前测试位的读地址读取待测试存储单元中的目标数据，对目标数据中的目标位执行设定操作，生成注错数据源。

本实施例中可以采用如下代码预先定义RAM路径和注错路径：

对于1rw类型的宏，执行注错测试的代码块内调用宏’RAM_PATH_4’、‘RAM_PATH_3’、‘RAM_PATH_2’、‘RAM_PATH_1’，以将所有RAM路径按中断寄存器内对应的bit位进行排序，方便统一处理对应bit位的注错测试。`define RAM_PATH_*定义的是RAM的顶层路径。define RAM_ECC_PATH_*定义的是RAM编解码及数据模块上一层的路径。通过预先定义上述两个路径，可以实现用于注错的宏方法的最大复用。即对于不同的bit，可以复用相同的注错代码，只需要根据不同的bit和上述路径定义获取对应路径即可。

示例性地，通过宏方法根据当前测试位的读地址读取待测试存储单元中的目标数据，对目标数据中的目标位执行设定操作，生成注错数据源可以包括：采用宏方法根据当前测试位对应的读地址读取待测试存储单元中的目标数据；基于当前测试位和宏定义确定目标位，采用宏方法对目标数据中目标位执行取反操作，生成注错数据源，其中，宏定义包括对存储单元编解码及数据模块上一层的路径的定义。

本实施例中，根据上述RAM_ECC_PATH_*的定义可知：分别对不同的bit定义RAM_ECC_PATH_*，根据传入宏的bit值选择对应的RAM_ECC_PATH_*，通过RAM_ECC_PATH_*确定对目标数据的哪2bit取反。

其中，RAM_PATH_*中的*为ram对应中断寄存器中中断域所在bit位置。

具体的，可以利用force的方式读取待测试存储单元存储的目标数据，并对该目标数据中的某两位进行取反确定注错数据源，具体的取反操作是根据预先定义的取反规则进行取反。比如读取的目标数据为01101100，则对前两位取反得到01101111。相应的，注错数据源即为01101111。其中，取反规则可以是采用宏方法对目标数据中目标位执行取反操作，生成注错数据源。

S320、获取待测试存储单元对应的测试位。

示例性地，通过宏方法获取传入的测试位。

S330、对于传入的每个测试位，通过宏方法根据对应测试位的写地址向待测试存储单元写入目标数据。

具体地，通过force方式将RAM_PATH_``ram_idx.写使能赋值为1，以实现向RAM写入目的数据。其中，ram_idx为中断寄存器中对应的bit位置(例如，1rw类型对应的1-4bit)。通过force方式将RAM_PATH_``ram_idx.ram使能赋值为1，以使能RAM。通过force方式将RAM_PATH_``ram_idx.写地址赋值为0，以实现写地址0。通过force方式将RAM_PATH_``ram_idx.写数据赋值为01101100，以向RAM的地址0写入01101100。

S340、根据测试位读取待测试存储单元存储的目标数据，根据目标数据确定注错数据源。

具体地，通过force方式将RAM_PATH_``ram_idx.写使能赋值为0，以禁止向RAM写入数据。通过force方式将RAM_PATH_``ram_idx.ram使能赋值为1，以使能RAM。通过force方式将RAM_PATH_``ram_idx.读地址赋值为0，以实现读地址0，从而读取之前写入的目标数据m_de_i。

目标数据this.m_de_i＝`RAM_ECC_PATH_``ram_idx.d0_0.DDI[1:0]。通过对目标数据中[1:0]bit取反，得到注错数据源m_de_i_n。

S350、根据测试位再次对待测试存储单元执行读操作，通过将读取结果替换为注错数据源的方式对存储单元进行注错。

具体地，通过force方式将RAM_PATH_``ram_idx.写使能赋值为0，以禁止向RAM写入数据。通过force方式将RAM_PATH_``ram_idx.ram使能赋值为1，以使能RAM。通过force方式将RAM_PATH_``ram_idx.读地址赋值为0，以实现读地址0。待返回数据读取结果时，force数据读取结果为注错数据源替m_de_i_n。

本发明实施例利用宏方法对对目标数据中的目标位执行设定操作，提高生成注错数据源的效率和注错代码的复用率。

实施例四

图是为本发明实施例四提供的一种注错测试装置的结构示意图。如图4所示，该装置包括：

数据写入模块401，用于获取待测试存储单元对应的测试位，根据测试位向待测试存储单元写入目标数据，其中，测试位基于中断寄存器中待测试存储单元对应的中断域所在的位置确定；

数据源确定模块402，用于根据测试位读取待测试存储单元存储的目标数据，根据目标数据确定注错数据源；

注错模块403，用于根据测试位再次对待测试存储单元执行读操作，通过将读取结果替换为注错数据源的方式对存储单元进行注错。

可选的，该装置还包括：

参数确定模块，用于在获取待测试存储单元对应的测试位之前，通过待测试存储单元所在模块的模块测例，获取寄存器配置参数，其中，模块测例为通过电子设计仿真应用在验证环境中构建的测例；

位置确定模块，用于根据寄存器配置参数，确定中断寄存器中待测试存储单元对应的中断域所在的位置。

可选的，数据写入模块401具体用于：

测试位确定单元，用于获取中断寄存器中待测试存储单元对应的中断域所在的位置，根据中断域所在的位置确定至少一个测试位。

可选的，该装置还包括：

屏蔽模块，用于在获取待测试存储单元对应的测试位之前，如果中断寄存器中存在至少两类待测试存储单元，则分别向待测试存储单元对应的宏方法传递测试位，且在向某一类型的待测试存储单元对应的宏方法传递测试位时，对其它类型的待测试存储单元对应的测试位进行屏蔽；

其中，根据测试位向待测试存储单元写入目标数据，包括：对于传入的每个测试位，通过宏方法根据对应测试位的写地址向待测试存储单元写入目标数据。

可选的，屏蔽模块具体用于：

对于待测试存储单元中的任意类型的待测试存储单元，如果测试位的数量大于1个，则按照中断寄存器内中断域所在的位置，逐个将测试位传递至当前类型的待测试存储单元对应的宏方法。

可选的，数据源确定模块402包括：

注错单元，用于对于传入的每个测试位，通过宏方法根据当前测试位的读地址读取待测试存储单元中的目标数据，对目标数据中的目标位执行设定操作，生成注错数据源。

可选的，注错单元具体用于：

采用宏方法根据当前测试位对应的读地址读取待测试存储单元中的目标数据；基于当前测试位和宏定义确定目标位，采用宏方法对目标数据中目标位执行取反操作，生成注错数据源，其中，宏定义包括对存储单元编解码及数据模块上一层的路径的定义。

本发明实施例所提供的一种注错测试装置可执行本发明任意实施例所提供的一种注错测试方法，具备执行方法相应的功能模块和有益效果。

实施例五

图5示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图5所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。

电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如一种注错测试方法。

在一些实施例中，一种注错测试方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的一种注错测试方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行一种注错测试方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种注错测试方法，其特征在于，包括：

获取待测试存储单元对应的测试位，根据所述测试位向所述待测试存储单元写入目标数据，其中，所述测试位基于中断寄存器中所述待测试存储单元对应的中断域所在的位置确定；

根据所述测试位读取所述待测试存储单元存储的目标数据，根据所述目标数据确定注错数据源；

根据所述测试位再次对所述待测试存储单元执行读操作，通过将读取结果替换为所述注错数据源的方式对所述存储单元进行注错。

2.根据权利要求1所述的方法，其特征在于，在获取待测试存储单元对应的测试位之前，还包括：

通过待测试存储单元所在模块的模块测例，获取寄存器配置参数，其中，所述模块测例为通过电子设计仿真应用在验证环境中构建的测例；

根据所述寄存器配置参数，确定中断寄存器中所述待测试存储单元对应的中断域所在的位置。

3.根据权利要求2所述的方法，其特征在于，所述获取待测试存储单元对应的测试位，包括：

获取中断寄存器中所述待测试存储单元对应的中断域所在的位置，根据所述中断域所在的位置确定至少一个所述测试位。

4.根据权利要求1-3中任一项所述的方法，其特征在于，在获取待测试存储单元对应的测试位之前，还包括：

如果所述中断寄存器中存在至少两类待测试存储单元，则分别向所述待测试存储单元对应的宏方法传递所述测试位，且在向某一类型的待测试存储单元对应的宏方法传递所述测试位时，对其它类型的待测试存储单元对应的测试位进行屏蔽；

其中，所述根据所述测试位向所述待测试存储单元写入目标数据，包括：

对于传入的每个测试位，通过所述宏方法根据对应测试位的写地址向所述待测试存储单元写入目标数据。

5.根据权利要求4所述的方法，其特征在于，所述向所述待测试存储单元对应的宏方法传递所述测试位，包括：

对于所述待测试存储单元中的任意类型的待测试存储单元，如果所述测试位的数量大于1个，则按照所述中断寄存器内中断域所在的位置，逐个将所述测试位传递至当前类型的待测试存储单元对应的宏方法。

6.根据权利要求4所述的方法，其特征在于，所述根据所述测试位读取所述待测试存储单元存储的目标数据，根据所述目标数据确定注错数据源，包括：

对于传入的每个测试位，通过所述宏方法根据当前测试位的读地址读取所述待测试存储单元中的所述目标数据，对所述目标数据中的目标位执行设定操作，生成注错数据源。

7.根据权利要求6所述的方法，其特征在于，所述通过所述宏方法根据当前测试位的读地址读取所述待测试存储单元中的所述目标数据，对所述目标数据中的目标位执行设定操作，生成注错数据源，包括：

采用所述宏方法根据当前测试位对应的读地址读取所述待测试存储单元中的所述目标数据；

基于所述当前测试位和宏定义确定所述目标位，采用所述宏方法对所述目标数据中所述目标位执行取反操作，生成注错数据源，其中，所述宏定义包括对存储单元编解码及数据模块上一层的路径的定义。

8.一种注错测试装置，其特征在于，包括：

数据写入模块，用于获取待测试存储单元对应的测试位，根据所述测试位向所述待测试存储单元写入目标数据，其中，所述测试位基于中断寄存器中所述待测试存储单元对应的中断域所在的位置确定；

数据源确定模块，用于根据所述测试位读取所述待测试存储单元存储的目标数据，根据所述目标数据确定注错数据源；

注错模块，用于根据所述测试位再次对所述待测试存储单元执行读操作，通过将读取结果替换为所述注错数据源的方式对所述存储单元进行注错。

9.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的注错测试方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的注错测试方法。

Images