CN109507566B - 逻辑电路单粒子双故障的故障模拟方法 - Google Patents

逻辑电路单粒子双故障的故障模拟方法 Download PDF

Info

Publication number
CN109507566B
CN109507566B CN201811370408.2A CN201811370408A CN109507566B CN 109507566 B CN109507566 B CN 109507566B CN 201811370408 A CN201811370408 A CN 201811370408A CN 109507566 B CN109507566 B CN 109507566B
Authority
CN
China
Prior art keywords
logic gate
circuit
logic
target
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811370408.2A
Other languages
English (en)
Other versions
CN109507566A (zh
Inventor
蔡烁
王伟征
余飞
邱佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha University of Science and Technology
Original Assignee
Changsha University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha University of Science and Technology filed Critical Changsha University of Science and Technology
Priority to CN201811370408.2A priority Critical patent/CN109507566B/zh
Publication of CN109507566A publication Critical patent/CN109507566A/zh
Application granted granted Critical
Publication of CN109507566B publication Critical patent/CN109507566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种逻辑电路单粒子双故障的故障模拟方法，包括：第一步骤：在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对；第二步骤：确定搜寻到的目标逻辑门对的类别；第三步骤：针对目标逻辑电路的电路逻辑，获取在对目标逻辑电路施加输入激励的情况下的正常电路响应；第四步骤：针对目标逻辑电路执行双故障模拟，其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门，并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤相同的输入激励的情况下的电路响应。

Description

逻辑电路单粒子双故障的故障模拟方法
技术领域
本发明涉及集成电路测试领域，具体涉及一种逻辑电路单粒子双故障的故障模拟方法。
背景技术
数字集成电路(逻辑电路)的瞬态故障是一种瞬时、可恢复、发生时间和发生位置随机的错误逻辑脉冲。引起这种瞬时故障脉冲的环境因素有很多，如：电源噪声、电磁干扰和空间高能粒子(alpha粒子和中子)的辐射等。随着芯片集成度的提高，电路的规模不断增大，阈值电压持续减小，由于高能粒子撞击电路单元引起的瞬态故障给逻辑电路的可靠性带来了严峻挑战。
一般而言，引起瞬态故障的高能粒子效应称为单粒子瞬态(Single EventTransient，SET)，表示高能粒子撞击组合逻辑电路或时序电路的组合逻辑部分，会产生一定宽度的瞬态故障脉冲，此故障脉冲若能沿着某条路径传播至电路输出端或被时序单元错误地采样，将导致电路输出错误的逻辑值，从而发生逻辑功能失效。
准确、高效地模拟瞬态故障在逻辑电路内部的行为能够为电路的可靠性评估和容错设计提供有效依据，是电路可靠性研究亟需解决的关键问题。随着特征尺寸的不断减小，逻辑电路中组合模块和时序元件的多点电荷收集现象将导致单粒子多故障的可能性增大，尤其是单粒子双故障的情况变得十分突出。研究逻辑电路中单粒子双故障的故障模拟方法具有重要的现实意义。
故障模拟的思路是首先在电路模型中注入故障，仿效由于粒子撞击而形成的瞬态故障脉冲，然后在基准测试向量激励下对注入故障后的模型和原模型进行模拟对比，从而分析电路系统的失效率和可靠性。
现有的多数故障模拟方法仅仅考虑了对单故障电路的模拟情况，随着芯片单位面积集成的晶体管数量不断提升，由单个高能粒子的撞击而引起两个相邻节点同时产生瞬态故障的概率变得不容忽视。因此，单粒子双故障的故障模拟变得刻不容缓。与此同时，双故障位置的随机性、多样性；故障之间的相互影响；输入测试激励与瞬态故障的关系；以及故障在电路中的传播情况都是逻辑电路单粒子双故障模拟需要考虑的重要问题。而现有技术的不足，正是对这些环节的处理不够完善，或是对故障模型的分析不够准确。除此以外，故障模拟的效率偏低也是比较突出的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种面向逻辑电路的单粒子双故障的故障模拟方法；在输入测试向量激励下，本发明方法能够准确定位单粒子双故障的故障位置，高效模拟瞬态故障的逻辑行为，并通过比较故障电路与正常电路的输出逻辑结果，得到单粒子双故障的平均故障传播概率，从而为逻辑电路的可靠性评估和容错设计提供参考依据。
根据本发明，提供了一种逻辑电路单粒子双故障的故障模拟方法，包括：
第一步骤：在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对；
第二步骤：确定搜寻到的目标逻辑门对的类别；
第三步骤：针对目标逻辑电路的电路逻辑，获取在对目标逻辑电路施加输入激励的情况下的正常电路响应；
第四步骤：针对目标逻辑电路执行双故障模拟，其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门，并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤相同的输入激励的情况下的电路响应。
优选地，在第一步骤，将与同一条电路连接线相连的两个逻辑门确定为一对目标逻辑门对。
优选地，在第二步骤，将具有相同的前驱逻辑门的目标逻辑门对判断为第一种类别，将其中目标逻辑门对中的两个逻辑门互为前驱逻辑门和后继逻辑门、且前驱逻辑门无其它扇出分支的目标逻辑门对判断为第二种类别；将其中目标逻辑门对中的两个逻辑门互为前驱逻辑门和后继逻辑门、且前驱逻辑门还有其它扇出分支的目标逻辑门对判断为第三种类别。
优选地，在第三步骤，在逻辑电路的输入端随机施加一个输入向量，根据电路网表文件的描述，沿着从电路输入到电路输出的方向依次计算电路内部节点的逻辑值，直至得到电路所有节点的正确逻辑值，从而获得电路输出端的正常电路响应。
优选地，在第四步骤，在得到的电路响应与第三步骤得到的正常电路响应具有至少一位不同的情况下，判断搜寻到的目标逻辑门对所对应的单粒子双故障不能被逻辑屏蔽；在得到的电路响应与第三步骤得到的正常电路响应完全相同的情况下，判断搜寻到的目标逻辑门对所对应的单粒子双故障将被逻辑屏蔽。
优选地，在第四步骤，在搜寻到的目标逻辑门对属于第一种类别的情况下，在搜寻到的目标逻辑门对中的每个逻辑门的输出端均加入一个非逻辑门。
优选地，在第四步骤，在搜寻到的目标逻辑门对属于第二种类别的情况下，仅仅在后继逻辑门的输出端加入一个非逻辑门。
优选地，在第四步骤，在搜寻到的目标逻辑门对属于第三种类别的情况下，在后继逻辑门的输出端加入一个非逻辑门，并且在该前驱逻辑门与任一其它扇出分支之间的指定位置加入一个非逻辑门，该指定位置处于该前驱逻辑门的输出端连接至该任一其它扇出分支的输入端的线路上、但是不处于该前驱逻辑门的输出端连接至后继逻辑门的输入端的线路上。
由此，本发明提供了一种面向逻辑电路的单粒子双故障的故障模拟方法；在输入测试向量激励下，本发明方法能够准确定位单粒子双故障的故障位置，高效模拟瞬态故障的逻辑行为，并通过比较故障电路与正常电路的输出逻辑结果，得到单粒子双故障的平均故障传播概率，从而为逻辑电路的可靠性评估和容错设计提供参考依据。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的逻辑电路单粒子双故障的故障模拟方法的总体流程图。
图2示意性地示出了单粒子双故障的故障定位的具体示例。
图3示意性地示出了特定的双故障情况下添加非逻辑门的位置示意图。
图4示意性地示出了另一特定的双故障情况下添加非逻辑门的位置示意图。
图5示意性地示出了又一特定的双故障情况下添加非逻辑门的位置示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
集成电路的制造工艺进入纳米尺寸后，由于采用流水线设计，且电路的工作频率不断提升，高能粒子撞击电路而引发的单粒子瞬态故障脉冲受电气屏蔽和时窗屏蔽的影响越来越小，逻辑屏蔽效应占据着影响故障传播诸多因素中的主导地位。基于此，提出本发明。本发明根据实际情况建立故障模型，对单粒子双故障进行故障定位。双故障的位置共有三种类型：第一类，两个故障目标门为同属一个前驱门的扇出分支门；第二类，两个故障目标门为前驱和后继的关系，且前驱门无其它扇出分支；第三类，两个故障目标门为前驱和后继的关系，且前驱门还有除此后继门以外的其它扇出分支。进一步地，本发明针对不同的双故障位置类型，在各自对应的位置添加非门以模拟故障电路的逻辑行为，并与电路的正常电路响应进行比较，从而获得双故障传播的可能性，而且可以进一步获得单粒子双故障的平均故障传播概率。
下面将对本发明的具体实施例进行描述。
图1示意性地示出了根据本发明优选实施例的逻辑电路单粒子双故障的故障模拟方法的总体流程图。
如图1所示，根据本发明优选实施例的逻辑电路单粒子双故障的故障模拟方法包括：
第一步骤S1：在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对；
具体地，将与同一条电路连接线相连的两个逻辑门确定为一对目标逻辑门对(即，可能受单粒子效应影响而同时发生故障的两个目标逻辑门)，单粒子双故障的故障位置即为这对目标逻辑门对各自的输出端。
第二步骤S2：确定搜寻到的目标逻辑门对的类别；
在具体实施例中，例如，目标逻辑门对包含三种类别，其中在第一种类别中该对目标逻辑门对具有相同的前驱逻辑门(即，同属一个前驱门的扇出分支门)；在第二种类别中该对目标逻辑门对互为前驱逻辑门和后继逻辑门，且前驱门逻辑门无其它扇出分支(即，前驱门逻辑门无其它后继逻辑门)；在第三种类别中该对目标逻辑门对互为前驱逻辑门和后继逻辑门，且前驱门逻辑门还有其它扇出分支(即，前驱门逻辑门还有其它后继逻辑门)。
例如，双故障的逻辑门组合方式的一个示例如图2所示，对于具有第一逻辑门1、第二逻辑门2、第三逻辑门3、第四逻辑门4、第五逻辑门5、第六逻辑门6的该示例电路部分，在该示例电路部分中，单粒子双故障的目标逻辑门对包含：(1，3)、(2，3)、(3，4)、(3，5)、(3，6)、(4，5)、(4，6)、(5，6)；其中(4，5)、(4，6)、(5，6)是第一种类别的情况，(1，3)、(2，3)是第二种类别的情况，(3，4)、(3，5)、(3，6)是第三种类别的情况。
第三步骤S3：针对目标逻辑电路的电路逻辑，获取在对目标逻辑电路施加输入激励的情况下的正常电路响应(即，无故障电路响应)；
具体地，在逻辑电路的输入端随机施加一个输入向量Vin，根据电路网表文件的描述，沿着从电路输入到电路输出的方向依次计算电路内部节点的逻辑值，直至得到电路所有节点的正确逻辑值，从而也获得了电路输出端的正常电路响应Vout。
第四步骤S4：针对目标逻辑电路执行双故障模拟，其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门，并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤S3相同的输入激励的情况下的电路响应；而且在得到的电路响应与第三步骤S3得到的正常电路响应具有至少一位不同的情况下，判断搜寻到的目标逻辑门对所对应的单粒子双故障不能被逻辑屏蔽(能传播至电路输出端)；在得到的电路响应与第三步骤S3得到的正常电路响应完全相同的情况下，判断搜寻到的目标逻辑门对所对应的单粒子双故障将被逻辑屏蔽(不传播至电路输出端)。
更具体地，在具体实施例中，例如，在搜寻到的目标逻辑门对属于第一种类别的情况下，在搜寻到的目标逻辑门对中的每个逻辑门的输出端均加入一个非逻辑门；在搜寻到的目标逻辑门对属于第二种类别的情况下，仅仅在后继逻辑门的输出端加入一个非逻辑门；在搜寻到的目标逻辑门对属于第三种类别的情况下，在后继逻辑门的输出端加入一个非逻辑门，并且在该前驱逻辑门与任一其它扇出分支之间的指定位置加入一个非逻辑门，该指定位置处于该前驱逻辑门的输出端连接至该任一其它扇出分支的输入端的线路上、但是不处于该前驱逻辑门的输出端连接至后继逻辑门的输入端的线路上。
下面将结合图2的示例进行具体说明。
具体地，以图2所示的电路结构为例，将单粒子双故障组合分为三类，对每一类双故障组合情况分别采用不同的故障模拟方式：
(Ⅰ)：(4，5)、(4，6)和(5，6)故障组合：以(4，5)双故障为例，直接在逻辑门4和逻辑门5的输出端各加一个非逻辑门(图3虚线圈标记的位置处)，在输入向量Vin的激励下，将模拟得到的电路输出响应与正常电路响应Vout进行比较，若有至少一位不同，则认为此双故障在向量Vin的激励下可以传播至电路输出端；否则，认为此双故障在向量Vin的激励下被逻辑屏蔽，不能传播至输出端。更具体说来，非逻辑门的加入即模拟该电路出现了(4，5)单粒子双故障，使得电路逻辑在该节点出现了变化；而假设这个变化作为输入经过一个与门，而与门的另外一个输入是0，则该双故障将被逻辑屏蔽。
(Ⅱ)：(1，3)和(2，3)故障组合：此时只考虑逻辑门3的故障是否可以传播至电路输出端，即只在逻辑门3的输出端加一个非逻辑门(图4虚线圈标记的位置处)，在输入向量Vin的激励下，将模拟得到的电路响应与正常电路响应Vout进行比较，以此判断该双故障在向量Vin的激励下能否传至电路输出。
(Ⅲ)：(3，4)、(3，5)和(3，6)故障组合：以(3，4)双故障为例，逻辑门3输出端的故障不通过逻辑门4往后传播，但可以通过逻辑门5(或逻辑门6)往后传播，逻辑门3输出端的故障也可能通过逻辑门5(或逻辑门6)与逻辑门4的故障互相影响，所以，考虑在图5虚线圈标记的位置处加入非逻辑门。在输入向量Vin的激励下，将模拟得到的电路响应与正常电路响应Vout进行比较，以此判断该双故障在向量Vin激励下的传播情况。
可以看出，针对某个单粒子双故障的故障组合，首先判断其属于上述三类中的哪一类；其次，在对应的位置处添加非逻辑门；再次，以给定输入向量为激励，模拟得到添加非逻辑门后的电路输出结果，并与电路的正常电路响应进行比较；最后，根据响应的比较结果判断该双故障在此向量激励下，是否被传播至电路输出端。
优选地，还可以利用不同的多组输入激励重复执行步第三步骤S3和第四步骤S4，得到不同的多组输入向量激励下的单粒子双故障模拟情况。
本发明至少具有如下有益的技术效果：
(1)与现有技术相比，本发明提出的技术方案考虑了空间辐射环境下由于单粒子瞬态效应而引起的双故障的故障模拟，与现有的集成电路发展水平相适应；对于双故障的定位问题，本发明充分考虑了逻辑电路受高能粒子撞击的实际情况；针对不同位置的双故障，本发明提供了一种简单易行且符合故障传播特征的故障模拟方法，能够准确、高效地模拟故障电路的逻辑行为，并为逻辑电路的可靠性评估和容错设计提供有价值的信息；
(2)此外，本发明提出的单粒子双故障的故障模拟方法具有较好的扩展性，能对大规模，甚至超大规模逻辑电路的单粒子双故障进行故障模拟。
总而言之，本发明提供一种面向逻辑电路的单粒子双故障的故障模拟方法；在输入测试向量激励下，本发明方法能够准确定位单粒子双故障的故障位置，高效模拟瞬态故障的逻辑行为，并通过比较故障电路与正常电路的输出逻辑结果，得到单粒子双故障的平均故障传播概率，从而为逻辑电路的可靠性评估和容错设计提供参考依据。
此外，需要说明的是，除非特别指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (1)

1.一种逻辑电路单粒子双故障的故障模拟方法，其特征在于包括：
第一步骤：在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对，其中将与同一条电路连接线相连的两个逻辑门确定为一对目标逻辑门对；
第二步骤：确定搜寻到的目标逻辑门对的类别，其中将具有相同的前驱逻辑门的目标逻辑门对判断为第一种类别，将其中目标逻辑门对中的两个逻辑门互为前驱逻辑门和后继逻辑门、且前驱逻辑门无其它扇出分支的目标逻辑门对判断为第二种类别；将其中目标逻辑门对中的两个逻辑门互为前驱逻辑门和后继逻辑门、且前驱逻辑门还有其它扇出分支的目标逻辑门对判断为第三种类别；
第三步骤：针对目标逻辑电路的电路逻辑，获取在对目标逻辑电路施加输入激励的情况下的正常电路响应；其中在逻辑电路的输入端随机施加一个输入向量，根据电路网表文件的描述，沿着从电路输入到电路输出的方向依次计算电路内部节点的逻辑值，直至得到电路所有节点的正确逻辑值，从而获得电路输出端的正常电路响应；
第四步骤：针对目标逻辑电路执行双故障模拟，其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门，并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤相同的输入激励的情况下的电路响应；
其中在第四步骤，在搜寻到的目标逻辑门对属于第一种类别的情况下，在搜寻到的目标逻辑门对中的每个逻辑门的输出端均加入一个非逻辑门；在搜寻到的目标逻辑门对属于第二种类别的情况下，仅仅在后继逻辑门的输出端加入一个非逻辑门；在搜寻到的目标逻辑门对属于第三种类别的情况下，在后继逻辑门的输出端加入一个非逻辑门，并且在该前驱逻辑门与任一其它扇出分支之间的指定位置加入一个非逻辑门，该指定位置处于该前驱逻辑门的输出端连接至该任一其它扇出分支的输入端的线路上、但是不处于该前驱逻辑门的输出端连接至后继逻辑门的输入端的线路上；
而且在第四步骤，在得到的电路响应与第三步骤得到的正常电路响应具有至少一位不同的情况下，判断搜寻到的目标逻辑门对所对应的单粒子双故障不能被逻辑屏蔽；在得到的电路响应与第三步骤得到的正常电路响应完全相同的情况下，判断搜寻到的目标逻辑门对所对应的单粒子双故障将被逻辑屏蔽。
CN201811370408.2A 2018-11-17 2018-11-17 逻辑电路单粒子双故障的故障模拟方法 Active CN109507566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811370408.2A CN109507566B (zh) 2018-11-17 2018-11-17 逻辑电路单粒子双故障的故障模拟方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811370408.2A CN109507566B (zh) 2018-11-17 2018-11-17 逻辑电路单粒子双故障的故障模拟方法

Publications (2)

Publication Number Publication Date
CN109507566A CN109507566A (zh) 2019-03-22
CN109507566B true CN109507566B (zh) 2020-11-27

Family

ID=65748890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811370408.2A Active CN109507566B (zh) 2018-11-17 2018-11-17 逻辑电路单粒子双故障的故障模拟方法

Country Status (1)

Country Link
CN (1) CN109507566B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110210133B (zh) * 2019-06-03 2022-07-08 哈尔滨工程大学 一种edif网表级组合逻辑电路的自动故障注入方法
CN111008507B (zh) * 2019-11-06 2022-06-03 长沙理工大学 一种受软错误影响的逻辑电路可靠性边界计算方法及设备
CN111413607B (zh) * 2020-03-26 2021-05-28 长沙理工大学 一种敏感门节点的定位方法、装置、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0229975A2 (en) * 1985-12-31 1987-07-29 International Business Machines Corporation Methods for the modeling and fault simulation of complementary metal oxide semiconductor circuits
CN102520333A (zh) * 2011-12-15 2012-06-27 北京航空航天大学 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置
CN105005015A (zh) * 2015-04-23 2015-10-28 广西电网有限责任公司电力科学研究院 一种基于硬件电路故障注入的电路故障仿真系统
CN107167725A (zh) * 2017-03-30 2017-09-15 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN107632254A (zh) * 2017-09-26 2018-01-26 电子科技大学 一种基于内部脉冲注入的单粒子瞬态效应评估系统
CN108363894A (zh) * 2018-05-04 2018-08-03 西安电子科技大学 一种电路级单粒子效应仿真平台

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0229975A2 (en) * 1985-12-31 1987-07-29 International Business Machines Corporation Methods for the modeling and fault simulation of complementary metal oxide semiconductor circuits
CN102520333A (zh) * 2011-12-15 2012-06-27 北京航空航天大学 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置
CN105005015A (zh) * 2015-04-23 2015-10-28 广西电网有限责任公司电力科学研究院 一种基于硬件电路故障注入的电路故障仿真系统
CN107167725A (zh) * 2017-03-30 2017-09-15 北京时代民芯科技有限公司 一种快速低开销全自动数字集成电路单粒子故障注入系统
CN107632254A (zh) * 2017-09-26 2018-01-26 电子科技大学 一种基于内部脉冲注入的单粒子瞬态效应评估系统
CN108363894A (zh) * 2018-05-04 2018-08-03 西安电子科技大学 一种电路级单粒子效应仿真平台

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
考虑单粒子多瞬态故障的数字电路失效概率评估;梁华国等;《计算机辅助设计与图形学学报》;20160331;第28卷(第3期);第1-3小节 *

Also Published As

Publication number Publication date
CN109507566A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
CN108363894B (zh) 一种电路级单粒子效应仿真平台
Najm et al. Probabilistic simulation for reliability analysis of CMOS VLSI circuits
US7661050B2 (en) Method and system for formal verification of partial good self test fencing structures
CN109507566B (zh) 逻辑电路单粒子双故障的故障模拟方法
EP0229975B1 (en) Methods for the modeling and fault simulation of complementary metal oxide semiconductor circuits
Alexandrescu et al. New methods for evaluating the impact of single event transients in VDSM ICs
Amyeen et al. Improving precision using mixed-level fault diagnosis
CN111008514B (zh) 一种抗辐射加固模块级电路仿真测试方法
Papadimitriou et al. A multiple fault injection methodology based on cone partitioning towards RTL modeling of laser attacks
CN110119539B (zh) 一种组合逻辑电路单粒子翻转效应传播规律的分析方法
Kilinccceker et al. Regular expression based test sequence generation for HDL program validation
US5010552A (en) Device and method for the generation of test vectors and testing method for integrated circuits
Fazeli et al. A fast and accurate multi-cycle soft error rate estimation approach to resilient embedded systems design
Cabasino et al. A comparison among tools for the diagnosability of discrete event systems
Menon et al. SCRIPT: A critical path tracing algorithm for synchronous sequential circuits
Alexandrescu et al. Simulating single event transients in VDSM ICs for ground level radiation
Anghel et al. Evaluation of SET and SEU effects at multiple abstraction levels
US11892501B1 (en) Diagnosing multicycle transition faults and/or defects with AT-speed ATPG test patterns
JP2001052043A (ja) 組合せ検証におけるエラー診断方法及びエラーサイト証明方法
Chandrasekar et al. Integration of learning techniques into incremental satisfiability for efficient path-delay fault test generation
Mandava et al. On detecting bridges causing timing failures
US4727313A (en) Fault simulation for differential cascode voltage switches
Guo et al. Detection and diagnosis of static scan cell internal defect
Basu et al. Observability-aware directed test generation for soft errors and crosstalk faults
Huang A symbolic inject-and-evaluate paradigm for byzantine fault diagnosis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant