CN107632254A - 一种基于内部脉冲注入的单粒子瞬态效应评估系统 - Google Patents

一种基于内部脉冲注入的单粒子瞬态效应评估系统 Download PDF

Info

Publication number
CN107632254A
CN107632254A CN201710880801.5A CN201710880801A CN107632254A CN 107632254 A CN107632254 A CN 107632254A CN 201710880801 A CN201710880801 A CN 201710880801A CN 107632254 A CN107632254 A CN 107632254A
Authority
CN
China
Prior art keywords
input
circuit
injection
type flip
flip flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710880801.5A
Other languages
English (en)
Inventor
毕东杰
彭礼彪
高乐
谢永乐
李西峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710880801.5A priority Critical patent/CN107632254A/zh
Publication of CN107632254A publication Critical patent/CN107632254A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于内部脉冲注入的单粒子瞬态效应评估系统,通过对待测电路的逻辑门添加脉冲注入单元后的输出结果,与标准测试电路的输出结果进行对比,根据对比结果来评估单粒子瞬态效应;本发明是基于硬件电路的评估方法,既具有物理故障注入的快速性、真实性,又具有仿真故障注入的可控性;其次,脉冲注入单元既可选择对待测电路所有逻辑门添加,又可选择对关键路径上的逻辑门添加,灵活性高;脉冲注入单元直接采用触发器链设计,减少了控制端口数量,提高了系统效率。

Description

一种基于内部脉冲注入的单粒子瞬态效应评估系统
技术领域
本发明属于FPGA可靠性技术领域,更为具体地讲,涉及一种基于内部脉冲注入的单粒子瞬态效应评估系统。
背景技术
在空间辐射环境中,当高能粒子撞击半导体晶体管中反偏的P-N结时,由于直接电离或者核反应会产生高密度的电子空穴对,这些电子空穴对在偏置电场的作用下会基于扩散和漂移的作用被晶体管的漏极所吸收。如果这个过程作用在SRAM等存储器件中时,存储器件的逻辑状态可能由于电荷的收集而发生0-1或者1-0的变化,这种现象称为单粒子翻转;当所产生的电荷被多个存储器件的敏感节点所收集时就会引起单粒子多位翻转。如果这一过程发生在组合逻辑电路中,高能粒子撞击所产生的电荷会作用于一个或多个逻辑门的输出端,并对输出端电容进行充电或放电,从而形成单粒子瞬态或单粒子多瞬态。
在微米级工艺技术下,单粒子翻转和单粒子多位翻转是数字集成电路发生软错误的两种主要表现形式。但是,随着集成电路工艺的不断发展,工艺制造水平已进入集成电路线宽的深亚微米及纳米级时代,由组合逻辑电路中的单粒子瞬态脉冲所引起的软错误所占的比例越来越大。对电路中单粒子瞬态进行评估,从而有效的针对电路的最敏感部分进行加固,是确保器件正常工作的重要手段。
故障注入评估作为一种灵活方便、便宜有效的方法广泛应用于可靠性评估领域。故障注入评估方法主要有物理注入评估法,软件仿真评估法和FPGA模拟故障评估法。物理注入评估法通常使用重离子辐射及引脚级注入的物理方法引入故障,此方法的优点是实验结果与实际结果最为接近,但需要昂贵的实验设备且故障注入点难以精确控制;软件仿真评估法虽然具有很好的观察性和可控性,但是其和真实器件电路仍有一点差别,仿真时间长;FPGA模拟故障评估法是基于硬件电路的实验评估方法,它既具有物理故障注入的快速性、真实性,又具有仿真故障注入的可控性,是目前来说十分有效的故障评估手段。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于内部脉冲注入的单粒子瞬态效应评估系统,通过对待测电路所有逻辑门添加脉冲注入单元,来实现测试电路的敏感性评估。
为实现上述发明目的,本发明一种基于内部脉冲注入的单粒子瞬态效应评估系统,其特征在于,包括:PC上位机和评估FPGA;
所述PC上位机用于向评估FPGA发起故障注入开始指令,并接收评估FPGA上传的比较结果、错误发生统计次数和故障发生位置信息;
所述评估FPGA包括系统控制模块、输入测试向量模块、模拟故障测试电路、标准测试电路、结果分析模块和UART模块;
其中,所述输入测试向量模块由片内ROM组成,用于保存已确定的输入测试向量;所述标准测试电路为未修改的待测试电路,所述模拟故障测试电路为在待测试电路的逻辑门输入处添加一脉冲注入单元链;所述脉冲注入单元链由多个脉冲注入单元组成,每个脉冲注入单元均有一个D触发器、一个二选一选择器、一个与门和一个异或门组成;
系统控制模块通过UART模块接收到PC上位机下发的故障注入开始指令后,向输入测试向量模块发送测试输入向量查询地址,向模拟故障测试电路发送使能信号SE、移位信号SI和脉冲信号,同时对模拟故障测试电路进行脉冲注入测试;
当测试输入向量模块接收到测试输入向量查询地址后,生成测试输入向量查询地址对应的输入测试向量,再将输入测试向量分别作为模拟故障测试电路和标准测试电路的输入激励,输入到模拟故障测试电路和标准测试电路中;
模拟故障测试电路接收到系统控制模块发出的使能信号SE、移位信号SI和脉冲信号后,将使能信号SE和脉冲信号分别输入到脉冲注入单元链中的SE和INJECT端口,移位信号SI输入到脉冲注入单元链中第一个脉冲注入单元的SI端口,时钟信号CLK,接D触发器的CLK端;当使能信号SE信号为高电平且时钟信号CLK到来时,通过二选一选择器向脉冲注入单元链中第一个脉冲注入单元的D触发器写入逻辑值1,从而进行第一个逻辑门的单粒子瞬态脉冲注入;待完成第一个逻辑门的单粒子瞬态脉冲的注入后,向第一个脉冲注入单元的D触发器写入逻辑值0,并将第一个脉冲注入单元的D触发器的前一逻辑值移位到第二个脉冲注入单元的D触发器,按照第一个逻辑门的方法进行第二个逻辑门的单粒子瞬态脉冲注入,并以此类推,以后每次都向第一个脉冲注入单元的D触发器中写入逻辑值0,将前一个脉冲注入单元的D触发器的前一逻辑值移位到后一个脉冲注入单元的D触发器,完成向每个逻辑门的单粒子瞬态脉冲注入;模拟故障测试电路和标准测试电路根据接收到的单粒子瞬态脉冲和输入测试向量进行电路输出,再输出结果发送给结果分析模块;
结果分析模块将接收到的输出结果进行比较,如果输出结果相同,则表明注入的单粒子瞬态脉冲在电路传输过程中发生了掩蔽效应;如果输出不同,则表明注入的单粒子瞬态脉冲会导致电路输出出错,并统计错误发生次数和错误发生的位置信息,再将统计结果通过UART模块发送给PC上位机。
进一步的,所述脉冲注入单元有5个输入端口,2个输出端口;
其中,时钟信号CLK接D触发器CLK端,用于D触发器进行移位,上升沿有效;
使能信号SE接二选一选择器的输入选择端,用于选择需要注入脉冲的逻辑门;
移位信号SI接二选一选择器的一个数据输入端,当SE为高电平时,SI就会被寄存在D触发器中;二选一选择器的另一个数据输入端与D触发器的Q端相连;
脉冲信号接注入口INJECT,连接在与门的一个输入端,另一个输入端接D触发器的Q端;
将D触发器中保存的值与INJECT端的脉冲信号进行与运算,输出值作为异或门的一个输入端,IN为异或门另一个输入端,与待测电路中上一逻辑门的输出端口相连,OUT为异或门输出端,与待测电路中下一逻辑门的输入端口相连;
SO接D触发器Q端,该信号为“1”时表明需要对当前逻辑门进行脉冲注入;将前一脉冲注入单元的SO与下一个脉冲注入单元模块SI相连,从而组成脉冲注入单元链。
本发明的发明目的是这样实现的:
本发明一种基于内部脉冲注入的单粒子瞬态效应评估系统,通过对待测电路的逻辑门添加脉冲注入单元后的输出结果,与标准测试电路的输出结果进行对比,根据对比结果来评估单粒子瞬态效应;本发明是基于硬件电路的评估方法,既具有物理故障注入的快速性、真实性,又具有仿真故障注入的可控性;其次,脉冲注入单元既可选择对待测电路所有逻辑门添加,又可选择对关键路径上的逻辑门添加,灵活性高;脉冲注入单元直接采用触发器链设计,减少了控制端口数量,提高了系统效率。
附图说明
图1为本发明基于内部脉冲注入的单粒子瞬态效应评估系统原理图;
图2为脉冲注入单元链的结构图;
图3为测试向量的生成及结果读取的工作时钟控制图;
图4为模拟随机脉冲注入时间示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
图1为本发明基于内部脉冲注入的单粒子瞬态效应评估系统原理图。
在本实施例中,如图1所示,本发明一种基于内部脉冲注入的单粒子瞬态效应评估系统,包括:PC上位机和评估FPGA。
下面我们对PC上位机和评估FPGA进行详细说明:
PC上位机用于向评估FPGA发起故障注入开始指令,并接收评估FPGA上传的比较结果、错误发生统计次数和故障发生位置信息。
如图1所示,评估FPGA包括系统控制模块、输入测试向量模块、模拟故障测试电路、标准测试电路、结果分析模块和UART模块;
其中,输入测试向量模块由片内ROM组成,用于保存已确定的输入测试向量;输入测试向量可采用一种伪随机函数的方法产生随机数来确定,在不同的电路中由于包含的输入端口数目不同,有的输入端口数目达到上百个,虽然该方法产生的测试向量组数有限,不能对电路有效的进行全面测试,但是该方法生成的测试向量是随机产生的,而且有效的缩短了测试时间,所以测试结果具有一定的代表性;
标准测试电路为未修改的待测试电路,模拟故障测试电路为在待测试电路的逻辑门输入处添加一脉冲注入单元链;模拟故障测试电路的网表可采用Synopsys公司的综合工具对待测试电路的RTL代码进行综合后,向综合后的网表中的逻辑门处加入脉冲注入单元而得到;
脉冲注入单元链由多个脉冲注入单元组成,每个脉冲注入单元均有一个D触发器、一个二选一选择器、一个与门和一个异或门组成;
在本实施例中,如图2所示,脉冲注入单元有5个输入端口,2个输出端口;
其中,时钟信号CLK接D触发器CLK端,用于D触发器进行移位,上升沿有效;
使能信号SE接二选一选择器的输入选择端,用于选择需要注入脉冲的逻辑门;
移位信号SI接二选一选择器的一个数据输入端,当SE为高电平时,SI就会被寄存在D触发器中;二选一选择器的另一个数据输入端与D触发器的Q端相连;
脉冲信号接注入口INJECT,连接在与门的一个输入端,另一个输入端接D触发器的Q端;
将D触发器中保存的值与INJECT端的脉冲信号进行与运算,输出值作为异或门的一个输入端,IN为异或门另一个输入端,与待测电路中上一逻辑门的输出端口相连,OUT为异或门输出端,与待测电路中下一逻辑门的输入端口相连;
SO接D触发器Q端,该信号为“1”时表明需要对当前逻辑门进行脉冲注入;将前一脉冲注入单元的SO与下一个脉冲注入单元模块SI相连,从而组成脉冲注入单元链。
下面我们对本发明基于内部脉冲注入的单粒子瞬态效应评估系统的工作流程进行详细说明:
系统控制模块通过UART模块接收到PC上位机下发的故障注入开始指令后,向输入测试向量模块发送测试输入向量查询地址,向模拟故障测试电路发送使能信号SE、移位信号SI和脉冲信号,同时对模拟故障测试电路进行脉冲注入测试;
当测试输入向量模块接收到测试输入向量查询地址后,生成测试输入向量查询地址对应的输入测试向量,再将输入测试向量分别作为模拟故障测试电路和标准测试电路的输入激励,输入到模拟故障测试电路和标准测试电路中;
模拟故障测试电路接收到系统控制模块发出的使能信号SE、移位信号SI和脉冲信号后,将使能信号SE和脉冲信号分别输入到脉冲注入单元链中的SE和INJECT端口,移位信号SI输入到脉冲注入单元链中第一个脉冲注入单元的SI端口,时钟信号CLK,接D触发器的CLK端;当使能信号SE信号为高电平且时钟信号CLK到来时,通过二选一选择器向脉冲注入单元链中第一个脉冲注入单元的D触发器写入逻辑值1,从而进行第一个逻辑门的单粒子瞬态脉冲注入;待完成第一个逻辑门的单粒子瞬态脉冲的注入后,向第一个脉冲注入单元的D触发器写入逻辑值0,并将第一个脉冲注入单元的D触发器的前一逻辑值移位到第二个脉冲注入单元的D触发器,按照第一个逻辑门的方法进行第二个逻辑门的单粒子瞬态脉冲注入,并以此类推,以后每次都向第一个脉冲注入单元的D触发器中写入逻辑值0,将前一个脉冲注入单元的D触发器的前一逻辑值移位到后一个脉冲注入单元的D触发器,完成向每个逻辑门的单粒子瞬态脉冲注入;模拟故障测试电路和标准测试电路根据接收到的单粒子瞬态脉冲和输入测试向量进行电路输出,再输出结果发送给结果分析模块;
结果分析模块将接收到的输出结果进行比较,将两组输出结果进行异或,如果异或的结果不等于0,则表示待测电路输出的两组结果不相等,如果等于0,表示待测电路两组输出结果相等;使用计数器实现错误次数的统计和工作时刻记录,如果两组输出结果不相等,则对计数器进行加1,否则保持计数器的值不变;统计错误发生次数和错误发生的位置信息,将统计结果通过UART模块发送给PC上位机。
在上述工过程中,系统控制模块通过同一工作时钟控制查询测试向量表地址的产生以及电路输出结果的读取,该时钟周期需要满足综合后的网表中关键路径延时,如图3所示,其中图中待测电路部分需要时钟是因为电路中存在寄存器链,添加工作时钟也正好符合组合电路的实际应用,因为在实际电路中组合电路不可能孤立存在,而是存在于两个寄存器之间;
系统控制模块在实现过程中需要两个记录地址的信号,一个是输入向量查询地址,一个是脉冲注入时间偏移地址;脉冲注入时间偏移地址定义如下:
假设每个逻辑门发生单粒子瞬态脉冲效应的概率均相等,且将待测电路工作时钟周期分为N等分,认为每个时钟周期的N等份中,开始产生瞬态脉冲的概率也相等;在输入向量查询地址产生后,针对某个逻辑门,将第一个时钟周期脉冲的注入时间设置在第一等份开始,第二个时钟周期脉冲的注入时间设置在第二等分开始,……把这种第i等分开始进行脉冲的注入中的i称为脉冲注入时间偏移地址;
如图4所示,将待测电路工作时钟分为五等份,在输入向量查询地址产生后,针对某个逻辑门,将第一个时钟周期脉冲的注入时间设置在第一等份开始,第二个时钟周期脉冲的注入时间设置在第二等分开始,每次注入对应一个脉冲注入时间偏移地址;当完成第五等分的脉冲注入时,此时需要在下一时钟周期改变输入向量查询地址,以便产生新的测试向量,进行下一测试向量下的脉冲注入;当输入向量查询地址遍历完毕,表示当前逻辑门的脉冲注入测试已完成,对查询测试向量表地址进行复位,同时通过SE和SI信号对由脉冲注入单元链中的触发器值向后移动一位,进行下一个逻辑单元脉冲注入;当完成所有逻辑单元的脉冲注入后,脉冲注入测试完毕;其中脉冲信号的产生,可用延迟单元实现单粒子瞬态脉冲的宽度,由偏移地址信号控制脉冲开始产生,然后利用偏移地址信号处起始时间与脉冲宽度值之和控制脉冲的结束;
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种基于内部脉冲注入的单粒子瞬态效应评估系统,其特征在于,包括:PC上位机和评估FPGA;
所述PC上位机用于向评估FPGA发起故障注入开始指令,并接收评估FPGA上传的比较结果、错误发生统计次数和故障发生位置信息;
所述评估FPGA包括系统控制模块、输入测试向量模块、模拟故障测试电路、标准测试电路、结果分析模块和UART模块;
其中,所述输入测试向量模块由片内ROM组成,用于保存已确定的输入测试向量;所述标准测试电路为未修改的待测试电路,所述模拟故障测试电路为在待测试电路的逻辑门输入处添加一脉冲注入单元链;所述脉冲注入单元链由多个脉冲注入单元组成,每个脉冲注入单元均有一个D触发器、一个二选一选择器器、一个与门和一个异或门组成;
系统控制模块通过UART模块接收到PC上位机下发的故障注入开始指令后,向输入测试向量模块发送测试输入向量查询地址,向模拟故障测试电路发送使能信号SE、移位信号SI和脉冲信号,同时对模拟故障测试电路进行脉冲注入测试;
当测试输入向量模块接收到测试输入向量查询地址后,生成测试输入向量查询地址对应的输入测试向量,再将输入测试向量分别作为模拟故障测试电路和标准测试电路的输入激励,输入到模拟故障测试电路和标准测试电路中;
模拟故障测试电路接收到系统控制模块发出的使能信号SE、移位信号SI和脉冲信号后,将使能信号SE和脉冲信号分别输入到脉冲注入单元链中的SE和INJECT端口,移位信号SI输入到脉冲注入单元链中第一个脉冲注入单元的SI端口,时钟信号CLK,接D触发器的CLK端;当使能信号SE信号为高电平且时钟信号CLK到来时,通过二选一选择器向脉冲注入单元链中第一个脉冲注入单元的D触发器写入逻辑值1,从而进行第一个逻辑门的单粒子瞬态脉冲注入;待完成第一个逻辑门的单粒子瞬态脉冲的注入后,向第一个脉冲注入单元的D触发器写入逻辑值0,并将第一个脉冲注入单元的D触发器的前一逻辑值移位到第二个脉冲注入单元的D触发器,按照第一个逻辑门的方法进行第二个逻辑门的单粒子瞬态脉冲注入,并以此类推,并以此类推,以后每次都向第一个脉冲注入单元的D触发器中写入逻辑值0,将前一个脉冲注入单元的D触发器的前一逻辑值移位到后一个脉冲注入单元的D触发器,完成向每个逻辑门的单粒子瞬态脉冲注入;模拟故障测试电路和标准测试电路根据接收到的单粒子瞬态脉冲和输入测试向量进行电路输出,再输出结果发送给结果分析模块;
结果分析模块将接收到的输出结果进行比较,如果输出结果相同,则表明注入的单粒子瞬态脉冲在电路传输过程中发生了掩蔽效应;如果输出不同,则表明注入的单粒子瞬态脉冲会导致电路输出出错,并统计错误发生次数和错误发生的位置信息,再将统计结果通过UART模块发送给PC上位机。
2.根据权利要求1所述的一种基于内部脉冲注入的单粒子瞬态效应评估系统,其特征在于,所述脉冲注入单元有5个输入端口,2个输出端口;
其中,时钟信号CLK接D触发器CLK端,用于D触发器进行移位,上升沿有效;
使能信号SE接二选一选择器的输入选择端,用于选择需要注入脉冲的逻辑门;
移位信号SI接二选一选择器的一个数据输入端,当SE为高电平时,SI就会被寄存在D触发器中;二选一选择器的另一个数据输入端与D触发器的Q端相连;
脉冲信号接注入口INJECT,连接在与门的一个输入端,另一个输入端接D触发器的Q端;
将D触发器中保存的值与INJECT端的脉冲信号进行与运算,输出值作为异或门的一个输入端,IN为异或门另一个输入端,与待测电路中上一逻辑门的输出端口相连,OUT为异或门输出端,与待测电路中下一逻辑门的输入端口相连;
SO接D触发器Q端,该信号为“1”时表明需要对当前逻辑门进行脉冲注入;将前一脉冲注入单元的SO与下一个脉冲注入单元模块SI相连,从而组成脉冲注入单元链。
CN201710880801.5A 2017-09-26 2017-09-26 一种基于内部脉冲注入的单粒子瞬态效应评估系统 Pending CN107632254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710880801.5A CN107632254A (zh) 2017-09-26 2017-09-26 一种基于内部脉冲注入的单粒子瞬态效应评估系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710880801.5A CN107632254A (zh) 2017-09-26 2017-09-26 一种基于内部脉冲注入的单粒子瞬态效应评估系统

Publications (1)

Publication Number Publication Date
CN107632254A true CN107632254A (zh) 2018-01-26

Family

ID=61103869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710880801.5A Pending CN107632254A (zh) 2017-09-26 2017-09-26 一种基于内部脉冲注入的单粒子瞬态效应评估系统

Country Status (1)

Country Link
CN (1) CN107632254A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108363894A (zh) * 2018-05-04 2018-08-03 西安电子科技大学 一种电路级单粒子效应仿真平台
CN109507566A (zh) * 2018-11-17 2019-03-22 长沙理工大学 逻辑电路单粒子双故障的故障模拟方法
CN109581205A (zh) * 2018-11-16 2019-04-05 北京时代民芯科技有限公司 一种高速数模转换电路单粒子瞬态效应评估方法及系统
CN112438022A (zh) * 2018-07-11 2021-03-02 西门子工业公司 确保计数器正确计数的故障安全计数器评估器
CN112858889A (zh) * 2021-01-20 2021-05-28 南京航空航天大学 一种面向超大规模集成电路的故障注入电路
CN114814379A (zh) * 2022-05-13 2022-07-29 长沙祥云瑞风信息技术有限公司 一种基于故障注入的窄脉冲检测方法、系统、介质及设备
CN116070573A (zh) * 2023-03-07 2023-05-05 湖南大学 考虑脉冲窄化的软错误布局优化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276298A (zh) * 2008-04-01 2008-10-01 中国科学院计算技术研究所 一种fpga电路故障检测装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276298A (zh) * 2008-04-01 2008-10-01 中国科学院计算技术研究所 一种fpga电路故障检测装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
叶世旺: "《深亚微米下SET故障模拟技术的研究"》", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108363894A (zh) * 2018-05-04 2018-08-03 西安电子科技大学 一种电路级单粒子效应仿真平台
CN108363894B (zh) * 2018-05-04 2021-05-11 西安电子科技大学 一种电路级单粒子效应仿真平台
CN112438022A (zh) * 2018-07-11 2021-03-02 西门子工业公司 确保计数器正确计数的故障安全计数器评估器
CN112438022B (zh) * 2018-07-11 2024-05-14 西门子股份公司 确保计数器正确计数的故障安全计数器评估器
CN109581205A (zh) * 2018-11-16 2019-04-05 北京时代民芯科技有限公司 一种高速数模转换电路单粒子瞬态效应评估方法及系统
CN109507566A (zh) * 2018-11-17 2019-03-22 长沙理工大学 逻辑电路单粒子双故障的故障模拟方法
CN109507566B (zh) * 2018-11-17 2020-11-27 长沙理工大学 逻辑电路单粒子双故障的故障模拟方法
CN112858889A (zh) * 2021-01-20 2021-05-28 南京航空航天大学 一种面向超大规模集成电路的故障注入电路
CN112858889B (zh) * 2021-01-20 2022-03-25 南京航空航天大学 一种面向超大规模集成电路的故障注入电路
CN114814379A (zh) * 2022-05-13 2022-07-29 长沙祥云瑞风信息技术有限公司 一种基于故障注入的窄脉冲检测方法、系统、介质及设备
CN116070573A (zh) * 2023-03-07 2023-05-05 湖南大学 考虑脉冲窄化的软错误布局优化方法

Similar Documents

Publication Publication Date Title
CN107632254A (zh) 一种基于内部脉冲注入的单粒子瞬态效应评估系统
Yu et al. Secure FPGA circuits using controlled placement and routing
US4763289A (en) Method for the modeling and fault simulation of complementary metal oxide semiconductor circuits
CN108363894B (zh) 一种电路级单粒子效应仿真平台
CN101273356B (zh) 基于集成电路内的差错传播的差错检测电路的插入
US6378112B1 (en) Verification of design blocks and method of equivalence checking of multiple design views
Huang et al. Statistical diagnosis for intermittent scan chain hold-time fault
Pagliarini et al. Analyzing the impact of single-event-induced charge sharing in complex circuits
CN107741559B (zh) 一种面向空间辐射环境下的单粒子翻转测试系统及方法
CN111027270B (zh) 一种用于集成电路设计流程可信设计的方法及电路
Guo et al. When capacitors attack: Formal method driven design and detection of charge-domain trojans
CN109858287A (zh) 一种基于互连线的物理不可克隆结构及自加扰电路结构
Lopez-Ongil et al. A unified environment for fault injection at any design level based on emulation
Vanhauwaert et al. On error models for RTL security evaluations
Djellid-Ouar et al. Supply voltage glitches effects on CMOS circuits
Vanhauwaert et al. A flexible SoPC-based fault injection environment
CN104615829B (zh) 频率感知的快速dff软错误率评估方法与系统
Paturel et al. Fast cross-layer vulnerability analysis of complex hardware designs
CN111079356B (zh) 一种单粒子加固有效性系统级验证方法
Kumari et al. FPGA implementation of memory design and testing
Ziade et al. A new fault injection approach to study the impact of bitflips in the configuration of SRAM-based FPGAs.
Schneider et al. High-throughput transistor-level fault simulation on GPUs
Saeidi et al. Sram hardware trojan
Anudeep et al. Random Pattern Generation and Redundancy Analysis in Memories
Wu et al. Hardware Trojans in eNVM Neuromorphic Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180126

RJ01 Rejection of invention patent application after publication