CN112858889A - 一种面向超大规模集成电路的故障注入电路 - Google Patents

Abstract

本发明公开了一种面向超大规模集成电路的故障注入电路，属于基本电子电路的技术领域。该电路包括故障注入模块和故障注入状态机模块。故障注入模块包括故障数据的生成，故障注入对象的选择和时分复用逻辑，故障数据的生成是对触发器添加查找表和数据选择器，根据故障类型生成不同的故障数据；故障注入对象的选择是为电路中所有的触发器依次分配唯一的ID编号，然后通过译码电路解析ID来选择特定的触发器注入故障；时分复用逻辑主要是将时间划分为故障注入和正常工作两个部分；故障注入状态机主要根据故障注入参数来控制故障注入过程从而模拟单粒子效应；在Zynq‑7000 SoC上实现该电路时可以通过PS和PL的交互优化故障注入机制，加快故障注入速度。

Description

一种面向超大规模集成电路的故障注入电路

技术领域

本发明涉及集成电路的可靠性和航空航天领域，主要涉及面向单粒子效应的故障注入技术的研究，具体公开了一种面向超大规模集成电路的故障注入电路，属于基本电子电路的技术领域。

背景技术

随着制造工艺的发展，集成电路的特征尺寸也逐渐减小，改变电路工作状态所需要的能量阈值呈几何级下降趋势，这使得集成电路更容易受到辐射照射的影响。宇宙环境中存在的各种辐射源非常容易诱发集成电路出现工作错误。辐照对集成电路的影响之一称为单粒子翻转（Single Event Upset，SEU）效应，主要表现为存储单元中的比特位翻转。虽然SEU不会造成电路的永久性损坏，但其在导致宇航设备失效的事件中的比例非常高。因此，研究SEU对集成电路的影响对航空航天有着重要的意义，同时，由于电路规模的增大和系统集成度的提高，如何加快故障注入的速度来满足超大规模电路的评估需求也成为了关注的焦点。

由于在太空环境下对电路进行测试的机会非常少，故常采用故障注入技术来研究SEU对集成电路的影响。最经典的方法是将电路暴露在模拟的空间辐射环境中来实现故障注入，以这种方式获得的实验结果与实际辐射环境中的数据最为接近，但是这种方法可能会对电路造成不可逆转的损害，而且制造电路和建立测试环境所需的成本非常昂贵，通常只有在电路设计的最终测试阶段才会采用。

现在广泛采用基于FPGA的硬件模拟技术的故障注入方法。FPGA硬件模拟速度很快，能够满足超大规模集成电路的评估需求，此外，FPGA还具有良好的可控性和可观察性。此类方法又分为重配置和旁路注入。

重配置首先回读配置存储器的比特文件，然后修改部分配置内容以模拟SEU，再重新写回配置存储器。此类方法基于FPGA的内部专用端口实现，没有额外的资源开销，但是重配置功能高度依赖FPGA硬件的支持，比特文件配置FPGA所消耗的时间很容易成为故障注入速度的瓶颈。

旁路注入的故障注入速度就明显快得多，其原理是修改原始电路使其具备旁路注入功能，常用的方式是插入扫描链。该方式的工作原理是将故障数据通过扫描链串行移位至目标寄存器，最终修改触发器的数值。但该过程会增加一定的时间开销，所以可设计其它的旁路注入电路，诸如通过修改触发器的结构使得故障注入后立即作用于电路，进一步加快故障注入速度。

本申请旨在结合多核处理器(PS)和可编程逻辑(PL)的Zynq-7000 SoC将故障配置过程、故障注入过程以及故障监控过程全部独立开来，为故障注入过程的加速提供了新的思路，通过减少各个过程之间的通信频率达到显著提高故障注入速度的发明目的。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供了一种面向超大规模集成电路的故障注入电路，基于旁路注入原理来设计针对触发器的故障注入模块，使得电路具备故障注入功能，并且设计故障注入状态机来模拟SEU对电路注入故障，故障注入模块结合故障注入状态机可适用于任意规模电路面对SEU的可靠性评估，并且使用Zynq-7000 SoC作为测试平台，借助PS和PL的交互进一步优化故障注入机制，提高故障注入速度，解决了通过插入扫描链实现旁路故障注入的方式增加时间开销的技术问题。

本发明为实现上述目的采用的技术方案为：

一种面向超大规模集成电路的故障注入电路，包括针对触发器的故障注入模块和故障注入状态机模块。

针对触发器的故障注入模块主要实现故障数据的生成，故障注入对象的选择和时分复用逻辑三种功能；

故障数据的生成主要是在原有触发器结构上添加查找表，查找表会根据触发器的输出值和故障类型选通信号产生故障数据，然后将故障数据和正常数据一起送给二选一数据选择器，由选择器选择输出正常数据或是故障数据到触发器的输入端，若选择故障数据即可对触发器注入故障，二选一数据选择器的使能信号由故障注入对象的选择模块提供；

故障注入对象的选择是对触发器分配唯一的ID编号，然后通过译码电路解析ID来选择特定的触发器注入故障；

时分复用逻辑主要是通过分频电路划分时钟域，根据系统时钟生成循环计数器，在不同的计数值输出不同的脉冲，设置二分频把时间划分为两个部分：故障注入和正常工作，故障注入时对匹配ID的触发器注入故障，未匹配的触发器则保持原始数据。正常工作时电路中所有触发器均处于正常工作状态。

故障注入状态机模块主要根据故障注入参数来控制故障注入过程，从而实现单粒子效应的模拟。

进一步地，故障数据的生成需要一个四输入查找表来实现，四个输入端口分别对应触发器的输出端和由3根信号线组成的故障类型选通信号组，其中，3根信号线分别对应3种单粒子翻转的故障类型：单比特翻转、单比特固定1和单比特固定0，3根信号线在同一时间只能有一根有效，这样查找表的输出端就可根据故障类型和触发器的输出值产生故障数据；当单比特翻转有效时，故障数据为触发器的输出值取反；当单比特固定1有效时，故障数据输出为1；当单比特固定0有效时，故障数据输出为0。

进一步地，故障注入对象的选择主要是根据ID来选择对应的触发器注入故障；首先需要遍历电路中所有的触发器，然后依次分配唯一的ID编号；在故障注入时，通过译码电路来确定待注入故障的触发器，译码电路的输入端接收ID的数值，译码电路的输出端连接到电路中各个触发器电路中的2选1数据选择器的数据选择端；当ID的数值和对应触发器匹配时，数据选择端为高电平，此时故障数据输出给触发器，实现故障注入；而和ID不匹配的其它触发器的数据选择端均为低电平，此时原始数据输出给触发器，这些触发器均正常工作；基于这种方式可以对任意规模电路进行任意位置的故障注入。

进一步地，时分复用逻辑主要通过分频电路划分时钟域；根据电路的输入时钟设计0-1循环计数器，分别在计数值为0和计数值为1的时候输出脉冲信号，这两个脉冲信号代表和输入时钟同步的二分频时钟；在计数值为0时产生的时钟下对匹配ID的触发器输入故障数据，在计数值为1时产生的时钟下电路中所有的触发器都正常工作；基于这种方式把电路的工作时间划分为两个部分：故障注入和正常工作；两个部分相互独立且互不干扰。

进一步地，故障注入状态机主要分为5个状态：

注入初始化状态、注入准备状态、开始注入状态、中止判断状态、连续注入状态；当测试向量参数还未输入给电路时，电路处于注入初始化状态；当电路依次接收到故障向量配置参数（ID、故障注入次数、故障注入间隔）时，先根据ID译码电路匹配待测触发器，再将连接该触发器的数据选择器的数据选择端置为高电平，然后等待故障数据的输入，此时电路处于注入准备状态；当电路接收到故障类型选通信号时，电路进入开始注入状态，查找表根据选通信号产生对应的故障数据，随后数据选择器选择故障数据输出给待测触发器，若未接收到则维持注入准备状态；注入完成后状态机进入中止判断状态，根据故障注入次数判断本次故障注入是否结束，如果为单次故障，状态机进入注入初始化状态，等待新的测试向量参数，如果为多次故障，则进入连续注入状态；进入连续注入状态后，电路根据故障注入间隔参数等待一定时间再次注入故障，并通过计数器记录故障注入次数，当计数值等于设定的注入次数时结束注入，状态机进入注入初始化状态，否则仍旧保持当前状态，继续注入故障。

进一步地，测试平台的框架如下：Zynq-7000 SoC的PS部分主要负责和主机的网口通信，产生故障测试向量以及采集故障监控数据；PL部分主要负责故障注入电路的实现，故障注入状态的实现以及故障监控器的实现；故障注入机制的优化主要分为两个部分：一是主机将配置好的故障参数一次性通过网口发送到PS端，然后由PS端自动产生故障向量来控制PL部分故障注入过程的执行，这样主机和测试平台不需要进行频繁的通信，可充分利用FPGA的硬件仿真速度；二是故障注入和故障监控完全独立，可并行执行，PL每次故障注入执行完毕即可请求新的测试激励而不需要等待PS将故障数据采集完毕再请求数据，提高故障注入的效率。

本发明采用上述技术方案，具有以下有益效果：

本发明提出了一种面向超大规模集成电路的故障注入电路，可用于模拟SEU对电路注入故障，并且基于Zynq-7000 SoC实现故障注入平台，通过PS和PL的任务调度来优化故障注入机制，加快故障注入速度，其最快速度可接近系统的工作频率，因此适用于超大规模电路面对SEU的可靠性评估。

附图说明

图1(a)、图1(b)为本发明提供的原始触发器结构和旁路注入触发器结构。

图2为本发明提供的选择故障注入对象的流程图。

图3为本发明提供的故障注入的信号关系图。

图4为本发明提供的故障注入状态机的控制逻辑图。

图5为本发明提供的故障注入的时序图。

图6为本发明提供的故障注入系统的框架图。

具体实施方式

下面结合附图对本发明的技术方案作更进一步的说明。

本发明提出的一种面向超大规集成电路的故障注入电路，包括针对触发器的故障注入模块和故障注入状态机模块；针对触发器的故障注入模块主要实现故障数据的注入、故障注入对象的选择以及时分复用逻辑三种功能。

下面根据图1具体阐述针对触发器的故障注入模块。其中，图1（a）为原始的触发器结构，图1（b）为旁路注入触发器结构，enable为数据选择器的数据选择端，用于控制电路是否处于故障注入模式。enable为高电平时，电路处于故障注入模式，故障数据（Faultydata）会输出到触发器的输入端。否则，enable为低电平，电路处于正常工作模式，将原始数据（Data）送给触发器采样。故障数据的产生由故障类型选通信号组决定，该信号组有3根信号线，分别是单比特翻转（reverse）、单比特固定1（stuck-at-1）和单比特固定0（stuck-at-0），且在同一时间只有一根信号线有效。根据四输入查找表(LUT4)的内部结构，将触发器的输出端和故障类型选通信号作为查找表的输入，通过组合逻辑的运算关系将对应故障类型数据输出到触发器的输入端。

故障注入对象的选择如图2所示，超大规模集成电路中触发器数目众多，需要逐个标识，以实现对指定的任意触发器进行故障注入操作。首先需要遍历电路所有模块中的触发器，然后依次分配唯一的ID编号。故障注入时，通过译码电路解析ID来确定待注入故障的触发器，并将和该触发器相连的数据选择器的数据选择端enable置为高电平，使触发器进入故障注入状态，随即输入故障类型产生错误数据，在触发器采样时注入故障数据。其余ID未匹配的触发器接收原始数据，其存储数据保持不变。此外，通过该故障注入流程可以对任意电路进行任意位置的故障注入，不受电路规模限制。

由于触发器只在边沿采样数据，对时序有很高的要求。此外，对目标触发器注入故障时不能影响处于其它处于正常工作状态的触发器。为了确保能够稳定可靠地注入故障，故采用时分复用逻辑。如图5所示，根据输入时钟clk设计0-1循环计数器产生两个脉冲信号：clk_div1和clk_div2.。在计数值为0的时候clk_div1为高电平，在计数值为1的时候clk_div1为低电平，而clk_div2则正好相反。由此，在交替的时钟周期下分别执行不同的逻辑，在clk_div1下对匹配ID的触发器注入故障，不匹配的触发器则接收原始数据；在clk_div2下电路中所有触发器执行原始逻辑。

故障注入的测试平台为xilinx的Zynq-7000系列FPGA，分为处理系统（ProcessingSystem，PS）端和可编程逻辑端（Programmable Logic，PL）端。故障注入状态机是在PL端实现，其相关的控制信号如图3所示。其中，PL和PS的信号的交互通过AXI总线读写寄存器来实现。下面展开阐述执行故障注入的相关信号以及控制逻辑。

PS端信号：

start：PS向PL发送的信号，位宽为1位，初始值为0，当PS准备发送测试向量给PL时将信号置1，表示开始对电路进行故障注入测试。然后等待PL部分的finish信号，当finish信号为1时则该信号置0，等下发新的测试向量时再置1。

interval：PS向PL发送的信号，位宽为32位，初始值由PC端配置具体数值，该信号主要表示相邻两次故障注入的时间间隔，其数值代表间隔的时钟周期。

ID：PS向PL发送的信号，位宽为32位，初始值由PC端配置具体数值，该信号主要表示本次故障注入测试的故障注入对象，其数值对应待测电路中的某一触发器。

type：PS向PL发送的信号，位宽为3位，初始值由PC端配置具体数值，该信号主要表示本次故障注入测试的故障类型，故障类型包括单比特翻转（reverse）、单比特固定1（stuck-at-1）和单比特固定0（stuck-at-0），分别占据一位，当对应位置1时代表该故障类型有效，置0时则无效，且在同一时刻三位只能有一位置1，其余两位则置0。

count: PS向PL发送的信号，位宽为16位，初始值由PC端配置具体数值，该信号主要表示本次故障注入测试的故障注入次数，其数值代表注入次数。

PL端信号：

finish：PL向PS发送的信号，位宽为1位，初始值为0，当PL的故障注入控制器完成故障注入之后该信号置1，并发送到PS端请求一下个测试向量。

index：PL内部信号，位宽为32位，初始值为PS端传递的参数，该信号通过组合逻辑检索相对应的触发器，并且将该触发器相连的数据选择器的数据选择端enable置为高电平，使得该触发器进入故障注入模式。

err_0：PL内部信号，位宽为1位，初始值为0，该信号的值取决于PS传递过来的type值，其代表的故障类型为stuck-at-0，如果其值置1则产生故障数据，将匹配ID的触发器的值变为0。

err_1：PL内部信号，位宽为1位，初始值为0，该信号的值取决于PS传递过来的type值，其代表的故障类型为stuck-at-1，如果其值置1则产生故障数据，将匹配ID的触发器的值变为1。

err_reverse：PL内部信号，位宽为1位，初始值为0，该信号的值取决于PS传递过来的type值，其代表的故障类型为reverse，如果其值置1则产生故障数据，将匹配ID的触发器的值翻转。

故障注入状态机的控制逻辑由PL端的故障注入控制器实现，如下图4所示，其主要分为5个状态，分别是注入初始化状态、注入准备状态、开始注入状态、中止判断状态、连续注入状态。

注入初始化状态：当接收到PS端发送过来的start信号后状态机处于注入初始化状态，并将finish信号置0，此时电路准备接受测试向量的配置参数，一旦收到即进入注入准备状态。

注入准备状态：当接收到PS端发送过来的故障注入间隔（interval）、故障注入次数（count）和故障注入对象（ID）信号后，控制器便发送index信号给待测电路，index的值等同于ID的值，电路便通过译码电路检索匹配ID的触发器，匹配后则认定该触发器为本次测试的故障注入对象，将对应的enable置为高电平，使其进入故障注入状态，在参数接收过程中电路一直处于注入准备状态，直到最后接收到故障类型选择信号type后，状态机随即进入开始注入状态。

开始注入状态：根据type的值确定故障类型，然后选通err_0、err_1和err_reverse中其中一路，然后四输入查找表（LUT4）即可选择对应的故障数据输出给目标触发器，由此完成一次故障注入。以单比特翻转（reverse）为例，其时序图如下图5所示。其中，D和Q分别对应触发器的输入端和输出端，在t1时刻ID匹配触发器，enable变为高电平，t2时刻故障类型输入为reverse，因此触发器的输出发生了翻转。故障注入结束后状态机进入中止判断状态，否则，保持该状态。

中止判断状态：根据PS端发送来的count进行判别，如果count为1，则该测试向量执行完毕，结束故障注入过程，然后状态机进入注入初始化状态，并将finish信号置1，向PS端请求新的测试向量；如果count不为1，则代表测试向量未执行完毕，状态机进入连续注入状态。

连续注入状态：根据PS端发送来的interval进行操作，在前一次故障注入结束后，通过计数器cnt1进行计数，当cnt1计数到interval的数值后将cnt1归0，再次对触发器注入故障。通过cnt2记录注入次数，以cnt2和count的比较结果为判别条件，如果cnt2小于count，则根据interval多次对触发器注入故障，每次注入后cnt2加1，状态机一直保持在连续注入状态，直到cnt2等于count，结束故障注入过程，将cnt2归0，状态机跳转到注入初始化状态，并将finish信号置1，向PS端请求新的测试向量。

基于故障注入状态机可以对电路中的任意触发器进行故障注入，同时可控制注入的频率，基于状态机可以在电路的单次执行过程中的不同时刻进行故障注入，即在一次实验中注入多个故障，减少了测试时间。因此，其故障注入速度可以适应于超大规模集成电路的可靠性评估。

故障注入测试系统的框架如图6所示，首先需要将参考设计和待测设计打包成IP写入设计文件，其中，参考设计对应原始电路，待测设计是具备故障注入功能的测试电路。实验开始时，PC配置故障参数给Zynq的PS端，参数包括ID范围、故障类型、故障注入次数和故障注入间隔，配置完毕后可打包成一条指令通过以太网口发送到PS端的DDR中；然后，PS端对配置参数进行解析，并自动生成测试向量，将测试向量中的变量值通过AXI总线依次写入PL端的故障注入控制器对应的触发器中；随即根据触发器存储的数值执行故障注入状态机，等到该测试向量执行完毕再通过总线请求新的测试向量；参考设计和待测设计在电路开始工作时执行相同的逻辑，故障注入控制器在执行过程中对待测设计注入故障，由PL部分的故障监控器实时比较二者的输出结果，如果结果不一致则判定错误发生，并将结果保存到存储器，最后由PS读取故障结果数据。分析结果即可完成对电路针对SEU的可靠性评估。由于故障监控由PL独立控制，故障注入后不需要等待故障监控的结果，二者相互独立，并行执行，减少了每次测试向量执行时采集结果的时间开销，间接加快了故障注入过程。

由于评估超大规模集成电路需要大量的测试向量，当PC频繁发送测试向量给FPGA时会造成极大的时间消耗，而本发明设计的故障注入系统框架可通过以太网口一次性将所有测试向量的配置参数发送到PS端，随后由PS端解析后生成测试向量直接通过AXI总线发送给PL端，整个故障注入过程完全由FPGA自动化执行。整个系统充分利用了网口的传输速度和FPGA的硬件模拟速度，非常适合于超大规模电路的故障注入模拟。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种面向超大规模集成电路的故障注入电路，其特征在于，包括：

在每个触发器输入端添加故障注入模块，该模块可根据触发器的输出值和故障类型选通信号产生故障数据，在当前触发器被选中时输出故障数据至触发器，在当前触发器未被选中时输出原始数据至触发器；及，

故障注入状态机模块，根据故障向量配置参数输出故障注入模块工作于注入初始化状态、注入准备状态、开始注入状态、中止判断状态、连续注入状态的控制信号。

2.根据权利要求1所述一种面向超大规模集成电路的故障注入电路，其特征在于，所述接在每个触发器输入端的故障注入模块包括：

故障数据生成单元，接收故障类型选通信号和触发器的输出信号，根据故障类型选通信号生成对应的故障数据；

故障注入对象选择单元，用于接收故障数据或原始数据，在接收到使能当前触发器进行单粒子效应模拟的信号时输出故障数据，否则，输出原始数据，所述使能当前触发器进行单粒子效应模拟的信号取决当前触发器的ID编号，ID匹配则使能有效，不匹配则无效，所述ID编号由故障注入状态机模块解析接收的ID信息得到；及，

时分复用逻辑单元，将输入的时钟信号进行二分频得到两个同步时钟信号，故障注入对象选择单元在其中一个时钟信号下向匹配ID编号的触发器输出故障数据，故障注入对象选择单元在另一个时钟信号下向触发器输出原始数据。

3.根据权利要求2所述一种面向超大规模集成电路的故障注入电路，其特征在于，所述故障数据生成单元为一四输入查找表：

四输入查找表，其第一输入端接触发器的输出端，其第二输入端、第三输入端、第四输入端分别接单比特翻转故障类型选通信号、单比特固定1故障类型选通信号和单比特固定0故障类型选通信号。

4.根据权利要求2所述一种面向超大规模集成电路的故障注入电路，其特征在于，所述故障注入对象选择单元为一二选一数据选择器：

二选一数据选择器，其一个输入端接查找表输出的故障数据，其另一个输入端接原始数据，其使能端连接ID选择逻辑。

5.根据权利要求1所述一种面向超大规模集成电路的故障注入电路，其特征在于，

在未收到故障向量配置参数时，所述故障注入状态机模块输出故障注入模块工作于注入初始化状态的控制信号；

在收到故障向量配置参数时，先解析ID信息得到待测触发器的ID编号并检索匹配ID的触发器，并使能ID编号对应触发器输入端连接的故障注入模块，所述故障注入状态机模块输出故障注入模块工作于注入准备状态的控制信号；

在收到故障类型选通信号时，所述故障注入状态机模块输出故障注入模块工作于开始注入状态的控制信号；

在完成单次故障数据注入后，所述故障注入状态机模块输出中止判断状态的控制信号；

若故障向量配置参数的故障注入次数为一次，所述故障注入状态机模块在完成单次故障数据注入后输出故障注入模块工作于注入初始化状态信息，若配置参数的故障注入次数为多次，故障注入状态机模块输出故障注入模块工作于连续注入状态的控制信号；

对于进入连续注入状态的故障注入模块，根据故障向量配置参数中的注入间隔参数间歇性注入故障数据直至达到配置参数设置的故障注入次数，在完成多次故障数据注入中的最后一次注入操作后输出故障注入模块工作于进入注入初始化状态的控制信号。

6.根据权利要求1至4中任意一项所述一种面向超大规模集成电路的故障注入电路，其特征在于，所述故障注入电路采用Zynq-7000 SoC实现，所述Zynq-7000 SoC包括：

PS部分，与PC端通信获取包含ID、故障注入间隔、故障类型、故障注入次数的故障向量配置参数，产生与故障向量参数匹配的故障测试向量，向PL部分发送开始测试的信号，并在测试完毕后采集PL部分反馈的故障监控数据以及测试结束的信号；及，

PL部分，使用硬件资源搭建故障注入电路，通过故障注入状态机模块接收故障测试向量，并控制故障注入模块依次经历各工作状态，同时通过故障监控器监控电路的工作状态。

7.根据权利要求5所述一种面向超大规模集成电路的故障注入电路，其特征在于，整个故障注入过程由FPGA自动化执行，同时，PL部分的故障注入和故障监控完全独立且并行执行。

Images