FR3070092A1 - Protection d'un circuit integre - Google Patents

Protection d'un circuit integre Download PDF

Info

Publication number
FR3070092A1
FR3070092A1 FR1757674A FR1757674A FR3070092A1 FR 3070092 A1 FR3070092 A1 FR 3070092A1 FR 1757674 A FR1757674 A FR 1757674A FR 1757674 A FR1757674 A FR 1757674A FR 3070092 A1 FR3070092 A1 FR 3070092A1
Authority
FR
France
Prior art keywords
circuit
integrated circuit
destruction
attacks
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1757674A
Other languages
English (en)
Inventor
Daniele Fronte
Pierre-Yvan Liardet
Alexandre Sarafianos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1757674A priority Critical patent/FR3070092A1/fr
Priority to CN201821287969.1U priority patent/CN208521282U/zh
Priority to CN201810908112.5A priority patent/CN109388956B/zh
Priority to US16/100,796 priority patent/US10998306B2/en
Publication of FR3070092A1 publication Critical patent/FR3070092A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means

Abstract

L'invention concerne un circuit de protection d'un circuit intégré contre des attaques par injection de faute, comportant un élément (4) à diélectrique à destruction en court-circuit , connecté entre deux bornes (12, 14) destinées à recevoir une tension d'alimentation (Vcc) du circuit intégré.

Description

PROTECTION D'UN CIRCUIT INTEGRE
Domaine
La présente description concerne de façon générale les circuits électroniques et, plus particulièrement, un mécanisme de protection d'un circuit intégré contre des attaques par injection de faute, du type attaque laser.
Exposé de l’art antérieur
Dans de nombreuses applications, des circuits électroniques mettent en oeuvre des algorithmes de chiffrement, d'authentification, de calcul de signature, et plus généralement des algorithmes manipulant des données, dites secrètes, c'est-àdire dont on souhaite réserver l'accès à certains utilisateurs ou circuits.
De nombreuses méthodes, dites attaques, existent pour tenter de découvrir ou pirater des données secrètes manipulées par ces calculs. Parmi ces attaques, des attaques, dites par injection de faute, perturbent le fonctionnement du circuit afin, ensuite d'exploiter des informations directes (les entrées-sorties du circuit) ou indirectes (attaques dites par canaux cachés). L'interprétation de ces informations renseigne le pirate sur la donnée secrète.
On connaît différentes catégories d'attaques par injection de faute. Certaines sont électriques (perturbation de
B15880 - 16-RO-0771 l'alimentation du circuit), d'autres utilisent des sources de rayonnement, par exemple électromagnétique ou photonique (attaque laser).
Les contremesures actuelles agissent, après détection de l'attaque, soit en réinitialisant le circuit, soit en bloquant le fonctionnement du circuit.
Il existe un besoin d'améliorer les contremesures à la détection d'injection de faute, notamment par attaque laser. Résumé
Un mode de réalisation pallie tout ou partie des inconvénients des procédés et circuits usuels de protection d'un circuit intégré contre des injections de faute.
Un mode de réalisation propose une solution particulièrement adaptée aux attaques laser.
Ainsi, un mode de réalisation prévoit un circuit de protection d'un circuit intégré contre des attaques par injection de faute, comportant un élément à diélectrique à destruction en court-circuit, connecté entre deux bornes destinées à recevoir une tension d'alimentation du circuit intégré.
Selon un mode de réalisation, ledit élément est un transistor MOS dont des bornes de conduction sont connectées auxdites deux bornes d'alimentation.
Selon un mode de réalisation, la destruction du diélectrique s'effectue par effet tunnel assisté par pièges.
Selon un mode de réalisation, le circuit comporte également au moins un détecteur de faute commandant une destruction progressive dudit élément.
Selon un mode de réalisation, ledit détecteur commande l'application d'une contrainte électrique sur le diélectrique de 1'élément.
Selon un mode de réalisation, le détecteur comporte au moins un élément sensible au rayonnement photonique.
Un mode de réalisation prévoit un circuit de protection contre des attaques laser.
B15880 - 16-RO-0771
Un mode de réalisation prévoit un procédé de protection d'un circuit intégré contre des attaques par injection de faute, dans lequel on provoque une destruction progressive d'un élément à diélectrique à destruction en courtcircuit .
Selon un mode de réalisation, la durée et l'intensité de la destruction progressive dépend de la durée et de l'intensité de l'attaque.
Un mode de réalisation prévoit un circuit intégré comportant au moins un circuit de protection.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 représente, de façon schématique, un mode de réalisation d'un circuit intégré ;
la figure 2 représente, de façon schématique et sous forme de blocs, un mode de réalisation d'un circuit de protection d'un circuit intégré ; et la figure 3 est un schéma-bloc fonctionnel plus détaillé du circuit de protection de la figure 2.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation qui vont être décrits ont été représentés et seront détaillés. En particulier, l'application finale du circuit protégé n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec les applications usuelles.
B15880 - 16-RO-0771
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans élément intermédiaire autre que des conducteurs, et lorsque l'on fait référence à deux éléments reliés entre eux, cela signifie que ces deux éléments peuvent être directement reliés (connectés) ou reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, les expressions approximativement, sensiblement, et de l'ordre de signifient à 10 % près, de préférence à 5 % près.
La figure 1 représente, de façon très schématique, un mode de réalisation d'un circuit intégré 1 du type auquel s'appliquent les modes de réalisation qui vont être décrits.
Le circuit 1 comporte :
une entité de calcul 11 (UC) , par exemple une machine d'états, un microprocesseur, un circuit logique programmable, etc. ;
une ou plusieurs zones 13 (MEM) de stockage volatile et/ou non volatile pour stocker tout ou partie des données et programmes ;
un ou plusieurs bus 15 de données, d'adresses et/ou de commandes entre les différents éléments internes au circuit 1 ;
une interface d'entrée-sortie 17 (I/O) de communication avec l'extérieur du circuit 1 ; et divers autres circuits en fonction de l'application, symbolisés en figure 1 par un bloc 19 (FCT).
Selon le mode de réalisation représenté, le circuit 1 comporte en outre un circuit 2 (PROT) de protection contre des attaques par injection de faute.
Les circuits manipulant des quantités considérées secrètes sont souvent sensibles aux injections de fautes et, en particulier à des attaques par laser. Une attaque laser consiste à diriger le faisceau d'un laser, généralement depuis la face arrière du circuit intégré, sur une zone spécifique du circuit afin de modifier son comportement et, plus particulièrement de
B15880 - 16-RO-0771 modifier l'état de certains bits. Selon la précision du faisceau laser, les attaques sont plus ou moins précises sur des bits donnés. Les contremesures existantes contre des attaques laser parviennent à détecter l'attaque, typiquement à l'aide de détecteurs de rayonnement photonique.
Toutefois, les contremesures existantes soit invalident le circuit lorsqu'on détecte une telle attaque, soit le réinitialisent. Dans le premier cas, cela conduit à détruire ou invalider des circuits parfois en présence d'une fausse détection ou d'une attaque isolée sans conséquence sur les données secrètes. Dans le second cas, cela n'empêche pas les attaques successives et fragilise le secret contenu dans le circuit.
Les modes de réalisation décrits prévoient une destruction irréversible mais progressive d'un élément du circuit intégré afin d'interdire son fonctionnement après plusieurs attaques par injection de faute détectées.
On aurait pu penser stocker un compteur en mémoire non volatile pour interdire l'utilisation au bout d'un nombre donné d'attaques. Toutefois, cela ne garantit pas de rendre le circuit non fonctionnel.
Selon les modes de réalisation décrits, on prévoit la destruction progressive et irréversible d'un élément à diélectrique entre des bornes d'alimentation du circuit. Ainsi, une fois cet élément détruit, les bornes d'alimentation sont en court-circuit, ce qui interdit toute utilisation ultérieure du circuit.
On considère par la suite le cas des attaques laser. Toutefois, tout ce qui est décrit s'applique plus généralement à tout type d'injection de faute.
La figure 2 représente, de façon schématique et sous forme de blocs, un mode de réalisation d'un circuit 2 de protection d'un circuit intégré 1.
Les différents constituants du circuit 1, symbolisés par un bloc 10 en figure 2, sont alimentés par une tension Vcc
B15880 - 16-RO-0771 destinée à être appliquée entre deux bornes ou rails 12 et 14. Le bloc 10 inclut, par exemple l'entité 11, les mémoires 13 et les fonctions 19, du circuit de la figure 1.
Selon ce mode de réalisation, le circuit 2 de protection comporte :
un bloc 3 de détection (DET) d'une attaque par injection de faute ; et un bloc 4, commandé par le bloc 3 et constituant la contremesure proprement dite.
Le bloc 4 comporte un élément à diélectrique, connecté directement entre les bornes 12 et 14, choisi pour des caractéristiques électriques particulières. Ces caractéristiques font que le diélectrique est fragilisé ou partiellement détruit quand on lui applique une énergie (tension ou courant) supérieure à un seuil et que cette destruction s'effectue vers un état de court-circuit. Ainsi, en dimensionnant correctement l'épaisseur de diélectrique et l'énergie qui lui est appliquée à chaque détection de faute, on peut contrôler le nombre de fautes avant que le circuit intégré soit rendu inutilisable.
Le bloc 3 comporte des éléments de détection capables d'être excités par un rayonnement photonique, associés à un circuit de détection par rapport à un seuil et à un circuit capable de provoquer une surtension temporaire au niveau de l'élément 4, afin d'en entraîner la destruction et mise en court-circuit.
La plupart des systèmes utilisant des destructions engendrent des destructions en circuit ouvert. Or, ici, on cherche un effet inverse, c'est-à-dire une destruction en courtcircuit. Cela garantit une réelle mise hors service du circuit 1 dans la mesure où cela met en court-circuit les rails d'alimentation du circuit qui ne peut donc plus être alimenté.
La figure 3 représente, de façon très schématique et sous forme de blocs, un mode de réalisation plus détaillé du circuit de protection de la figure 2.
B15880 - 16-RO-0771
L'élément 4 à diélectrique à destruction en courtcircuit est constitué d'une grille G de transistor à effet de champ, dont les bornes de conduction (source et drain) sont connectées aux rails 12 (Vcc) et 14 (GND) . On tire profit de l'effet en soi connu de dégradation progressive du diélectrique de grille par effet tunnel assisté par pièges (Trap Assisted Tunneling - TAT) . En appliquant un champ électrique important sur la grille d'un transistor MOS, on crée des défauts (pièges) qui sont irréversibles. La propagation de ces défauts s'effectue principalement dans l'épaisseur du diélectrique qui s'affaiblit au fur et à mesure des contraintes électriques appliquées (en temps ou en intensité), jusqu'à transformer le transistor en transistor passant en permanence (en court-circuit).
On prévoit d'utiliser ces caractéristiques de dégradation progressive de l'oxyde de grille pour réaliser l'élément 4 de protection. La dégradation de l'oxyde de grille est provoquée par la détection d'un rayonnement susceptible de provenir d'une attaque laser par la face arrière du circuit intégré à protéger.
Le dispositif de protection 2 comporte, outre l'élément 4, des éléments déclencheur ou circuit de détection 3 commandant la destruction progressive de l'oxyde de l'élément 4.
Le circuit 3 comporte un ou plusieurs éléments 32 (PSE) sensibles au rayonnement photonique. Ces éléments 32 sont activés par un rayonnement photonique, notamment une attaque laser. Les éléments 32 sont, de façon habituelle, répartis dans la surface du circuit intégré en fonction de zones à protéger et avec un maillage et une densité fonction de l'application. Le ou les éléments 32 fournissent un signal électrique S32 représentatif d'une détection de photons lorsqu'ils sont excités. Ce signal est, de préférence, filtré par une structure 34 de type filtre passe-bas (LPF) afin de ne pas tenir compte de phénomènes parasites susceptibles d'engendrer des erreurs de détection. Le choix de la durée des impulsions à ne pas considérer dépend de l'application et fait partie des détecteurs
B15880 - 16-RO-0771 usuels. De préférence, le circuit 3 comporte en outre un détecteur d'intensité 36 (TH) mesurant (indirectement) l'intensité du rayonnement photonique par rapport à un seuil pour déclencher la contremesure par détérioration de l'élément 4 en cas d'attaque. Le réglage du seuil dépend également de 1'application.
La sortie du détecteur 3 commande, par exemple, un interrupteur K d'application d'un signal de destruction sur la grille du transistor de l'élément 4. Par exemple, l'interrupteur K est intercalé entre une sortie d'une pompe de charge 38 (CP) alimentée par la tension Vcc, et la grille du transistor du circuit 4. Selon un autre exemple, le circuit 36 commande la pompe de charge 38 dont une sortie est reliée à l'élément 4.
En présence d'une attaque laser détectée par le détecteur 3, une forte énergie (typiquement une forte tension par rapport à la tension Vcc) est appliquée sur la grille de l'élément 4 et en détériore l'oxyde de grille.
Plus l'attaque dure, plus la détérioration est importante. De même, plus la tension appliquée par la pompe de charge 38 est importante, plus la dégradation est importante.
Le dimensionnent du détecteur et notamment de son seuil de déclenchement ainsi que de l'énergie appliquée à l'élément 4 en cas d'attaque dépend de l'application et notamment de la tolérance souhaitée aux attaques avant mise hors service du circuit intégré par mise en court-circuit de l'élément 4, des caractéristiques de l'élément 4, de la tension Vcc, etc. Le choix de ces paramètres est à la portée de l'homme du métier.
Un avantage de la solution proposée est qu'elle évite de rendre inutilisable un circuit intégré ayant subi une ou des perturbations que l'on considère négligeables pour le risque de sécurité des informations manipulées par le circuit. A la différence des solutions usuelles qui prévoient une mise hors service d'un circuit intégré, la solution décrite est plus fiable car elle ne requiert aucune programmation de type
B15880 - 16-RO-0771 compteur qui pourrait être détectée par un pirate afin d'empêcher la contre-mesure d'opérer. Ici, la contremesure est active immédiatement pendant l'attaque. Néanmoins, grâce à la destruction progressive, on obtient un effet similaire à celui d'un compteur en autorisant un certain nombre de perturbations avant de mettre hors service le circuit.
Un autre avantage de la solution décrite est qu'elle tient compte non seulement du nombre d'attaques mais également de leurs durées.
Un autre avantage est que, comme elle est liée à la destruction d'un composant en court-circuit, l'activation de la protection est définitive et ne peut pas être annulée.
Divers modes de réalisation ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le choix des seuils, durées d'application de la contrainte sur la grille du transistor, etc. dépendent de l'application et peuvent varier. On peut, dans certaines applications, les rendre paramétrables par des signaux de configuration. Enfin, la mise en oeuvre pratique des modes de réalisation qui ont été décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus et en utilisant des détecteurs photoniques et des transistors adaptés, en eux-mêmes usuels.

Claims (10)

1. Circuit (2) de protection d'un circuit intégré (1) contre des attaques par injection de faute, comportant un élément (4) à diélectrique à destruction en court-circuit, connecté entre deux bornes (12, 14) destinées à recevoir une tension d'alimentation (Vcc) du circuit intégré.
2. Circuit selon la revendication 1, dans lequel ledit élément (4) est un transistor MOS dont des bornes de conduction sont connectées auxdites deux bornes d'alimentation (12, 14).
3. Circuit selon la revendication 1 ou 2, dans lequel la destruction du diélectrique s'effectue par effet tunnel assisté par pièges.
4. Circuit selon l'une quelconque des revendications 1 à 3, comportant également au moins un détecteur de faute (3) commandant une destruction progressive dudit élément (4).
5. Circuit selon la revendication 4, dans lequel ledit détecteur (3) commande l'application d'une contrainte électrique sur le diélectrique de l'élément (4).
6. Circuit selon la revendication 4 ou 5, dans lequel le détecteur (3) comporte au moins un élément (32) sensible au rayonnement photonique.
7. Circuit de protection contre des attaques laser selon l'une quelconque des revendications 1 à 6.
8. Procédé de protection d'un circuit intégré contre des attaques par injection de faute, dans lequel on provoque une destruction progressive d'un élément (4) à diélectrique à destruction en court-circuit.
9. Procédé selon la revendication 8, dans lequel la durée et l'intensité de la destruction progressive dépend de la durée et de l'intensité de l'attaque.
10. Circuit intégré (1) comportant au moins un circuit de protection (2) selon l'une quelconque des revendications 1 à 7 .
FR1757674A 2017-08-11 2017-08-11 Protection d'un circuit integre Pending FR3070092A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1757674A FR3070092A1 (fr) 2017-08-11 2017-08-11 Protection d'un circuit integre
CN201821287969.1U CN208521282U (zh) 2017-08-11 2018-08-10 保护电路
CN201810908112.5A CN109388956B (zh) 2017-08-11 2018-08-10 对集成电路的保护
US16/100,796 US10998306B2 (en) 2017-08-11 2018-08-10 Protection of an integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1757674A FR3070092A1 (fr) 2017-08-11 2017-08-11 Protection d'un circuit integre
FR1757674 2017-08-11

Publications (1)

Publication Number Publication Date
FR3070092A1 true FR3070092A1 (fr) 2019-02-15

Family

ID=60923577

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1757674A Pending FR3070092A1 (fr) 2017-08-11 2017-08-11 Protection d'un circuit integre

Country Status (3)

Country Link
US (1) US10998306B2 (fr)
CN (2) CN109388956B (fr)
FR (1) FR3070092A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3070092A1 (fr) * 2017-08-11 2019-02-15 Stmicroelectronics (Rousset) Sas Protection d'un circuit integre

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649823A1 (fr) * 1989-07-13 1991-01-18 Gemplus Card Int Fusible mos a claquage d'oxyde et son application aux cartes a memoire
US20140103485A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Antifuse device for integrated circuit
US20150130506A1 (en) * 2013-11-14 2015-05-14 Case Western Reserve University Defense against counterfeiting using antifuses

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691413A1 (fr) 2005-02-11 2006-08-16 Axalto SA Composant électronique protégé contre les attaques.
FR2948795A1 (fr) * 2009-07-30 2011-02-04 St Microelectronics Rousset Detecteur d'injection de fautes dans un circuit integre
US8130008B2 (en) * 2010-03-01 2012-03-06 Infineon Technologies Ag Integrated circuit with a radiation-sensitive thyristor structure
JP5954872B2 (ja) * 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US9559066B2 (en) 2014-06-12 2017-01-31 Broadcom Corporation Systems and methods for detecting and preventing optical attacks
US9523736B2 (en) * 2014-06-19 2016-12-20 Nuvoton Technology Corporation Detection of fault injection attacks using high-fanout networks
US9704835B2 (en) 2015-01-09 2017-07-11 Silicon Genesis Corporation Three dimensional integrated circuit
CN105391542B (zh) * 2015-10-22 2019-01-18 天津大学 用于集成电路检测电磁故障注入攻击探测方法及探测器
FR3042891B1 (fr) * 2015-10-22 2018-03-23 Stmicroelectronics (Rousset) Sas Puce electronique securisee
FR3070092A1 (fr) * 2017-08-11 2019-02-15 Stmicroelectronics (Rousset) Sas Protection d'un circuit integre
DE102017120944B4 (de) * 2017-09-11 2020-10-01 Infineon Technologies Ag Chip mit Schaltung zum Detektieren eines Angriffs auf den Chip
US11056448B2 (en) * 2019-02-22 2021-07-06 University Of Florida Research Foundation, Incorporated Covert gates to protect gate-level semiconductors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649823A1 (fr) * 1989-07-13 1991-01-18 Gemplus Card Int Fusible mos a claquage d'oxyde et son application aux cartes a memoire
US20140103485A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Antifuse device for integrated circuit
US20150130506A1 (en) * 2013-11-14 2015-05-14 Case Western Reserve University Defense against counterfeiting using antifuses

Also Published As

Publication number Publication date
CN109388956A (zh) 2019-02-26
CN208521282U (zh) 2019-02-19
US20190051643A1 (en) 2019-02-14
US10998306B2 (en) 2021-05-04
CN109388956B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
EP2280364B1 (fr) Détecteur d'injection de fautes dans un circuit intégré
EP2285038B1 (fr) Surveillance de l'activité d'un circuit électronique
TW200820091A (en) Detecting radiation-based attacks
EP2466528B1 (fr) Sécurisation de l'alimentation de moyens de commande d'une carte à microcircuit en cas d'attaque
EP2355152A1 (fr) Circuit intégré muni d'une protection contre des décharges électrostatiques
FR2746962A1 (fr) Dispositif de securite d'une pastille semi-conductrice
EP3264460A1 (fr) Procédé de protection d'un circuit intégré, et circuit intégré correspondant
EP1220101B1 (fr) Procédé et dispositif de protection contre le piratage de circuits intégrés
FR3070092A1 (fr) Protection d'un circuit integre
EP1400887A1 (fr) Dispositif de protection pour puce électronique comportant des informations confidentielles
EP3391228A1 (fr) Procédé d'écriture dans une mémoire non-volatile d'une entité électronique et entité électronique associée
FR2858085A1 (fr) Circuit de detection pour carte a puce et procede de detection de falsification de carte a puce
FR2860342A1 (fr) Circuit integre a dispositif formant capteur de rayonnement
EP2333703B1 (fr) Composant électronique apte à détecter des attaques actives
EP0461982B1 (fr) Procédé pour la prolongation de la durée de fonctionnement d'un circuit à composants mos soumis à un rayonnement "gamma"
EP1168621A1 (fr) Circuit intégré avec dispositif de protection
EP1147518B1 (fr) Systeme electrique et/ou electronique integre a des moyens d'isolation d'un module fonctionnel, dispositif et procede d'isolation et utilisation correspondants
FR2810438A1 (fr) Circuit de detection d'usure
FR3011656A1 (fr) Procede et dispositif de realisation de fonction par un microcircuit
FR3123468A1 (fr) Système sur puce
FR2884330A1 (fr) Protection de donnees contenues dans un circuit integre
FR3012234A1 (fr) Protection de l'execution d'un algorithme contre des attaques par canaux caches
FR3091370A1 (fr) Circuit de protection
FR3036559A1 (fr) Microcircuit comprenant un circuit logique et un module de detection d'une attaque
FR2947360A1 (fr) Dispositif et procede de protection d'un composant electronique contre des attaques basees sur l'analyse de la consommation du composant

Legal Events

Date Code Title Description
PLSC Publication of the preliminary search report

Effective date: 20190215

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

RX Complete rejection

Effective date: 20220119