CN109388956B - 对集成电路的保护 - Google Patents
对集成电路的保护 Download PDFInfo
- Publication number
- CN109388956B CN109388956B CN201810908112.5A CN201810908112A CN109388956B CN 109388956 B CN109388956 B CN 109388956B CN 201810908112 A CN201810908112 A CN 201810908112A CN 109388956 B CN109388956 B CN 109388956B
- Authority
- CN
- China
- Prior art keywords
- circuit
- protection circuit
- output
- dielectric
- fault injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 claims abstract description 23
- 239000007924 injection Substances 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 32
- 230000006378 damage Effects 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000006731 degradation reaction Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 4
- 230000005641 tunneling Effects 0.000 claims description 3
- 230000000593 degrading effect Effects 0.000 claims 1
- 230000008901 benefit Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002427 irreversible effect Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Theoretical Computer Science (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Bioethics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
本公开的实施例涉及对集成电路的保护。一种用于保护集成电路免受故障注入攻击的电路，包括元件，该元件包括被破坏从而导致发生短路的电介质。该元件连接在接收集成电路的电源电压的两个端子之间。
Description
技术领域
本公开总体上涉及电子电路，并且更具体地涉及一种用于保护集成电路免受激光攻击类型的故障注入攻击的机制。
背景技术
在很多应用中，电子电路实现加密、认证、签名计算的算法，并且更一般地实现操纵被称为秘密数据的数据(希望对某些用户或电路保留对其的访问)的算法。
存在很多被称为攻击的方法来尝试发现或盗版由这样的计算操纵的秘密数据。在这样的攻击中，所谓的故障注入攻击干扰电路操作，以便然后处理直接信息(电路输入输出)或间接信息(所谓的侧信道攻击)。对这样的信息的解释给出了与秘密数据有关的盗版信息。
已知不同类别的故障注入攻击。一些是电的(电路电源的干扰)，另一些使用辐射源，例如电磁或光子辐射(激光攻击)。
在检测到攻击之后，当前对策通过重置电路或通过阻止电路操作来起作用。
需要改进对故障注入攻击的对策以及对这样的攻击、特别是激光攻击的检测。
发明内容
一个实施例克服了保护集成电路免受故障注入的通常的方法和电路的全部或部分缺点。
一个实施例提供了一种特别适用于激光攻击的解决方案。
因此，一个实施例提供了一种用于保护集成电路免受故障注入攻击的电路，其包括元件，该元件包括电介质，电介质发生故障或破坏，从而导致连接在用于接收集成电路的电源电压的两个端子之间的短路的发生。
根据一个实施例，该元件是具有连接到两个电源端子的导电端子的MOS晶体管。
根据一个实施例，电介质的破坏通过陷阱辅助隧穿来执行。
根据另一实施例，该电路还包括控制元件的逐渐破坏的至少一个故障检测器。
根据一个实施例，检测器控制电应力到元件的电介质上的施加。
根据一个实施例，检测器包括对光子辐射敏感的至少一个元件。
一个实施例提供了一种防止激光攻击的电路。
一个实施例提供了一种保护集成电路免受故障注入攻击的方法，其中包括被破坏的电介质的元件被逐渐破坏，导致发生短路。
根据一个实施例，逐渐破坏的持续时间和强度取决于攻击的持续时间和强度。
一个实施例提供了一种包括至少一个保护电路的集成电路。
将结合附图在特定实施例的以下非限制性描述中详细讨论前述和其他特征和优点。
附图说明
图1示意性地示出了根据本公开的包括保护电路的集成电路的一个实施例；
图2以框的形式示意性地示出了集成电路保护电路的一个实施例；以及
图3是图2的保护电路的更详细的功能框图。
具体实施方式
在不同的附图中，相同的元件用相同的附图标记表示。特别地，不同实施例共有的结构和/或功能元件可以用相同的附图标记表示，并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅示出了对将要描述的实施例的理解有用的那些步骤和元件，并且将对其进行详细说明。特别地，受保护电路的最终应用尚未详述，所描述的实施例与一般应用兼容。
除非另有说明，否则当引用彼此连接的两个元件时，表示与除了导体之外的中间元件直接连接，并且当引用彼此耦合的两个元件时，表示这两个元件可以直接耦合(连接)或者经由一个或多个其他元件耦合。
在以下描述中，表述“大约”、“基本上”和“在……的数量级”表示在10％以内，优选地在5％以内。
图1非常示意性地示出了将要描述的实施例适用的类型的集成电路1的实施例。
集成电路1包括：
计算单元或处理器11(UC)，例如状态机、微处理器、可编程逻辑电路等；
用于存储全部或部分数据和程序的一个或多个易失性和/或非易失性存储区域或存储器13(MEM)；
电路1内部的不同元件之间的一个或多个数据、地址和/或控制总线15；
用于与电路1的外部通信的输入输出接口17(I/O)；以及
在图1中由框19(FCT)表示的根据本申请的各种其他电路。
根据所示实施例，集成电路1还包括用于防止故障注入攻击的保护电路2(PROT)。
操纵被认为是秘密的量的电路通常对故障注入敏感，特别是对激光攻击敏感。激光攻击包括将激光束通常从集成电路的后侧引导到电路的特定区域上以修改其行为并且更具体地修改某些位的状态。根据激光束的准确性，攻击在给定位上或多或少是准确的。现有的针对激光攻击的对策通常借助于光子辐射检测器来成功地检测攻击。
然而，现有的对策要么在检测到这样的攻击时禁用电路，要么重置电路。在第一种情况下，这导致有时在存在错误检测或不影响检测秘密数据的隔离攻击的情况下破坏或禁用电路。在第二种情况下，这不会阻止连续的攻击并且使电路中包含的秘密更容易受到攻击。
所描述的实施例提供集成电路的元件的不可逆但是逐渐的破坏，以在若干检测到的故障注入攻击之后禁止其操作。
可能已经设计了一种将计数器存储在非易失性存储器中以在检测到给定数目的攻击之后禁止使用的方法。然而，这并不能保证电路不起作用。
根据所描述的实施例，提供了在电路的两个电源端子之间包括电介质的元件的逐渐和不可逆的破坏。因此，一旦该元件被破坏，电源端子就会短路，这防止了电路的任何后续使用。
下文中考虑激光攻击的情况。然而，所有描述的内容更一般地适用于任何类型的故障注入。
图2以框的形式示意性地示出了用于保护图1的集成电路1的保护电路2的实施例。
在图2中由框10表示的图1的集成电路1的不同部件被提供电压Vcc，电压Vcc意图被施加在两个端子或电源轨12和14之间。框10包括例如图1的集成电路的处理器11、存储器13和框19的各种其他电路。
根据一个实施例，保护电路2包括：
用于检测故障注入攻击的检测电路或框(DET)3；以及
由检测框3控制并且形成实际对策的对策框4。
对策框4包括元件，该元件包括直接连接在端子12和14之间的电介质，电介质被选择用于特定的电特性。由于这些特性，当被施加大于阈值的功率(电压或电流)时，电介质被削弱或部分破坏，并且当该破坏被执行时，电介质转向短路状态。因此，通过适当地确定电介质的厚度和由检测框3进行的每次故障检测所施加的功率的大小，可以控制在集成电路被禁用之前的故障的数目。
检测框3包括能够被光子辐射激发的检测元件，这些检测元件与相对于阈值的检测的电路相关联并且具有能够在对策元件4处引起临时过电压以引起对策元件的破坏和短路的电路。
使用部件的破坏的大多数系统生成导致开路的部件的破坏。现在，这里，需要相反的效果，即，导致短路的破坏。这保证了集成电路1的真正禁用，因为该短路跨电路的电源轨12、14，该电路因此不能再被供电。
图3以框的形式非常示意性地示出了图2的保护电路2的更详细的实施例。
对策元件4包括电介质，该电介质在被破坏时导致短路的发生。对策元件4可以由不同的部件或结构形成，并且由场效应晶体管G形成，场效应晶体管G的导电端子(源极和漏极)连接到图3的实施例中的电源轨12(Vcc)和14(GND)。有益效果通过陷阱辅助隧穿(TAT)从场效应晶体管G的栅极电介质逐渐劣化的已知效果中来获得。如本领域技术人员将理解的，通过向MOS晶体管的栅极施加显著的电场，在电介质中产生不可逆的缺陷(陷阱)。这样的缺陷的传播主要跨电介质的厚度而发生，其在电场形式的电应力被施加(在时间或强度上)时会减弱，直到晶体管变成永久导通(短路)晶体管。
栅极氧化物的这种逐渐劣化特性用于形成保护或对策元件4。栅极氧化物的劣化是由检测到源自待保护的集成电路1背面的激光攻击的辐射而引起的。
除了对策元件4之外，保护电路2还包括控制对策元件4的氧化物的逐渐破坏的触发元件或检测电路3。
检测电路3包括一个或多个光子敏感元件32(PSE)。这些光子敏感元件32由(特别是来自激光攻击的)光子辐射PR激活。在一个实施例中，根据待保护的集成电路的区域和取决于应用的网格尺寸和密度，光子敏感元件32当前分布在集成电路1的表面上。光敏元件32提供表示当元件被激发时的光子的检测的电信号S32。该信号S32优选地由低通滤波器电路(LPF)滤波，以避免将能够生成检测误差的寄生现象考虑在内或者检测到该寄生现象。不被考虑的脉冲的持续时间的选择取决于应用，并且是典型检测器的一部分。优选地，检测电路3还包括强度检测器36(TH)，强度检测器36(TH)测量(间接)由光子敏感元件32接收的光子辐射相对于阈值的强度并且被配置为生成输出以响应于检测到攻击的发生来触发对策元件4的劣化。阈值的调节也取决于应用。
检测电路3的输出控制例如开关K，开关K被耦合以提供破坏信号到对策元件4的晶体管的栅极上的施加。例如，开关K插入在通过电压Vcc供电的电荷泵38(CP)的输出与对策元件4的晶体管的栅极之间。根据另一示例实施例，强度检测器36直接控制电荷泵38，电荷泵38在这个实施例中具有直接耦合到对策元件4的输出。
在存在由检测电路3检测到的激光攻击的情况下，强信号或高功率信号(通常，相对于电压Vcc的高电压而言)被施加到对策元件4的栅极并且使在图3的实施例中形成该元件的MOS晶体管的栅极氧化物劣化。
激光攻击越长，栅极氧化物或电介质的劣化越大。类似地，电荷泵38施加的电压越大，栅极氧化物或电介质的劣化越大。
检测电路3的大小，特别地是由强度检测器36定义的触发阈值的大小，以及响应于检测到攻击的发生而施加到对策元件4的功率的大小取决于应用，特别是取决于在通过短路对策元件4来禁用集成电路1之前所需要的对攻击的容限，并且还取决于对策元件4的特性，例如，取决于提供给元件的电压Vcc等。这些参数的选择在本领域技术人员的能力的范围内。
所提供的解决方案的一个优点是，它避免了禁用已经经受被认为对于由电路操纵的信息的安全性风险可忽略不计的一个或多个干扰的集成电路。与提供对集成电路的禁用的通常解决方案不同，所描述的解决方案更可靠，因为它不需要计数器类型的编程，而计数器类型的编程可以由盗版者以防止对策进行操作。这里，对策在攻击期间立即生效。然而，由于对策元件的逐渐破坏，通过在集成电路被禁用之前允许很多干扰来获取类似于计数器的效果。
所描述的解决方案的另一优点是，它不仅考虑到了攻击的数目，还考虑到了攻击的持续时间。
另一优点是，由于它与短路部件的破坏有关，因此对保护的激活是确定的并且不能被取消。本公开的实施例不需要提供所有这些优点。
已经描述了各种实施例。本领域技术人员将容易想到各种改变、修改和改进。特别地，阈值的选择、向晶体管栅极的施加应力的持续时间等取决于应用并且可以变化。在某些应用中，它们可以通过配置信号来进行参数化。最后，使用常规的适配的光子检测器和晶体管或其他元件来形成对策元件，所描述的实施例的实际实现在本领域技术人员基于上文中给出的功能指示的能力范围内。
这些改变、修改和改进旨在成为本公开的一部分，并且旨在落入本公开的精神和范围内。因此，前面的描述仅是示例性的，而不是限制性的。
可以组合上述各种实施例以提供另外的实施例。根据以上详细描述，可以对实施例进行这些和其他改变。通常，在以下权利要求中，所使用的术语不应当被解释为将权利要求限制于说明书和权利要求中公开的特定实施例，而是应当被解释为包括所有可能的实施例以及这样的权利要求享有的等同的全部范围。因此，权利要求不限于本公开。
Claims (20)
1.一种保护电路，包括：
检测电路，被配置为检测针对集成电路的故障注入攻击，并且响应于检测到故障注入攻击而提供输出；以及
元件，包括电介质，所述电介质连接在被配置为接收电源电压的所述集成电路的两个电源端子之间，所述电介质被配置为响应于所述检测电路的所述输出而被破坏以在所述两个端子之间提供短路。
2.根据权利要求1所述的保护电路，其中所述元件包括MOS晶体管，所述MOS晶体管具有连接到所述两个电源端子的导电端子。
3.根据权利要求1所述的保护电路，其中所述电介质通过陷阱辅助隧穿而被破坏。
4.根据权利要求1所述的保护电路，还包括控制所述元件的逐渐破坏的至少一个故障检测器。
5.根据权利要求4所述的保护电路，其中所述检测电路被配置为提供所述输出以控制向所述元件的所述电介质上的电应力的施加。
6.根据权利要求4所述的保护电路，其中所述检测电路包括至少一个光子敏感元件。
7.根据权利要求6所述的保护电路，其中所述至少一个光子敏感元件被配置为感测对所述集成电路的激光攻击。
8.根据权利要求1所述的保护电路，还包括所述集成电路，所述集成电路包括：
处理器；
存储器；
输入/输出接口；
总线，耦合到所述处理器、所述存储器、所述输入/输出接口和所述保护电路。
9.根据权利要求8所述的保护电路，其中所述保护电路还包括耦合到所述元件的电荷泵。
10.一种用于保护集成电路的方法，包括：
检测对集成电路的故障注入攻击；
响应于检测到所述故障注入攻击，生成输出；
响应于所述输出，逐渐劣化包括电介质的元件，所述电介质耦合在被配置为接收所述集成电路的电源的节点之间；以及
响应于所述输出通过所述电介质在所述节点之间提供短路。
11.根据权利要求10所述的方法，其中所述输出定义所述逐渐劣化的持续时间和强度，并且基于所述故障注入攻击的持续时间和强度。
12.一种保护电路，包括：
检测电路，被配置为检测针对集成电路的故障注入攻击，并且被配置为响应于检测到所述故障注入攻击而生成输出；以及
对策元件，被配置为耦合在被配置为接收所述集成电路的电源电压的第一节点与第二节点之间，所述对策元件被配置为响应于来自所述检测电路的所述输出而逐渐劣化，直到所述对策元件在所述第一节点与所述第二节点之间提供短路。
13.根据权利要求12所述的保护电路，其中所述检测电路响应于多个故障注入攻击随着时间生成多个输出，并且其中所述多个输出指示所述多个故障注入攻击的数目。
14.根据权利要求13所述的保护电路，其中所述多个输出还指示所述多个故障注入攻击的持续时间。
15.根据权利要求12所述的保护电路，其中所述对策元件包括电介质。
16.根据权利要求15所述的保护电路，其中所述对策元件包括场效应晶体管，所述场效应晶体管包括栅极氧化物，并且其中所述电介质是所述场效应晶体管的所述栅极氧化物。
17.根据权利要求12所述的保护电路，其中所述检测电路包括：
至少一个光子敏感元件，被配置为响应于由所述至少一个光子敏感元件接收的光子辐射而生成电子信号；以及
强度检测电路，耦合到所述至少一个光子敏感元件，所述强度检测电路被配置为基于所述电子信号来检测所述光子辐射的强度并且将所述强度与阈值相比较并且基于所述比较来生成所述输出。
18.根据权利要求17所述的保护电路，还包括耦合在所述至少一个光子敏感元件与所述强度检测电路之间的低通滤波器。
19.根据权利要求12所述的保护电路，还包括：
电荷泵；以及
开关，耦合在所述电荷泵与所述对策元件之间并且具有被耦合以从所述检测电路接收所述输出的控制输入。
20.根据权利要求12所述的保护电路，还包括被耦合以从所述检测电路接收所述输出的电荷泵，所述电荷泵还耦合到所述对策元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1757674A FR3070092A1 (fr) | 2017-08-11 | 2017-08-11 | Protection d'un circuit integre |
| FR1757674 | 2017-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109388956A CN109388956A (zh) | 2019-02-26 |
| CN109388956B true CN109388956B (zh) | 2021-08-06 |
Family
ID=60923577
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821287969.1U Withdrawn - After Issue CN208521282U (zh) | 2017-08-11 | 2018-08-10 | 保护电路 |
| CN201810908112.5A Active CN109388956B (zh) | 2017-08-11 | 2018-08-10 | 对集成电路的保护 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821287969.1U Withdrawn - After Issue CN208521282U (zh) | 2017-08-11 | 2018-08-10 | 保护电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10998306B2 (zh) |
| CN (2) | CN208521282U (zh) |
| FR (1) | FR3070092A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3070092A1 (fr) * | 2017-08-11 | 2019-02-15 | Stmicroelectronics (Rousset) Sas | Protection d'un circuit integre |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101107709A (zh) * | 2005-02-11 | 2008-01-16 | 雅斯拓股份有限公司 | 防攻击保护的电子元件 |
| CN205069628U (zh) * | 2014-06-12 | 2016-03-02 | 美国博通公司 | 集成电路 |
| CN105391542A (zh) * | 2015-10-22 | 2016-03-09 | 天津大学 | 用于集成电路检测电磁故障注入攻击探测方法及探测器 |
| CN205752158U (zh) * | 2015-01-09 | 2016-11-30 | 硅源公司 | 集成电路装置 |
| CN208521282U (zh) * | 2017-08-11 | 2019-02-19 | 意法半导体(鲁塞)公司 | 保护电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2649823B1 (fr) * | 1989-07-13 | 1993-10-22 | Gemplus Card International | Fusible mos a claquage d'oxyde et son application aux cartes a memoire |
| FR2948795A1 (fr) * | 2009-07-30 | 2011-02-04 | St Microelectronics Rousset | Detecteur d'injection de fautes dans un circuit integre |
| US8130008B2 (en) * | 2010-03-01 | 2012-03-06 | Infineon Technologies Ag | Integrated circuit with a radiation-sensitive thyristor structure |
| JP5954872B2 (ja) * | 2012-09-20 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US8860176B2 (en) * | 2012-10-17 | 2014-10-14 | International Business Machines Corporation | Multi-doped silicon antifuse device for integrated circuit |
| US9628086B2 (en) * | 2013-11-14 | 2017-04-18 | Case Western Reserve University | Nanoelectromechanical antifuse and related systems |
| US9523736B2 (en) * | 2014-06-19 | 2016-12-20 | Nuvoton Technology Corporation | Detection of fault injection attacks using high-fanout networks |
| FR3042891B1 (fr) * | 2015-10-22 | 2018-03-23 | Stmicroelectronics (Rousset) Sas | Puce electronique securisee |
| DE102017120944B4 (de) * | 2017-09-11 | 2020-10-01 | Infineon Technologies Ag | Chip mit Schaltung zum Detektieren eines Angriffs auf den Chip |
| US11056448B2 (en) * | 2019-02-22 | 2021-07-06 | University Of Florida Research Foundation, Incorporated | Covert gates to protect gate-level semiconductors |
-
2017
- 2017-08-11 FR FR1757674A patent/FR3070092A1/fr active Pending
-
2018
- 2018-08-10 US US16/100,796 patent/US10998306B2/en active Active
- 2018-08-10 CN CN201821287969.1U patent/CN208521282U/zh not_active Withdrawn - After Issue
- 2018-08-10 CN CN201810908112.5A patent/CN109388956B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101107709A (zh) * | 2005-02-11 | 2008-01-16 | 雅斯拓股份有限公司 | 防攻击保护的电子元件 |
| CN205069628U (zh) * | 2014-06-12 | 2016-03-02 | 美国博通公司 | 集成电路 |
| CN205752158U (zh) * | 2015-01-09 | 2016-11-30 | 硅源公司 | 集成电路装置 |
| CN105391542A (zh) * | 2015-10-22 | 2016-03-09 | 天津大学 | 用于集成电路检测电磁故障注入攻击探测方法及探测器 |
| CN208521282U (zh) * | 2017-08-11 | 2019-02-19 | 意法半导体(鲁塞)公司 | 保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10998306B2 (en) | 2021-05-04 |
| US20190051643A1 (en) | 2019-02-14 |
| CN109388956A (zh) | 2019-02-26 |
| CN208521282U (zh) | 2019-02-19 |
| FR3070092A1 (fr) | 2019-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI614634B (zh) | 偵測錯誤注入的方法與裝置 | |
| US10677839B2 (en) | Circuit and method for detecting a fault attack | |
| TWI420397B (zh) | 偵測基於輻射之攻擊 | |
| US7483328B2 (en) | Voltage glitch detection circuits and methods thereof | |
| US8564324B2 (en) | Monitoring of the activity of an electronic circuit | |
| US20200194083A1 (en) | Data processing system and data processing method | |
| CN109388956B (zh) | 对集成电路的保护 | |
| CN113253092B (zh) | 使用软安全对策的安全集成电路 | |
| EP2704063B1 (en) | Detection arrangement | |
| US9741450B2 (en) | Memory comprising a circuit for detecting a glitch on a line of the memory | |
| KR20090010109A (ko) | 신호 전송 라인에 대한 공격을 검출하는 센서 | |
| US20050067587A1 (en) | Integrated circuit having radiation sensor arrangement | |
| US20200285780A1 (en) | Cross domain voltage glitch detection circuit for enhancing chip security | |
| US10147033B2 (en) | Electronic component suitable for detecting attacks by delivering energy | |
| US8848459B2 (en) | Semiconductor device | |
| US9793895B2 (en) | Electronic circuit, latch circuit, and external action detecting circuit | |
| KR102688102B1 (ko) | 전기적 파괴 방지 방법 | |
| KR101730638B1 (ko) | 모놀리틱 집적 회로 디바이스에서 공급 전압 글리치를 검출하는 방법 및 장치 | |
| KR20030055745A (ko) | 전자칩의 외부공격 탐지장치 | |
| JP6358497B2 (ja) | 制御装置 | |
| KR20160027773A (ko) | 모놀리틱 집적 회로 디바이스에서 공급 전압 글리치를 검출하는 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |