CN205069628U - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN205069628U
CN205069628U CN201520408857.7U CN201520408857U CN205069628U CN 205069628 U CN205069628 U CN 205069628U CN 201520408857 U CN201520408857 U CN 201520408857U CN 205069628 U CN205069628 U CN 205069628U
Authority
CN
China
Prior art keywords
diffusion region
integrated circuit
electric charge
size
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201520408857.7U
Other languages
English (en)
Inventor
内森·欣德曼
马克·布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Application granted granted Critical
Publication of CN205069628U publication Critical patent/CN205069628U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及用于检测激光注入攻击的集成电路，具体地，该集成电路，形成在半导体衬底上，用于检测激光注入攻击，包括：第一扩散区，在半导体衬底中，第一扩散区形成第一晶体管的第一区；以及第二扩散区，在半导体衬底中，第二扩散区形成第二晶体管的第二区，其中，第一扩散区的大小不同于第二扩散区的大小，以使得在激光注入攻击期间，由第一扩散区接受或捐献的第一电荷不同于由第二扩散区捐献或接受的第二电荷。本公开说明了用于检测电子设备中的光故障注入和/或防止光故障注入在电子设备中引起可利用异常的各种系统并解决了检测电子设备中的光故障注入和/或防止光故障注入在电子设备中引起可利用异常的技术问题。

Description

集成电路
相关申请的引用
本申请要求于2014年6月12日提交的美国临时专利申请号62/011,176和于2015年5月18日提交的美国专利申请号14/715,208的优先权，其全部内容结合于此作为参考。
技术领域
本公开一般地涉及保护存储在电子设备的敏感信息，特别地，涉及检测电子设备中的光故障注入和/或防止光故障注入在电子设备中引起可利用异常。
背景技术
在当今的数字经济中，消费者将数量不断增加的敏感信息放到他们的电子设备中。电子设备包括各种类型的安全模块，一些实例是，诸如银行芯片卡、用户识别单元、和/或安全非接触卡，其专门用于限制和/或防止访问其内部存储的敏感信息。敏感信息可以包括诸如银行账户信息和/或信用卡信息的财务信息、诸如社会安全身份号、各种网站的登陆信息、和/或联系信息的个人信息、和/或诸如加密算法密钥、认证或识别码、和/或用于实现加密、认证、或识别的算法的其他类型的敏感信息。
电子设备的速度和密度的增加，以及其功耗的减小，已经使得电子设备对于故障注入攻击越来越敏感。故障注入攻击是攻击者试图在电子设备内引起错误以使其不能正常运行。之后，攻击者可以利用这些异常来识别或创建安全漏洞，其可以暴露敏感信息或者允许攻击者容易地绕过电子设备内的安全措施。
实用新型内容
根据本实用新型的一个方面，提供一种集成电路，形成在半导体衬底上，用于检测激光注入攻击，包括：第一扩散区，在所述半导体衬底中，所述第一扩散区形成第一晶体管的第一区；以及第二扩散区，在所述半导体衬底中，所述第二扩散区形成第二晶体管的第二区，其中，所述第一扩散区的大小不同于所述第二扩散区的大小，以使得在所述激光注入攻击期间，由所述第一扩散区接受或捐献的第一电荷不同于由所述第二扩散区捐献或接受的第二电荷。
根据本实用新型的一个实施方式，所述第一扩散区包括p型扩散层，并且，其中，所述第二扩散区包括n型扩散层。
根据本实用新型的一个实施方式，所述第一晶体管和所述第二晶体管分别是p型晶体管和n型晶体管，并且，其中，所述第一区和所述第二区分别包括：所述p型晶体管的漏区和所述n型晶体管的漏区。
根据本实用新型的一个实施方式，所述第一扩散区的大小小于所述第二扩散区的大小，并且，其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷小于由所述第二扩散区捐献或接受的所述第二电荷。
根据本实用新型的一个实施方式，所述第一扩散区的大小大于所述第二扩散区的大小，并且，其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷大于所述第二扩散区捐献或接受的所述第二电荷。
根据本实用新型的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置为被充电到逻辑低并且改变到逻辑高，并且所述第二扩散区被配置为被充电到逻辑高并且改变到逻辑低。
根据本实用新型的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置为被充电到逻辑高并且改变到逻辑低，并且所述第二扩散区被配置为被充电到逻辑低并且改变到逻辑高。
根据本实用新型的一个实施方式，所述第一晶体管和所述第二晶体管被实施为锁存电路的一部分，在所述激光注入攻击期间，所述锁存电路在第一逻辑电平并且改变到不同于所述第一逻辑电平的第二逻辑电平。
根据本实用新型的一个实施方式，所述锁存电路是置位-复位(S-R)锁存器，所述S-R锁存器包括：与第二逻辑NAND门交叉耦接的第一逻辑NAND门。
根据本实用新型的一个实施方式，该集成电路，进一步包括一个或多个有源部件，被配置并布置为执行一个或多个功能，所述第一晶体管和所述第二晶体管形成所述一个或多个有源部件的一部分。
根据本实用新型的一个方面，提供一种集成电路，形成在半导体衬底上，用于检测激光注入攻击，包括：第一晶体管，形成在所述半导体衬底的第一扩散区中；以及第二晶体管，形成在所述半导体衬底的第二扩散区中，其中，所述第一扩散区的大小不同于所述第二扩散区的大小，以使得在激光注入攻击期间，由所述第一扩散区接受或捐献的第一电荷不同于由所述第二扩散区捐献或接受的第二电荷。
根据本实用新型的一个实施方式，所述第一扩散区包括p型扩散层，并且其中，所述第二扩散区包括n型扩散层。
根据本实用新型的一个实施方式，所述第一晶体管和所述第二晶体管分别是p型晶体管和n型晶体管，并且其中，所述第一扩散区和所述第二扩散区分别包括：所述p型晶体管的漏区和所述n型晶体管的漏区。
根据本实用新型的一个实施方式，所述第一扩散区的大小小于所述第二扩散区的大小，并且其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷小于所述第二扩散区捐献或接受的所述第二电荷。
根据本实用新型的一个实施方式，所述第一扩散区的大小大于所述第二扩散区的大小，并且其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷大于由所述第二扩散区捐献或接受的所述第二电荷。
根据本实用新型的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置为被充电到逻辑低并且改变到逻辑高，并且所述第二扩散区被配置为被充电到逻辑高并且改变到逻辑低。
根据本实用新型的一个实施方式，在所述激光注入攻击期间，所述第一扩散区被配置为被充电到逻辑高并且改变到逻辑低，并且所述第二扩散区被配置为被充电到逻辑低并且改变到逻辑高。
根据本实用新型的一个实施方式，所述第一晶体管和所述第二晶体管被实施为锁存电路的一部分，在所述激光注入攻击期间，所述锁存电路在第一逻辑电平并且改变到不同于所述第一逻辑电平的第二逻辑电平。
根据本实用新型的一个实施方式，所述锁存电路是置位-复位(S-R)锁存器，所述S-R锁存器包括：与第二逻辑NAND门交叉耦接的第一逻辑NAND门。
根据本实用新型的一个实施方式，该集成电路进一步包括：一个或多个有源部件，被配置并布置为执行一个或多个功能，所述第一晶体管和所述第二晶体管形成所述一个或多个有源部件的一部分。
附图说明
图1示出了传统光故障注入技术；
图2示出了根据本公开示例性实施例的用于防止激光注入攻击的技术；
图3示出了根据本公开示例性实施例的一个或多个小占用空间CMOS光检测电路；
图4示出了根据本公开示例性实施例的用于屏蔽一个或多个晶体管不受底部激光注入攻击的技术；
图5示出了根据本公开示例性实施例的用于检测激光注入攻击的技术。
现在将参照附图描述本公开。在附图中，相同的参考标号一般表示相同、功能上类似、和/或结构上类似的元件。元件第一次出现的附图，用参考标号最左侧的数字表示。
具体实施方式
概述
本公开概述了用于检测电子设备中的光故障注入和/或防止光故障注入在电子设备中引起可利用的异常的系统和方法。该各种系统和方法可以包括能够检测或防止激光注入攻击的系统和方法，其可以包括一个或多个小占用空间互补金属氧化物硅(CMOS)光检测电路，或者能够保护一个或多个晶体管不受底部激光注入攻击的结构。
光故障注入技术
图1示出了传统光故障注入技术。称为光故障注入的一种已知故障注入技术使用强光源(一些实例是，诸如宽光谱全球光束、宽光谱聚焦光束、或单一波长激光束)来利用电子装置对光的固有灵敏度。强光源引起了可以被攻击者利用的电子设备的行为改变。
例如，激光发射装置102基于电磁辐射的受激发射，通过光放大过程发光。光可以包括任意频率的电磁辐射，一些实例是，诸如可见光谱、红外光谱、或紫外光谱。如图1所示，激光发射装置102将窄光束104聚焦到电子设备106上。虽然电子设备106作为集成电路示出，但是这仅仅是用于示例性目的。相关技术领域的普通技术人员将认识到，电子设备102可以代表任意合适的电子设备，一些实例是，诸如移动通信设备或计算设备，或者合适的电子设备的一个或多个无源部件和/或一个或多个有源部件。很多时候，电子设备106放置在如图1所示的封装内。在这种情况下，在将窄光束104聚焦到电子设备106之前，攻击者可以将电子设备106曝光。
窄光束104可以足够精确以准确地对准电子设备106的具体区域。该具体区域可以是从电子设备106本身到电子设备106的一个或多个无源部件和/或一个或多个有源部件。在大多数情况下，窄光束104表示光的光脉冲。然而，在不背离本公开的精神和范围的情况下，对于相关领域的普通技术人员来说，其他表示也是可能的。通常，窄光束104利用电子设备106对光的固有灵敏度。电子设备106通常包括形成在半导体衬底上的一个或多个有源部件。在一些情况下，窄光束104可以切换这些一个或多个有源部件，以在电子设备106中引起光故障。一些实例是，光故障可以包括接旁路、内存转储、密钥(key)归零、差分故障分析、或者影响对策。
防止对组合逻辑的激光注入攻击
图2示出了根据本公开示例性实施例的用于防止激光注入攻击的技术。集成电路，例如，诸如电子设备106，包括配置和布置为执行一个或多个功能的一个或多个无源部件和/或一个或多个有源部件。该一个或多个无源部件和/或一个或多个有源部件可以制作到半导体衬底的一个或多个扩散层、一个或多个多晶硅层、和/或一个或多个金属层上。这些各个层可以互连以形成集成电路。
该一个或多个扩散层可以以图2所示的方式延伸。如图2所示，组合逻辑单元200包括在半导体衬底的扩散层中的第一扩散区202和第二扩散区204、以及形成在第一扩散区202和第二扩散区204上的多晶硅层206。第一扩散区202表示p型扩散层，其用于形成半导体衬底中的一个或多个无源部件和/或一个或多个有源部件的p型晶体管，并且第二扩散区204表示n型扩散层，其用于形成半导体衬底中的一个或多个无源部件和/或一个或多个有源部件的n型晶体管。多晶硅层206通常用于形成一个或多个无源部件和/或一个或多个有源部件之间的互连。
通常，第一扩散区202的特征在于形成p型晶体管的“小型”漏区，并且第二扩散区的特征在于形成n型晶体管的“大型”漏区。然而，该实例并非是限制性的，在不背离本公开的精神和范围的情况下，相关领域的普通技术人员将认识到，第一扩散区202的特征可以在于形成p型晶体管的“大型”漏区，并且第二扩散区的特征可以在于形成n型晶体管的“小型”漏区。
在激光注入攻击中，例如如图1所示，p型晶体管的“小型”漏区和n型晶体管的“大型”漏区可以形成二极管，以收集来自半导体衬底的电荷。p型晶体管接受的电荷可以增加第一扩散区202中的累积电荷，并且n型晶体管捐献的电荷可以减少第二扩散区204中的累积电荷。收集的电荷的量级通常取决于第一扩散区202和第二扩散区204的制作布局。可以扩充第一扩散区202和/或第二扩散区204的大小，以影响在激光注入攻击期间收集的电荷的量级。
例如，如图2所示，第二扩散区204的大小大于第一扩散区202的大小，使得在激光注入攻击期间，第二扩散区204捐献的电荷多于第一扩散区202接受的电荷。结果，在激光注入攻击期间，组合逻辑单元200的输出将会被驱动或偏置到逻辑低值。可选地，第二扩散区204的大小小于第一扩散区202的大小，使得在激光注入攻击期间，第二扩散区204捐献的电荷比第一扩散区202接受的少。结果，在激光注入攻击期间，组合逻辑单元200的输出将会被驱动或偏置到逻辑高值。将组合逻辑单元200的输出驱动到逻辑低或者逻辑高，可以使得在激光注入攻击期间将组合逻辑单元200的输出驱动到安全状态，即逻辑低或逻辑高。结果，在激光注入攻击期间，组合逻辑单元200的输出不会进入会引起故障的状态。
第一扩散区202和/或第二扩散区204的大小可以在单元或电路级实现。例如，第一扩散区202和/或第二扩散区204的大小可以在组合逻辑单元200的制造布局内部增大，或者单独二极管可以附接到组合逻辑单元200的输出并且放置为靠近组合逻辑单元200。
一个或更多小尺寸CMOS光检测电路
图3示出了根据本公开示例性实施例的一个或多个小尺寸CMOS光检测电路。图3中示出了光检测电路300及其对应的制造布局302。光检测电路300包括偏置置位复位(S-R)锁存器，其第一逻辑NAND门304与第二逻辑NAND门306交叉耦接。如图3所示，可以在平面几何图形方面对光检测电路300进行定义，该几何图形对应于一个或多个扩散层308、一个或多个多晶硅层310、以及如图3中的制造布局302所示的层之间的一个或多个互连312。该一个或多个扩散层308包括用于第一逻辑NAND门304的p型晶体管的“大型”漏区314和用于第二逻辑NAND门306的n型晶体管的“大型”漏区316，以形成激光检测电路。为了方便起见，如上述图2所述，“大型”漏区314示出为漏区扩展的电路级实现，并且“大型”漏区316示出为漏区扩展的单元级实现。然而，相关领域的普通技术人员将认识到，在不背离本公开的精神和范围的情况下，“大型”漏区310和/或“大型”漏区316可以不同地实现。
例如如图1所述，“大型”漏区314和/或“大型”漏区316可以增大偏置S-R锁存器对激光注入攻击的灵敏度。如图3所示，“大型”漏区314在逻辑低，并且“大型”漏区316在逻辑高，称为光检测电路300的初始状态。可以使用偏置S-R锁存器的输入和输入来将偏置S-R锁存器初始化到初始状态，并且测试偏置S-R锁存器的功能，以确保偏置S-R锁存器还没有被篡改。在该初始状态下，光检测电路300的输出在逻辑低。
在激光注入攻击期间，“大型”漏区314可以变化到逻辑高，并且“大型”漏区316可以变化到逻辑低，称为光检测电路300的检测状态。在激光注入攻击期间，“大型”漏区314可以接受来自半导体衬底的电荷，并且“大型”漏区316可以向半导体衬底捐献电荷。“大型”漏区314从逻辑低到逻辑高的变化以及“大型”漏区316从逻辑高到逻辑低的变化使得光检测电路300的输出处于可以被检测的逻辑高。
相比于集成电路的其他电子部件，由于其尺寸相对较小，光检测电路300可以容易地与集成电路的其他电子部件混合。这允许多个光检测电路300呈网格排列，以检测对集成电路的激光注入攻击。另外，光检测电路300的的相对较小的尺寸可以允许光检测电路300与集成电路中的关键部件配对，以确保在这些关键部件附近有检测器单元，以检测激光注入攻击。
屏蔽晶体管免受底面激光注入攻击
图4示出了根据本公开示例性实施例的用于屏蔽一个或多个晶体管免受底部激光注入攻击的技术。集成电路被制造到具有顶面和底面的半导体衬底上。集成电路的一个或多个扩散层、一个或多个多晶硅层、和/或层之间的一个或多个互连通常形成在半导体衬底的顶面上，以形成集成电路的顶面。例如如图1所示，当前存在的传统屏蔽技术屏蔽集成电路的顶面不受激光注入攻击。然而，可以通过用激光注入攻击照射集成电路的底面来躲过这些传统屏蔽方法。
如图4所示，集成电路400可以包括形成在p型半导体衬底408上的n型晶体管402、第一p型晶体管404、以及第二p型晶体管406。值得注意的是，这仅仅用于说明性目的，在不背离本公开的精神的范围的情况下，显然，对于相关领域的普通技术人员而言，集成电路400可以仅包括n型晶体管，仅包括p型晶体管，或者n型晶体管和p型晶体管的任意合适组合。虽然集成电路400将要被描述为形成在p型半导体衬底上，在不背离本公开的精神的范围的情况下，相关了领域的普通技术人员将认识到，类似的集成电路可以形成在n型半导体衬底上。
很多时候，当来自激光注入攻击的光(例如，诸如窄光束104)通过集成电路400的底面注入时，从p型半导体衬底408内部扩散的电荷450生成了电流。同样如图4所示，深n阱410形成在p型半导体衬底408中，在n型晶体管402的深n阱410与栅区416、和/或源/漏区418之间留下隔离p型半导体衬底区414。值得注意的是，在不背离本公开的精神和范围的情况下，其他阱工艺，诸如三阱工艺可以类似地取代深n阱410使用或者与后者结合使用。由于在对集成电路底面的激光注入攻击期间，p型半导体衬底408中的电荷450通过p型半导体衬底408扩散，p型半导体衬底408和深n阱410之间的第一P至N二极管界面可以击抵制自电荷450的空穴扩散到n型晶体管402的栅区416和/或源/漏区418上。另一方面，来自电荷450的电子通过该第一P至N二极管界面扩散。然而，深n阱410和隔离的p型半导体衬底区414之间的第一N至P二极管界面可以抵制电子扩散到栅区416和/或源/漏区418上。
如图4进一步示出的，由于在对集成电路底面的激光注入攻击期间，来自p型半导体衬底408深处的电荷450通过p型半导体衬底408扩散，因此p型半导体衬底408和n阱412之间的第二P至N二极管界面可以抵制来自电荷450的空穴扩散到第一p型晶体管404和/或第二p型晶体管406的栅区420和/或源/漏区422上。另一方面，来自电荷450的电子通过该第一P至N二极管界面扩散。然而，第一p型晶体管404和/或第二p型晶体管406的n阱412与栅区420和/或源/漏区422之间的第二N至P二极管界面，可以抵制电子扩散到第一p型晶体管404和/或第二p型晶体管406的栅区420和/或源/漏区422上。
通过监控N阱偏置电流检测激光注入攻击
图5示出了根据本公开示例性实施例的用于检测激光注入攻击的技术。如图5所示，集成电路500包括一个或多个保护晶体管502。该一个或多个保护晶体管502可以表示n型晶体管402、第一p型晶体管404和/或第二p型晶体管406的示例性实施例。集成电路500可以包括n阱504和可选的深n阱506。
在激光诸如攻击期间，例如如图1所示，在集成电路500的底面，从p型半导体衬底502的底面扩散的电荷550在p型半导体衬底502和n阱504之间的反向偏置P至N二极管上生成了电流。该电流一般大于当没有发生激光注入攻击时在该反向偏置P至N二极管上正常生成的电流。可以使用检测系统来检测在反向偏置P至N二极管上生成的电流。可选的深n阱506可以用于增大激光注入攻击期间反向偏置P至N二极管上的电流和不存在激光注入攻击时反向偏置P至N二极管上的电流之间的差，以允许检测系统更容易地检测激光注入攻击。值得注意的是，如图5所示的用于检测激光注入攻击的技术还可以用于检测集成电路500的顶面上的激光注入攻击。
结论
以下的详细说明书参照附图来说明与本公开一致的示例性实施例。在本公开中对“示例性实施例”的引用指示所描述的示例性实施例可以包括特定特征、结构、或特性，但是未必每个示例性实施里都包括该特殊特征、结构、或特性。此外，这种术语未必指相同的示例性实施例。此外，结合示例性实施例描述的任何特征、结构、或特性可以单独或者以任意组合包含在其他无论是否明确描述的示例性实施例的特征、结构、或特性中。
出于说明性目的提供了在本公开中描述的示例性实施例，而无意进行限制。其他示例性实施例也是可能的，并且在本公开的精神和范围内，可以对示例性实施例进行修改。已经借助于示出了具体功能及其的关系的实现的功能构造块描述了本公开。为了便于描述，文中任意地定义了这些功能构造块的边界。只要能适当地执行具体功能及其关系，可以定义不同的边界。
为了便于论述，术语“模块”应当理解为包括软件、固件、和硬件中的至少一个(诸如一个或多个电路、微芯片、或设备、或其任意组合)、或者其组合。另外，将会理解，每个模块都可以包括实际设备中的一个或一个以上的部件，并且形成所描述的模块的一部分的每个部件都可以与形成模块的一部分的任何其他部件合作或独立起作用。反之，文中描述的多个模块可以表示实际设备中的单个部件。进一步地，模块中的部件可以在单个设备中，或者以有线或无线方式分布在多个设备中。
示例性实施例的详细说明书充分揭示了本公开的一般本质，即，通过应用相关领域普通技术人员的知识，在不背离本公开的精神和范围的情况下，不需要过度实验，他人可以容易地修改和/或调整这种示例性实施例用于各种应用。因此，基于文中给出的教导，这种调整和修改旨在示例性实施例的意义和多个等同物内。将会理解，文中的措辞或术语是用于描述而非限制的目的，使得本说明书的措辞或术语由相关领域的普通技术人员就文中的教导进行解释。

Claims (10)

1.一种集成电路，形成在半导体衬底上，用于检测激光注入攻击，其特征在于包括：
第一扩散区，在所述半导体衬底中，所述第一扩散区形成第一晶体管的第一区；以及
第二扩散区，在所述半导体衬底中，所述第二扩散区形成第二晶体管的第二区，
其中，所述第一扩散区的大小不同于所述第二扩散区的大小，以使得在所述激光注入攻击期间，由所述第一扩散区接受或捐献的第一电荷不同于由所述第二扩散区捐献或接受的第二电荷。
2.根据权利要求1所述的集成电路，其中，所述第一扩散区包括p型扩散层，并且，其中，所述第二扩散区包括n型扩散层。
3.根据权利要求1所述的集成电路，其中，所述第一晶体管和所述第二晶体管分别是p型晶体管和n型晶体管，并且，
其中，所述第一区和所述第二区分别包括：
所述p型晶体管的漏区和所述n型晶体管的漏区。
4.根据权利要求1所述的集成电路，其中，所述第一扩散区的大小小于所述第二扩散区的大小，并且，
其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷小于由所述第二扩散区捐献或接受的所述第二电荷。
5.根据权利要求1所述的集成电路，其中，所述第一扩散区的大小大于所述第二扩散区的大小，并且，
其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷大于所述第二扩散区捐献或接受的所述第二电荷。
6.一种集成电路，形成在半导体衬底上，用于检测激光注入攻击，其特征在于包括：
第一晶体管，形成在所述半导体衬底的第一扩散区中；以及
第二晶体管，形成在所述半导体衬底的第二扩散区中，
其中，所述第一扩散区的大小不同于所述第二扩散区的大小，以使得在激光注入攻击期间，由所述第一扩散区接受或捐献的第一电荷不同于由所述第二扩散区捐献或接受的第二电荷。
7.根据权利要求6所述的集成电路，其中，所述第一扩散区包括p型扩散层，并且
其中，所述第二扩散区包括n型扩散层。
8.根据权利要求6所述的集成电路，其中，所述第一晶体管和所述第二晶体管分别是p型晶体管和n型晶体管，并且
其中，所述第一扩散区和所述第二扩散区分别包括：
所述p型晶体管的漏区和所述n型晶体管的漏区。
9.根据权利要求6所述的集成电路，其中，所述第一扩散区的大小小于所述第二扩散区的大小，并且
其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷小于所述第二扩散区捐献或接受的所述第二电荷。
10.根据权利要求6所述的集成电路，其中，所述第一扩散区的大小大于所述第二扩散区的大小，并且
其中，在所述激光注入攻击期间，由所述第一扩散区接受或捐献的所述第一电荷大于由所述第二扩散区捐献或接受的所述第二电荷。
CN201520408857.7U 2014-06-12 2015-06-12 集成电路 Expired - Fee Related CN205069628U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462011176P 2014-06-12 2014-06-12
US62/011,176 2014-06-12
US14/715,208 US9559066B2 (en) 2014-06-12 2015-05-18 Systems and methods for detecting and preventing optical attacks
US14/715,208 2015-05-18

Publications (1)

Publication Number Publication Date
CN205069628U true CN205069628U (zh) 2016-03-02

Family

ID=53298176

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520408857.7U Expired - Fee Related CN205069628U (zh) 2014-06-12 2015-06-12 集成电路
CN201510325635.3A Active CN105280618B (zh) 2014-06-12 2015-06-12 检测和防止光攻击的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510325635.3A Active CN105280618B (zh) 2014-06-12 2015-06-12 检测和防止光攻击的系统和方法

Country Status (4)

Country Link
US (1) US9559066B2 (zh)
EP (1) EP2955750A1 (zh)
CN (2) CN205069628U (zh)
HK (1) HK1215896A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280618A (zh) * 2014-06-12 2016-01-27 美国博通公司 检测和防止光攻击的系统和方法
CN106603157A (zh) * 2016-12-20 2017-04-26 北京中电华大电子设计有限责任公司 一种物理多点光攻击设备
CN109388956A (zh) * 2017-08-11 2019-02-26 意法半导体(鲁塞)公司 对集成电路的保护

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device
FR3057087B1 (fr) 2016-09-30 2018-11-16 Stmicroelectronics (Rousset) Sas Puce electronique protegee
FR3063597A1 (fr) * 2017-03-06 2018-09-07 Stmicroelectronics (Rousset) Sas Architecture de puce electronique
US10305479B1 (en) * 2018-06-12 2019-05-28 Nxp B.V. Fault attack protection against synchronized fault injections
US11366899B2 (en) * 2020-02-18 2022-06-21 Nuvoton Technology Corporation Digital fault injection detector

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL165468A0 (en) * 2002-06-04 2006-01-15 Nds Ltd Prevention of tampering in electronic devices
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びｉｃカード
US7847581B2 (en) * 2008-04-03 2010-12-07 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
US8195995B2 (en) * 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit
JP5387144B2 (ja) * 2009-06-01 2014-01-15 ソニー株式会社 誤動作発生攻撃検出回路および集積回路
EP2541599A1 (en) * 2011-06-28 2013-01-02 Nxp B.V. Security semiconductor product
US9559066B2 (en) * 2014-06-12 2017-01-31 Broadcom Corporation Systems and methods for detecting and preventing optical attacks

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280618A (zh) * 2014-06-12 2016-01-27 美国博通公司 检测和防止光攻击的系统和方法
CN105280618B (zh) * 2014-06-12 2018-12-14 安华高科技股份有限公司 检测和防止光攻击的系统和方法
CN106603157A (zh) * 2016-12-20 2017-04-26 北京中电华大电子设计有限责任公司 一种物理多点光攻击设备
CN109388956A (zh) * 2017-08-11 2019-02-26 意法半导体(鲁塞)公司 对集成电路的保护
US10998306B2 (en) 2017-08-11 2021-05-04 Stmicroelectronics (Rousset) Sas Protection of an integrated circuit
CN109388956B (zh) * 2017-08-11 2021-08-06 意法半导体(鲁塞)公司 对集成电路的保护

Also Published As

Publication number Publication date
HK1215896A1 (zh) 2016-09-23
EP2955750A1 (en) 2015-12-16
CN105280618A (zh) 2016-01-27
US9559066B2 (en) 2017-01-31
US20150364433A1 (en) 2015-12-17
CN105280618B (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN205069628U (zh) 集成电路
US8766705B2 (en) Semiconductor integrated circuit and data processing system
CN101617319B (zh) 具有背面破坏防护的半导体装置
CN112204728B (zh) 集成电路中的故障注入攻击检测
JP2002312742A (ja) 操作および／または悪用から少なくともチップ装置を保護する回路装置および方法
US11181566B2 (en) Detection circuit of electromagnetic fault injection and security chip
CN104978499B (zh) 用于制造数字电路的方法和数字电路
CN106127023B (zh) 电子装置、电子装置的网络单元、电子装置的网络及芯片认证方法
CN105047659B (zh) 芯片和用于制造芯片的方法
CN109478885A (zh) 量子随机脉冲发生器
US20110210782A1 (en) Integrated Circuit with a Radiation-Sensitive Thyristor Structure
Esbach et al. A new security architecture for smartcards utilizing PUFs
CN101803018A (zh) 安全芯片
US20190333868A1 (en) Chip with circuit for detecting an attack on the chip
KR20090010109A (ko) 신호 전송 라인에 대한 공격을 검출하는 센서
JP2008198700A (ja) 半導体集積回路装置
Kapoor et al. IT act crime pattern analysis using regression and correlation matrix
US9824984B2 (en) Individualised voltage supply of integrated circuits components as protective means against side channel attacks
CN112098815A (zh) 光检测结构及检测方法、安全芯片和电子卡
Selmke et al. On the application of two-photon absorption for laser fault injection attacks: pushing the physical boundaries for laser-based fault injection
Zooker et al. Compact sub-Vt optical sensor for the detection of fault injection in hardware security applications
Habib et al. Breakdown and optical response of CMOS perimeter gated single‐photon avalanche diodes
CN210006049U (zh) 电磁故障注入的检测电路、安全芯片和电子设备
EP3637248A1 (en) Use of a semiconductor device for the generation of random numbers
Lemke-Rust et al. An adversarial model for fault analysis against low-cost cryptographic devices

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170316

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181023

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302

Termination date: 20180612

CF01 Termination of patent right due to non-payment of annual fee