CN210006049U - 电磁故障注入的检测电路、安全芯片和电子设备 - Google Patents

Abstract

提供了一种电磁故障注入的检测电路、安全芯片和电子设备，电磁故障注入的检测电路包括：屏蔽层，用于屏蔽干扰；至少一组金属氧化物半导体MOS管，所述至少一组MOS管的源端连接至所述屏蔽层；至少一个锁存器，所述至少一组MOS管的漏端连接至所述至少一个锁存器的输入端；信号输出模块，所述信号输出模块的输入端连接至所述至少一个锁存器的输出端。所述检测电路能够实时检测并及时预警电磁故障注入，以保证芯片的鲁棒性与安全性。此外，基于屏蔽层设计电磁故障注入的检测电路，能够达到有效简化电路结构、节省电路面积、避免出现静态功耗以及降低电路成本等目的。

Description

电磁故障注入的检测电路、安全芯片和电子设备

技术领域

本申请实施例涉及电子领域，并且更具体地，涉及电磁故障注入的检测电路、安全芯片和电子设备。

背景技术

安全芯片可以用于实现用户身份识别与关键数据存储等功能，其被广泛应用于金融领域，是攻击者的重点攻击对象。攻击者通过注入故障可以使芯片工作状态发生错误，进而获取芯片机密数据。

电磁故障注入(Electromagnetic Fault Inject,EMFI)是一种新型的安全芯片攻击手段，攻击者通过将磁场探头至于芯片表面，可以在芯片局部注入电磁辐射，导致电路产生错误时序或异常翻转，进而使得系统进入异常工作状态而造成芯片关键信息泄露。

因此，本领域急需一种检测电路，以实时检测并及时预警电磁故障注入，进而保证芯片的鲁棒性与安全性。

实用新型内容

本申请实施例提供一种电磁故障注入的检测电路、安全芯片和电子设备，能够实时检测并及时预警电磁故障注入，进而保证芯片的鲁棒性与安全性。

第一方面，提供了一种电磁故障注入的检测电路，包括：

屏蔽层，用于屏蔽干扰；

至少一组金属氧化物半导体MOS管，所述至少一组MOS管的源端连接至所述屏蔽层；

至少一个锁存器，所述至少一组MOS管的漏端连接至所述至少一个锁存器的输入端；

信号输出模块，所述信号输出模块的输入端连接至所述至少一个锁存器的输出端，其中，所述信号输出模块配置为在所述至少一组MOS管中的部分或全部MOS导通的情况下输出第一目标信号以及在所述至少一组MOS管均断开的情况下输出第二目标信号，所述第一目标信号用于指示所述屏蔽层存在电磁故障注入，所述第二目标信号用于指示所述屏蔽层不存在电磁故障注入。

通过所述至少一组MOS管能够检测出所述屏蔽层是否出现异常电压，通过所述至少一组MOS管对应的锁存器能够输出所述信号输出模块15可识别的检测信号，进而实时检测并及时预警电磁故障注入，以保证芯片的鲁棒性与安全性。

此外，基于屏蔽层设计电磁故障注入的检测电路，能够达到有效简化电路结构、节省电路面积、避免出现静态功耗以及降低电路成本等目的。

在一些可能的实现方式中，所述至少一组MOS管中的第一组MOS管的漏端连接至所述至少一个锁存器中的第一锁存器的输入端，所述第一组MOS管的栅端连接至地电压，所述第一锁存器的输入端连接至电源电压。

在一些可能的实现方式中，所述检测电路还包括：

第一开关，所述第一锁存器的输入端通过所述第一开关连接至所述电源电压。

在一些可能的实现方式中，所述至少一组MOS管中的第二组MOS管的漏端连接至所述至少一个锁存器中的第二锁存器的输入端，所述第二组MOS管的栅端连接至电源电压，所述第二锁存器的输入端连接至地电压。

在一些可能的实现方式中，所述检测电路还包括：

第二开关；

所述第二锁存器的输入端通过所述第二开关连接至所述地电压。

在一些可能的实现方式中，所述检测电路还包括：

第一反相器；

所述第二锁存器的输出端通过所述第一反相器连接至所述信号输出模块的输入端，所述信号输出模块用于基于所述第一反相器的输出端的电压变化生成并输出所述目标信号。

在一些可能的实现方式中，所述屏蔽层包括：

至少一个金属线；

所述至少一个金属线上设置有至少一个检测节点，所述至少一个检测节点通过所述至少一组MOS管连接至所述至少一个锁存器的输入端。

在一些可能的实现方式中，所述至少一组MOS管为多组MOS管，所述多组MOS管中的不同组MOS管的漏端连接至不同锁存器的输入端。

在一些可能的实现方式中，所述至少一组MOS管为多组MOS管，所述多组MOS管中的不同组MOS管包括不同类型的MOS管。

在一些可能的实现方式中，所述至少一个锁存器中的每个锁存器包括：

第二反相器和第三反相器；

所述第二反相器的输入端连接至所述第三反相器的输出端，所述第二反相器的输出端连接至所述第三反相器的输入端，所述第二反相器的输入端或所述第三反相器的输入端为锁存器的输入端。

在一些可能的实现方式中，所述信号输出模块包括第一输出端和第二输出端，所述第一输出端的输出与所述第二输出端的输出反相。

在一些可能的实现方式中，所述信号输出模块为D触发器。

第二方面，提供了一种安全芯片，包括：

发射器，用于生成并输出第一信号；

屏蔽层；

接收器，所述接收器通过所述屏蔽层连接至所述发射器，所述接收器用于通过所述屏蔽层接收所述发射器输出的第一信号，并基于所述第一信号输出第二信号；

数字处理器，所述数字处理器分别连接至所述发射器和所述接收器，所述数字处理器用于接收所述发射器输出的所述第一信号和所述接收器输出的所述第二信号，并基于所述第一信号和所述第二信号确定所述屏蔽层是否被破坏；

第一方面或第一方面中任一可能的实现方式中所述的检测电路；

其中，所述屏蔽层为所述的检测电路中的屏蔽层。

第三方面，提供了一种电子设备，包括第二方面所述的安全芯片。

附图说明

图1是本申请实施例的电磁故障注入的检测电路的示意性电路图。

图2是图1所示的检测电路的变形结构的示意性电路图。

图3是本申请实施例的信号输出模块的示意性结构图。

图4是本申请实施例的安全芯片的示意性结构图。

具体实施方式

下面将结合附图，对本申请实施例中的技术方案进行描述。

图1是本申请实施例的电磁故障注入的检测电路10的示意性电路图。

请参见图1，所述检测电路10可以包括屏蔽层11、至少一组金属氧化物半导体(Metal-Oxide Semiconductor，MOS)管、至少一个锁存器以及信号输出模块15。

屏蔽层11用于屏蔽干扰，其可以是现有的安全芯片的的屏蔽层，也可以是其他任意器件或部件的屏蔽层，所述至少一组MOS管的源端连接至所述至少一个锁存器的输入端；所述信号输出模块15的输入端连接至所述至少一个锁存器的输出端，所述信号输出模块15用于基于所述至少一个锁存器的输出端的电压变化生成并输出目标信号，所述目标信号用于指示所述屏蔽层11是否存在电磁故障注入；其中，所述至少一组MOS管中的部分或全部MOS导通时，所述信号输出模块15用于输出第一目标信号，所述第一目标信号用于指示所述屏蔽层11存在电磁故障注入，所述至少一组MOS管均断开时，所述信号输出模块15用于输出第二目标信号，所述第二目标信号用于指示所述屏蔽层11不存在电磁故障注入。

换言之，所述信号输出模块15可以配置为在所述至少一组MOS管中的部分或全部MOS导通的情况下输出第一目标信号以及在所述至少一组MOS管均断开的情况下输出第二目标信号，所述第一目标信号用于指示所述屏蔽层11存在电磁故障注入，所述第二目标信号用于指示所述屏蔽层11不存在电磁故障注入。

通过所述至少一组MOS管能够检测出所述屏蔽层是否出现异常电压，通过所述至少一组MOS管对应的锁存器能够输出所述信号输出模块15可识别的检测信号，进而实时检测并及时预警电磁故障注入，以保证芯片的鲁棒性与安全性。

此外，基于屏蔽层设计电磁故障注入的检测电路，能够达到有效简化电路结构、节省电路面积、避免出现静态功耗以及降低电路成本等目的。

在本申请的一些实施例中，所述至少一组MOS管中的第一组MOS管120的漏端可连接至所述至少一个锁存器中的第一锁存器的输入端，所述第一组MOS管120的栅端可连接至地电压，所述第一锁存器的输入端可连接至电源电压。所述第一组MOS管120可用于检测所述屏蔽层11是否出现电压值低于地电压的异常现象。

请继续参见图1，以所述第一组MOS管120包括第一NMOS管121为例，所述第一NMOS管121的栅极连接至地电压，所述第一NMOS管121的源极连接至屏蔽层11，所述第一NMOS管121的漏端连接至第一锁存器13。

假设所述屏蔽层11存在电磁故障注入，所述屏蔽层11会产生感应电流，使得所述屏蔽层11的电压发生变化，进而导致所述屏蔽层11的电压范围超出VSS～VDD，此时，若VSS与所述屏蔽层11的电压的差值大于或等于所述第一NMOS管121的阈值电压，则所述第一NMOS管121导通，进而导致所述第一锁存器13的输入端的电压下降，所述第一锁存器13的输入端的电压下降导致所述第一锁存器13的输出端的电压上升，所述信号输出模块15根据所述第一锁存器13的输出端的电压变化，输出用于指示所述第一目标信号，以指示所述屏蔽层11存在电磁故障注入。

图2是图1所示的检测电路的具体实现方式的示意性电路图。

请参见图2，所述检测电路10还可包括第一开关16。

例如，所述第一锁存器13的输入端通过所述第一开关16连接至所述电源电压VDD，以保证所述第一锁存器的输入端处于高电压状态，例如在所述第一NMOS管121导通前，通过导通所述第一开关16使得所述第一锁存器13的输入端的电压等于电源电压。

在本申请的另一些实施例中，所述至少一组MOS管中的第二组MOS管130的漏端连接至所述至少一个锁存器中的第二锁存器的输入端，所述第二组MOS管130的栅端连接至电源电压，所述第二锁存器的输入端连接至地电压。所述第二组MOS管130可用于检测所述屏蔽层11是否出现电压值高于电源电压的异常现象。

请继续参见图1，以所述第二组MOS管130包括第一PMOS管122为例，所述第一PMOS管122的栅极连接至电源电压，所述第一PMOS管122的源极连接至屏蔽层11，所述第一PMOS管122的漏端连接至第二锁存器14。

假设所述屏蔽层11存在电磁故障注入，所述屏蔽层11会产生感应电流，使得所述屏蔽层11的电压发生变化，进而导致所述屏蔽层11的电压范围超出VSS～VDD，此时，若所述屏蔽层11的电压与所述VDD的差值大于或等于所述第一PMOS管122的阈值电压，则所述第一PMOS管122导通，进而导致所述第二锁存器14的输入端的电压上升，所述第二锁存器14的输入端的电压上升导致所述第二锁存器14的输出端的电压下降，所述信号输出模块15了根据所述第二锁存器14的输出端的电压变化，输出用于指示所述第一目标信号，以指示所述屏蔽层11存在电磁故障注入。

请继续参见图2，所述检测电路10还可包括第二开关17。

例如，所述第二锁存器14的输入端通过所述第二开关17连接至所述地电压，以保证所述第二锁存器14的输入端在所述第一PMOS管122导通前处于地电压状态，例如在所述第一PMOS管122导通前，通过导通所述第二开关17使得所述所述第二锁存器14的输入端的电压等于地电压。

请继续参见图2，所述检测电路10还可包括第一反相器18。

例如，所述第二锁存器14的输出端通过所述第一反相器18连接至所述信号输出模块15的输入端，所述信号输出模块15用于基于所述第一反相器18的输出端的电压变化生成并输出所述目标信号。由此，所述信号检测电路10同时包括所述第一组MOS管120和所述第二组MOS管130时，通过检测所述第一锁存器13的上升沿和所述第一反相器18的上升沿生成所述目标信号，避免了同时检测所述第一锁存器13上升沿和所述第二锁存器14的下降沿，进而可以降低所述信号输出模块15的复杂度。

请继续参见图2，所述第二锁存器14可包括第二反相器181和第三反相器182，所述第二反相器181的输入端连接至所述第三反相器182的输出端，所述第二反相器181的输出端连接至所述第三反相器182的输入端，所述第二组MOS管130的漏端可以连接至所述第二反相器181的输入端，所述第二反相器181的输出端连接至所述信号输出模块15。

需要说明的是，所述至少一组MOS管中每组MOS管可以仅包括一个MOS管，也可以包括多个MOS管，本申请实施例对此不做具体限定。例如，请继续参见图1，所述第一组MOS管120可以仅第一NMOS管121，所述第二组MOS管130可以仅包括所述第一PMOS管122。又例如，请继续参见图2，所述第一组MOS管120还可以包括第二NMOS管131和第三NMOS管141，所述第二组MOS管130还可以包括第二PMOS管132和第三PMOS管142。当然，图1和图2仅为本申请的示例，不应理解为对本申请的限制，在其他可替代实施例中，所述第一组MOS管120和所述第二组MOS管130可以分别包括其它数量的MOS管。

在本申请的一些实施例中，所述屏蔽层11可包括至少一个金属线；所述至少一个金属线上设置有至少一个检测节点，所述至少一个检测节点通过所述至少一组MOS管连接至所述至少一个锁存器的输入端。

以所述至少一个金属线中的第一金属线为例，所述第一金属线可以设置有至少一个第一检测节点和/或至少一个第二检测节点，所述至少一组MOS管中的第一组MOS管120通过所述至少一个第一检测节点连接至所述至少一个锁存器中的第一锁存器，所述至少一组MOS管中的第二组MOS管130可通过所述至少一个第二检测节点连接至所述至少一个锁存器中的第二锁存器。

在本申请的一些实施例中，所述至少一组MOS管中同一组MOS管中的所有MOS管的漏端均连接至同一锁存器的输入端。

例如，所述至少一组MOS管中的不同组MOS管的漏端连接至不同的锁存器的输入端。结合图2来说，所述第一组MOS管120的漏端可连接至所述第一锁存器13的输入端，所述第二组MOS管的漏端可连接至所述第二锁存器14的输入端。

又例如，所述至少一组MOS管中的一部分组MOS管连接至所述第一第一锁存器13，所述至少一组MOS管中的另一部分组MOS管连接至所述第二锁存器14。其中，所述一部分组MOS管可包括MOS管类型相同的至少一组MOS管，所述另一部分组MOS管可包括MOS管类型相同的至少一组MOS管。所述一部分组MOS管中的MOS管的MOS管类型和所述另一部分组MOS管中的MOS管的MOS管类型可以相同，也可以不同，本申请对此不做具体限定。

在本申请的一些实施例中，所述至少一组MOS管为多组MOS管，所述多组MOS管中的不同组MOS管包括不同类型的MOS管。

应理解，所述不同类型的MOS管包括但不限于“N型”MOS管(NMOSFET)与“P型”MOS管(PMOSFET)。其中，“N型”MOS管和“P型”MOS管当作开关使用时，“N型”MOS管(衬底PN结指向内的MOS管或电流流出的MOS管)的栅端接高电平时导通，接低电平时关断；“P型”MOS管(PN结指向外的MOS管或电流流入的MOS管)的栅端接高电平时关断，接低电平时导通。

在本申请的一些实施例中，所述至少一组MOS管包括多个不同类型的MOS管。

例如，所述至少一组MOS管中不同类型的MOS管连接至不同锁存器的输入端。结合图2来说，所述至少一组MOS管中的NMOS管可连接至所述第一锁存器13的输入端，所述至少一组MOS管中的PMOS管的漏端可连接至所述第二锁存器14的输入端。

图3是本申请实施例的信号输出模块的示意性结构图。

请参见图3，所述信号输出模块15可为D触发器。

例如，所述D触发器的重置(RESET)端B连接至重置信号W，例如所述重置信号W可以是与所述第一开关16的控制信号或第二开关17的控制信号；所述D触发器的D端连接至VDD；所述D触发器的检测端A连接至所述第一锁存器13的输出端或第一反相器18的输出端，用于接收检测信号，所述D触发器的输出端Q输出目标信号(即预警(ALARM)信号)。当然，所述信号生成电路13还可以是其他器件，例如比较器。

在本申请的一些实施例中，所述信号输出模块15可包括第一输出端和第二输出端，所述第一输出端的输出与所述第二输出端的输出反相。即所述信号输出模块15输出的目标信号可以是差分信号。

图4是本申请实施例的安全芯片20的示意性结构图。

请参见图4，所述安全芯片20可包括发射器21、屏蔽层22、接收器23以及数字处理器24。

其中，所述屏蔽层22可以是图1或图2所示的屏蔽层11，所述发射器21用于生成并输出第一信号；所述接收器23可通过所述屏蔽层11连接至所述发射器21，所述接收器23可用于通过所述屏蔽层11接收所述发射器21输出的第一信号，并基于所述第一信号输出第二信号；所述数字处理器24分别连接至所述发射器21和所述接收器23，所述数字处理器24可用于接收所述发射器21输出的所述第一信号和所述接收器23输出的所述第二信号，并基于所述第一信号和所述第二信号确定所述屏蔽层11是否被破坏(例如，物理损坏)。

换言之，所述安全芯片20可以包括被保护的芯片主体电路、所述芯片主体电路的屏蔽层22、用于检测所述屏蔽层22是否被破坏的电路以及用于检测所述屏蔽层22是否存在电磁故障注入的电测电路10。其中，所述屏蔽层11可用作用于检测所述屏蔽层22是否被破坏的电路和所述检测电路10中的器件或元件。

本申请还提供了一种电子设备，其可包括图4所示的安全芯片20。所述电子设备可以包括上文所述的安全芯片。例如，例如，智能手机、笔记本电脑、平板电脑、游戏设备等便携式或移动计算设备，以及电子数据库、汽车、银行自动柜员机(Automated TellerMachine，ATM)等其他电子设备。但本申请实施例对此并不限定。

应理解，图1至图4仅为本申请的示例，不应理解为对本申请的限制。

例如，检测电路10还可以包括阈值判决模块。

例如，所述至少一个锁存器的输出端通过所述阈值判决模块连接至所述信号输出模块15，所述阈值判决模块用于放大所述至少一个锁存器输出的信号，并将放大后的信号发送至所述信号输出模块15。例如所述阈值判决模块可包括第四反相器和第五反相器，所述至少一个锁存器的输出端通过第四反相器连接至所述第五反相器的一端，所述第五反相器的另一端连接至所述信号输出模块15。其中所述第四反相器的翻转阈值可小于所述第五反相器的翻转阈值。例如所述第四反相器的翻转阈值为0.3，所述第五反相器的翻转阈值为0.8，即通过降低所述第四反相器的翻转阈值提升所述检测电路10的灵敏度，并通过增大所述第五反相器的翻转阈值，保证所述检测电路10的稳定性。应理解，上述0.3和0.8仅为示例，本申请对所述第四反相器的翻转阈值和所述第五反相器的翻转阈值不做具体限定。通过所述阈值判决模块的配合，可以提高电磁故障注入的检测精度，进一步提升所述检测电路10的灵敏度。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路、支路和模块，可以通过其它的方式实现。例如，以上所描述的支路是示意性的，例如，该模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到一个支路，或一些特征可以忽略，或不执行。

所述集成的模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以该权利要求的保护范围为准。

Claims (14)

1.一种电磁故障注入的检测电路，其特征在于，包括：

屏蔽层，用于屏蔽干扰；

至少一组金属氧化物半导体MOS管，所述至少一组MOS管的源端连接至所述屏蔽层；

至少一个锁存器，所述至少一组MOS管的漏端连接至所述至少一个锁存器的输入端；

信号输出模块，所述信号输出模块的输入端连接至所述至少一个锁存器的输出端，其中，所述信号输出模块配置为在所述至少一组MOS管中的部分或全部MOS导通的情况下输出第一目标信号以及在所述至少一组MOS管均断开的情况下输出第二目标信号，所述第一目标信号用于指示所述屏蔽层存在电磁故障注入，所述第二目标信号用于指示所述屏蔽层不存在电磁故障注入。

2.根据权利要求1所述的检测电路，其特征在于，所述至少一组MOS管中的第一组MOS管的漏端连接至所述至少一个锁存器中的第一锁存器的输入端，所述第一组MOS管的栅端连接至地电压，所述第一锁存器的输入端连接至电源电压。

3.根据权利要求2所述的检测电路，其特征在于，所述检测电路还包括：

第一开关，所述第一锁存器的输入端通过所述第一开关连接至所述电源电压。

4.根据权利要求1所述的检测电路，其特征在于，所述至少一组MOS管中的第二组MOS管的漏端连接至所述至少一个锁存器中的第二锁存器的输入端，所述第二组MOS管的栅端连接至电源电压，所述第二锁存器的输入端连接至地电压。

5.根据权利要求4所述的检测电路，其特征在于，所述检测电路还包括：

第二开关；

所述第二锁存器的输入端通过所述第二开关连接至所述地电压。

6.根据权利要求5所述的检测电路，其特征在于，所述检测电路还包括：

第一反相器；

所述第二锁存器的输出端通过所述第一反相器连接至所述信号输出模块的输入端，所述信号输出模块用于基于所述第一反相器的输出端的电压变化生成并输出所述目标信号。

7.根据权利要求1所述的检测电路，其特征在于，所述屏蔽层包括：

至少一个金属线；

所述至少一个金属线上设置有至少一个检测节点，所述至少一个检测节点通过所述至少一组MOS管连接至所述至少一个锁存器的输入端。

8.根据权利要求1所述的检测电路，其特征在于，所述至少一组MOS管为多组MOS管，所述多组MOS管中的不同组MOS管的漏端连接至不同锁存器的输入端。

9.根据权利要求1所述的检测电路，其特征在于，所述至少一组MOS管为多组MOS管，所述多组MOS管中的不同组MOS管包括不同类型的MOS管。

10.根据权利要求1所述的检测电路，其特征在于，所述至少一个锁存器中的每个锁存器包括：

第二反相器和第三反相器；

所述第二反相器的输入端连接至所述第三反相器的输出端，所述第二反相器的输出端连接至所述第三反相器的输入端，所述第二反相器的输入端或所述第三反相器的输入端为锁存器的输入端。

11.根据权利要求1所述的检测电路，其特征在于，所述信号输出模块包括第一输出端和第二输出端，所述第一输出端的输出与所述第二输出端的输出反相。

12.根据权利要求1所述的检测电路，其特征在于，所述信号输出模块为D触发器。

13.一种安全芯片，其特征在于，包括：

发射器，用于生成并输出第一信号；

屏蔽层；

接收器，所述接收器通过所述屏蔽层连接至所述发射器，所述接收器用于通过所述屏蔽层接收所述发射器输出的第一信号，并基于所述第一信号输出第二信号；

数字处理器，所述数字处理器分别连接至所述发射器和所述接收器，所述数字处理器用于接收所述发射器输出的所述第一信号和所述接收器输出的所述第二信号，并基于所述第一信号和所述第二信号确定所述屏蔽层是否被破坏；

根据权利要求1至12中任一项所述的检测电路；

其中，所述屏蔽层为所述的检测电路中的屏蔽层。

14.一种电子设备，其特征在于，包括：

根据权利要求13所述的安全芯片。