CN220342304U - 一种防拆检测接口的扩展电路和安全芯片 - Google Patents
一种防拆检测接口的扩展电路和安全芯片 Download PDFInfo
- Publication number
- CN220342304U CN220342304U CN202321807967.1U CN202321807967U CN220342304U CN 220342304 U CN220342304 U CN 220342304U CN 202321807967 U CN202321807967 U CN 202321807967U CN 220342304 U CN220342304 U CN 220342304U
- Authority
- CN
- China
- Prior art keywords
- resistor
- disassembly
- electrode
- switch
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims description 39
- 238000005036 potential barrier Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
本实用新型公开了一种防拆检测接口的扩展电路和安全芯片,其中扩展电路,包括:MOS管和防拆开关,MOS管为NMOS管;NMOS管的漏极与安全芯片的防拆检测引脚相连,NMOS管的源极与第一电阻的第一端相连,NMOS管的栅极与第二电阻的第一端相连;第一电阻的第二端与第一防拆开关的第一端相连,第一防拆开关的第二端接地,第一防拆开关的第三端连接高电平;第二电阻的第二端与第二防拆开关的第一端相连,第二防拆开关的第二端连接高电平,第二防拆开关的第三端接地;第二电阻的第二端与第三电阻的第一端相连,第三电阻的第二端接地。本实用新型MOS管对防拆开关进行电路扩展实现防拆开关总数量增加,提高安全芯片的保护强度。
Description
技术领域
本实用新型涉及集成电路领域,具体而言,涉及一种防拆检测接口的扩展电路和安全芯片。
背景技术
防拆开关,也称防拆检测IO口。是一种用于检测设备是否被拆开的接口。它通常被用于需要防止非法访问或盗窃的设备上,例如安全系统、智能锁等。当设备被拆开时,开关就会打开,从而触发报警或其他安全措施。
在金融电子支付终端产品领域,为了保护终端用户的信息安全,防止终端用户银行卡的账户信息和交易密码不被非法轻易窃取,同时为了保护支付终端的密钥相关敏感信息不被轻易非法获取和篡改。金融电子支付终端会在终端内部比如IC卡,磁条卡,LCD等敏感区域分布防拆开关,来检测和阻止非法入侵攻击。一旦防拆开关检测到电平状态的变化,达到触发电平门限,将会触发安全芯片启用安全机制,立即擦除安全芯片内部相关的敏感信息,使敏感信息不被获取,同时停止终端的正常使用,保护用户账户数据相关信息安全。
一般的安全芯片会提供4到6个防拆开关,但是有些场景,设备需要的防拆开关数量远远超过安全芯片所提供的防拆开关。而为了通过一些金融安全认证,防拆开关的简单串联在一些重要的敏感保护区域比如密码输入按键区域是无法满足金融安全认证强度要求。
为了满足金融安全认证安全要求,一般有以下两种方法:第一种方法是使用带有更多防拆开关的安全芯片,此类芯片价格会更高,带来成本的上升。同时更换安全芯片,软件需要重新移植适配,加大项目开发的整体工作量,无形中提高了项目的开发成本。
第二种方法使用逻辑芯片去扩展更多防拆开关,一般的逻辑芯片带有多路逻辑单元,而在实际使用过程中,有时只需要使用1到2路逻辑单元,比较浪费资源,不够灵活,也会带来成本的上升。
实用新型内容
为了解决上述技术问题,本实用新型提供一种防拆检测接口的扩展电路和安全芯片,通过MOS管对防拆开关进行电路扩展实现防拆开关总数量增加,提高安全芯片的保护强度。
具体的,本实用新型的技术方案如下:
第一方面,本实用新型公开一种防拆检测接口的扩展电路,包括:
MOS管和防拆开关,所述MOS管为NMOS管;所述NMOS管的漏极与安全芯片的防拆检测引脚相连,所述NMOS管的源极与第一电阻的第一端相连,所述NMOS管的栅极与第二电阻的第一端相连;
所述第一电阻的第二端与第一防拆开关的第一端相连,所述第一防拆开关的第二端接地,所述第一防拆开关的第三端连接高电平;
所述第二电阻的第二端与第二防拆开关的第一端相连,所述第二防拆开关的第二端连接高电平,所述第二防拆开关的第三端接地;
所述第二电阻的第二端与第三电阻的第一端相连,所述第三电阻的第二端接地。
在一些实施方式中,若所述第一防拆开关由闭合状态切换到为开状态,则所述NMOS管的源极断开,所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态;所述NMOS管的漏极产生变化的电平信号;
若所述第二防拆开关由闭合状态切换到为开状态,则所述NMOS管的栅极直接通过所述第二电阻和所述第三电阻之后连接到地;所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态;所述NMOS管的漏极产生变化的电平信号。
在一些实施方式中,所述NMOS管的漏极和源极之间存在第一反向势垒二极管。
在一些实施方式中,所述NMOS管的栅极和源极之间存在第二反向势垒二极管和第一正向势垒二极管;所述NMOS管的源极与所述第一正向势垒二极管的负极相连,所述第一正向势垒二极管的正极与所述第二反向势垒二极管的正极相连,所述第二反向势垒二极管的负极与所述NMOS管的栅极相连。
第二方面,本实用新型公开一种防拆检测接口的扩展电路,其特征在于,包括:
MOS管和防拆开关,所述MOS管为PMOS管;所述PMOS管的漏极与安全芯片的防拆检测引脚相连,所述PMOS管的源极与第一电阻的第一端相连,所述PMOS管的栅极与第二电阻的第一端相连;
所述第一电阻的第二端与第一防拆开关的第一端相连,所述第一防拆开关的第二端连接高电平,所述第一防拆开关的第三端接地;
所述第二电阻的第二端与第二防拆开关的第一端相连,所述第二防拆开关的第二端接地,所述第二防拆开关的第三端连接高电平;
所述第二电阻的第二端与第三电阻的第一端相连,所述第三电阻的第二端连接高电平。
在一些实施方式中,若所述第一防拆开关由闭合状态切换到为开状态,则所述PMOS管的源极断开,所述PMOS管的栅极-源极之间电压高于阈值电压,由导通状态变为截止状态;所述PMOS管的漏极产生变化的电平信号;
若所述第二防拆开关由闭合状态切换到为开状态,则所述PMOS管的栅极直接通过所述第二电阻和所述第三电阻之后连接到高电平;所述PMOS管的栅极-源极之间电压高于阈值电压,由导通状态变为截止状态;所述PMOS管的漏极产生变化的电平信号。
在一些实施方式中,所述PMOS管的漏极和源极之间存在第一反向势垒二极管。
在一些实施方式中,所述PMOS管的栅极和源极之间存在第二反向势垒二极管和第一正向势垒二极管;所述PMOS管的源极与所述第一正向势垒二极管的正极相连,所述第一正向势垒二极管的负极与所述第二反向势垒二极管的负极相连,所述第二反向势垒二极管的正极与所述PMOS管的栅极相连。
第三方面,本实用新型还公开一种安全芯片,其特征在于,所述安全芯片包括上述任一项实施方式中所述的防拆开关的扩展电路。
与现有技术相比,本实用新型至少具有以下一项有益效果:
1、本实用新型利用MOS管的特性,通过控制MOS管栅极-源极电压,从而改变漏极电压的输出,从而对防拆开关进行电路扩展,此电路能比较简洁,灵活扩展防拆开关,相较于使用逻辑芯片进行扩展和使用增加更多防拆开关的安全芯片方案来说,成本更低。
2、本实用新型利用MOS管扩展出来的两个防拆开关,屏蔽其中的任何一个,都不会对另外一个防拆开关造成失效影响,提高了安全强度。同时扩展出来的两路防拆开关的电平状态是相反的,可以满足一些需要在电路板内部使用高低电平互绕走线,提高保护强度。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对本实用新型的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1为本实用新型提供的一个实施例中防拆检测接口的扩展电路示意图;
图2为本实用新型提供的另一个实施例中防拆检测接口的扩展电路示意图;
图3为本实用新型提供的一个实施例中一种安全芯片的结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本实用新型实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本实用新型。在其他情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本实用新型的描述。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁,各图中只示意性地表示出了与实用新型相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
还应当进一步理解,在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
在本文中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体的连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
具体实现中,本实用新型实施例中描述的终端设备包括但不限于诸如具有触摸敏感表面(例如,触摸屏显示器和/或触摸板)的移动电话、膝上型计算机、家教机或平板计算机之类的其他便携式设备。还应当理解的是,在某些实施例中,所述终端设备并非便携式通信设备,而是具有触摸敏感表面(例如:触摸屏显示器和/或触摸板)的台式计算机。
另外,在本实用新型的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对照附图说明本实用新型的具体实施方式。显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
参考说明书附图1,本实用新型提供的一种防拆检测接口的扩展电路的一个实施例,包括:
MOS管和防拆开关,所述MOS管为NMOS管。所述NMOS管的漏极与安全芯片的防拆检测引脚相连,所述NMOS管的源极与第一电阻R10的第一端相连,所述NMOS管的栅极与第二电阻R9的第一端相连。
所述第一电阻R10的第二端与第一防拆开关的第一端相连,所述第一防拆开关的第二端接地,所述第一防拆开关的第三端连接高电平。
所述第二电阻R9的第二端与第二防拆开关的第一端相连,所述第二防拆开关的第二端连接高电平,所述第二防拆开关的第三端接地。
所述第二电阻R9的第二端与第三电阻R13的第一端相连,所述第三电阻R13的第二端接地。
具体的,防拆开关也称防拆检测IO口,在现有技术中,在每个防拆检测引脚上直接连接防拆开关,安全芯片中防拆开关的个数受到防拆检测引脚数量的限制。本实用新型利用MOSFET(metallic oxide semiconductor field effecttransistor,金属氧化物半导体场效应晶体管),也称MOS管的特性,在原有的防拆检测开关的基础上,扩展添加了额外的开关来增强设备的防拆性能和安全性。通过利用MOS管的栅极-源极电压从而控制漏极电压导通或关闭的特性来实现防拆开关的扩展。
具体的,如说明书附图1所示,图1为本实用新型提供的一个实施例中防拆检测接口的扩展电路示意图。MOS管的漏极接到安全芯片的防拆检测引脚,当使用NMOS管的时候,源极经过一个防拆开关接到地,栅极经过一个防拆开关接到VBAT高电平,在设备正常工作状态下,这两个防拆开关通过结构外壳的压合,处于闭合状态。当这两个防拆开关任何一个防拆开关在受到外部攻击导致开关没有闭合的时候,栅极电压通过第三电阻R13将会下拉到地,NMOS管栅极-源极之间的电压Vgs的变化将会导致NMOS管从导通状态变为截止状态,从而改变漏极的电平状态,而漏极连接到安全芯片的防拆检测引脚,最终触发安全芯片的防拆保护机制。
本实施例的另一实施方式中,若所述第一防拆开关由闭合状态切换到开状态,则所述NMOS管的源极断开,所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态;所述NMOS管的漏极产生变化的电平信号。
若所述第二防拆开关由闭合状态切换到为开状态,则所述NMOS管的栅极直接通过所述第二电阻R9和所述第三电阻R13之后连接到地;所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态;所述NMOS管的漏极产生变化的电平信号。
具体的,如说明书图1所示,图中,GND(Ground)指地线或接地,Vgs指的是栅极和源极之间的电压,VBAT指接高电平。当NMOS管的栅极接地时,栅极与源极之间的电势差为零,因此栅极电压为零。在NMOS管中,如果漏极电压高于阈值电压,那么NMOS管将处于导通状态,电流可以通过漏极和源极之间流通。如果漏极电压低于阈值电压,那么NMOS管将处于截止状态,电流无法通过漏极和源极之间流通。在本实施例的这种情况下,当NMOS管的栅极接地时,所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态。
本实用新型一种防拆检测接口的扩展电路的另一个实施例,在上述防拆检测接口的扩展电路的一个实施例的基础上,包括:所述NMOS管的漏极和源极之间存在第一反向势垒二极管。
所述NMOS管的栅极和源极之间存在第二反向势垒二极管和第一正向势垒二极管。所述NMOS管的源极与所述第一正向势垒二极管的负极相连,所述第一正向势垒二极管的正极与所述第二反向势垒二极管的正极相连,所述第二反向势垒二极管的负极与所述NMOS管的栅极相连。
具体的,MOS管中,漏极和源极之间存在的二极管被称为“反向势垒二极管”。这是因为在MOS管的工作原理中,漏极和源极之间形成了一个PN结,其中漏极是P型材料,源极是N型材料。当MOS管处于截止区时,PN结的反向偏置会形成一个势垒,阻止电流流动。然而,在MOS管的过渡区和放大区,漏极和源极之间的PN结会出现正向偏置,形成一个反向剪短二极管,这时漏极和源极之间的电流可以流动,但是这种电流非常小。反向剪短二极管的存在对于MOS管的工作具有一定的影响,例如在快速开关时可能会引起开关速度的限制。
MOS管栅极和源极之间存在的两个相反的二极管被称为“栅极-源极反向势垒二极管”和“栅极-源极正向势垒二极管”。其中,栅极-源极反向剪短二极管是由于栅极和源极之间形成的PN结反向偏置而形成的,阻止电流流动。这种二极管在MOSFET的截止区和饱和区都存在,它的作用是防止电荷在MOS管的沟道区域堆积,从而避免MOS管的击穿。另外一个二极管是栅极-源极正向势垒二极管,它是由于栅极和源极之间的PN结正向偏置而形成的,允许一小部分电流流动。这种二极管主要存在于MOSFET的放大区,对于MOSFET的放大作用有一定的贡献。
基于相同的技术构思,本实用新型还公开了一种防拆检测接口的扩展电路,该方法可采用上述任意一种防拆检测接口的扩展电路实施例来实现,具体的,本实用新型的一种防拆检测接口的扩展电路,如说明书附图2所示,包括:
MOS管和防拆开关,所述MOS管为PMOS管。所述PMOS管的漏极与安全芯片的防拆检测引脚相连,所述PMOS管的源极与第一电阻R11的第一端相连,所述PMOS管的栅极与第二电阻R12的第一端相连。
所述第一电阻R11的第二端与第一防拆开关的第一端相连,所述第一防拆开关的第二端连接高电平,所述第一防拆开关的第三端接地。
所述第二电阻R12的第二端与第二防拆开关的第一端相连,所述第二防拆开关的第二端接地,所述第二防拆开关的第三端连接高电平。
所述第二电阻R12的第二端与第三电阻R14的第一端相连,所述第三电阻R14的第二端连接高电平。
具体的,如说明书附图2所示,当使用PMOS管进行电路扩展时,源极经过一个防拆开关接到VBAT高电平,栅极经过一个防拆开关接到地,在金融设备正常工作状态下,这两个防拆开关通过结构外壳的压合,处于闭合状态。当这两个防拆开关任何一个防拆开关在受到外部攻击导致开关没有闭合的时候,栅极电压通过第三电阻R14将会上拉到VBAT高电平,PMOS管栅极源极之间的电压Vgs的变化将会导致PMOS管从导通状态变为关闭状态,从而改变漏极的电平状态,而漏极连接到安全芯片的防拆检测引脚,最终触发安全芯片的防拆保护机制。
扩展出来的两个防拆开关,屏蔽其中的任何一个,都不会对另外一个防拆开关造成失效影响,提高了安全强度。同时扩展出来的两路IO的电平状态是相反的,可以满足一些需要在PCB内部使用高低电平互绕走线,提高保护强度。
本实用新型提供的一种防拆检测接口的扩展电路的另一实施例,在上述防拆检测接口的扩展电路实施例的基础上,若所述第一防拆开关由闭合状态切换到开状态,则所述PMOS管的源极断开,所述PMOS管的栅极-源极之间电压高于阈值电压,由导通状态变为截止状态。所述PMOS管的漏极产生变化的电平信号。
若所述第二防拆开关由闭合状态切换到为开状态,则所述PMOS管的栅极直接通过所述第二电阻R12和所述第三电阻R14之后连接到高电平。所述PMOS管的栅极-源极之间电压高于阈值电压,由导通状态变为截止状态。所述PMOS管的漏极产生变化的电平信号。
本实用新型一种防拆检测接口的扩展电路的另一个实施例,在上述防拆检测接口的扩展电路的一个实施例的基础上,所述PMOS管的漏极和源极之间存在第一反向势垒二极管。
所述PMOS管的栅极和源极之间存在第二反向势垒二极管和第一正向势垒二极管。所述PMOS管的源极与所述第一正向势垒二极管的正极相连,所述第一正向势垒二极管的负极与所述第二反向势垒二极管的负极相连,所述第二反向势垒二极管的正极与所述PMOS管的栅极相连。
具体的,使用PMOS管的扩展电路与使用NMOS管的扩展电路结构相似,在此不多做解释。
基于相同构思本实用新型还公开一种安全芯片,所述安全芯片包括上述任一项实施例中所述的防拆开关的扩展电路。参考说明书附图3所示,图3中一种安全芯片,在芯片的防拆检测引脚上可以接入使用PMOS管的扩展电路和/或使用NMOS管的扩展电路,来实现对防拆开关进行电路扩展。
本实用新型的一种防拆检测接口的扩展电路和安全芯片具有相同的技术构思,二者的实施例的技术细节可相互适用,为减少重复,此次不再赘述。
本实用新型是参照根据本实用新型实施例的方法、设备(系统)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框,以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本实用新型的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (9)
1.一种防拆检测接口的扩展电路,其特征在于,包括:
MOS管和防拆开关,所述MOS管为NMOS管;所述NMOS管的漏极与安全芯片的防拆检测引脚相连,所述NMOS管的源极与第一电阻的第一端相连,所述NMOS管的栅极与第二电阻的第一端相连;
所述第一电阻的第二端与第一防拆开关的第一端相连,所述第一防拆开关的第二端接地,所述第一防拆开关的第三端连接高电平;
所述第二电阻的第二端与第二防拆开关的第一端相连,所述第二防拆开关的第二端连接高电平,所述第二防拆开关的第三端接地;
所述第二电阻的第二端与第三电阻的第一端相连,所述第三电阻的第二端接地。
2.如权利要求1所述的一种防拆检测接口的扩展电路,其特征在于:
若所述第一防拆开关由闭合状态切换到为开状态,则所述NMOS管的源极断开,所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态;所述NMOS管的漏极产生变化的电平信号;
若所述第二防拆开关由闭合状态切换到为开状态,则所述NMOS管的栅极直接通过所述第二电阻和所述第三电阻之后连接到地;所述NMOS管的栅极-源极之间电压低于阈值电压,由导通状态变为截止状态;所述NMOS管的漏极产生变化的电平信号。
3.如权利要求1所述的一种防拆检测接口的扩展电路,其特征在于:
所述NMOS管的漏极和源极之间存在第一反向势垒二极管。
4.如权利要求1所述的一种防拆检测接口的扩展电路,其特征在于,包括:
所述NMOS管的栅极和源极之间存在第二反向势垒二极管和第一正向势垒二极管;所述NMOS管的源极与所述第一正向势垒二极管的负极相连,所述第一正向势垒二极管的正极与所述第二反向势垒二极管的正极相连,所述第二反向势垒二极管的负极与所述NMOS管的栅极相连。
5.一种防拆检测接口的扩展电路,其特征在于,包括:
MOS管和防拆开关,所述MOS管为PMOS管;所述PMOS管的漏极与安全芯片的防拆检测引脚相连,所述PMOS管的源极与第一电阻的第一端相连,所述PMOS管的栅极与第二电阻的第一端相连;
所述第一电阻的第二端与第一防拆开关的第一端相连,所述第一防拆开关的第二端连接高电平,所述第一防拆开关的第三端接地;
所述第二电阻的第二端与第二防拆开关的第一端相连,所述第二防拆开关的第二端接地,所述第二防拆开关的第三端连接高电平;
所述第二电阻的第二端与第三电阻的第一端相连,所述第三电阻的第二端连接高电平。
6.如权利要求5所述的一种防拆检测接口的扩展电路,其特征在于,包括:
若所述第一防拆开关由闭合状态切换到为开状态,则所述PMOS管的源极断开,所述PMOS管的栅极-源极之间电压高于阈值电压,由导通状态变为截止状态;所述PMOS管的漏极产生变化的电平信号;
若所述第二防拆开关由闭合状态切换到为开状态,则所述PMOS管的栅极直接通过所述第二电阻和所述第三电阻之后连接到高电平;所述PMOS管的栅极-源极之间电压高于阈值电压,由导通状态变为截止状态;所述PMOS管的漏极产生变化的电平信号。
7.如权利要求5所述的一种防拆检测接口的扩展电路,其特征在于,包括:
所述PMOS管的漏极和源极之间存在第一反向势垒二极管。
8.如权利要求5所述的一种防拆检测接口的扩展电路,其特征在于,包括:
所述PMOS管的栅极和源极之间存在第二反向势垒二极管和第一正向势垒二极管;所述PMOS管的源极与所述第一正向势垒二极管的正极相连,所述第一正向势垒二极管的负极与所述第二反向势垒二极管的负极相连,所述第二反向势垒二极管的正极与所述PMOS管的栅极相连。
9.一种安全芯片,其特征在于,所述安全芯片包括权利要求1-8中任一项所述的防拆开关的扩展电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321807967.1U CN220342304U (zh) | 2023-07-11 | 2023-07-11 | 一种防拆检测接口的扩展电路和安全芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321807967.1U CN220342304U (zh) | 2023-07-11 | 2023-07-11 | 一种防拆检测接口的扩展电路和安全芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220342304U true CN220342304U (zh) | 2024-01-12 |
Family
ID=89448894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321807967.1U Active CN220342304U (zh) | 2023-07-11 | 2023-07-11 | 一种防拆检测接口的扩展电路和安全芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220342304U (zh) |
-
2023
- 2023-07-11 CN CN202321807967.1U patent/CN220342304U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103198347B (zh) | 安全设备防篡改电路 | |
KR101185371B1 (ko) | 메쉬 그리드 보호 시스템 및 방법 | |
US9419614B2 (en) | Low-power open-circuit detection system | |
US10289840B2 (en) | Integrated circuit with tamper protection and method therefor | |
US20140353849A1 (en) | System for preventing tampering with integrated circuit | |
CN104978499B (zh) | 用于制造数字电路的方法和数字电路 | |
US11181566B2 (en) | Detection circuit of electromagnetic fault injection and security chip | |
CN101996125B (zh) | 电子电路的活动性监测 | |
US11187731B2 (en) | Power glitch signal detection circuit, security chip and electronic apparatus | |
Sravani et al. | Attacks on cryptosystems implemented via VLSI: A review | |
CN212033764U (zh) | 防篡改保护电路 | |
CN109492437B (zh) | 具有用于检测对芯片的攻击的电路的芯片 | |
CN220342304U (zh) | 一种防拆检测接口的扩展电路和安全芯片 | |
Hamdioui et al. | Hacking and protecting IC hardware | |
US7119703B2 (en) | Die anti-tampering sensor | |
US20100299756A1 (en) | Sensor with a circuit arrangement | |
CN103679010A (zh) | 检测装置 | |
CN210006049U (zh) | 电磁故障注入的检测电路、安全芯片和电子设备 | |
Monjur et al. | ADobf: Obfuscated Detection Method against Analog Trojans on I 2 C Master-Slave Interface | |
Delgado-Lozano et al. | Design and analysis of secure emerging crypto-hardware using HyperFET devices | |
CN101930523A (zh) | 文档保护系统及方法 | |
Xue et al. | Low overhead design for improving hardware Trojan detection efficiency | |
Kaur et al. | Silicon Based Security for Protection Against Hardware Vulnerabilities | |
US11836278B2 (en) | Fault injection event detection at a chip and related systems, method and devices | |
KR20030055745A (ko) | 전자칩의 외부공격 탐지장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |