CN103198347B - 安全设备防篡改电路 - Google Patents
安全设备防篡改电路 Download PDFInfo
- Publication number
- CN103198347B CN103198347B CN201210350049.0A CN201210350049A CN103198347B CN 103198347 B CN103198347 B CN 103198347B CN 201210350049 A CN201210350049 A CN 201210350049A CN 103198347 B CN103198347 B CN 103198347B
- Authority
- CN
- China
- Prior art keywords
- delay
- trigger
- signal
- clock
- detecting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
各种实施例涉及用于安全设备的防篡改电路,所述电路包括:信号延迟检测器;时钟延迟检测器;时钟占空比检测器;以及保护单元,所述保护单元从所述信号延迟检测器、时钟延迟检测器和所述时钟占空比检测器接收错误指示,其中所述保护单元在接收所述错误指示时指示对安全设备的篡改。
Description
技术领域
在此公开的各种示例实施例通常涉及安全设备防篡改电路。
背景技术
安全性是安全设备的重要特征。智能卡是广泛使用的安全设备的一个示例。在几年前,非接触式智能卡以电子标签的形式出现。目前,非接触式智能卡可用于电子票务、交通和访问控制等领域。最近,他们已经开始用于电子支付交易。
接触式和非接触式智能卡都容易收到安全攻击。需要在各种安全应用中防止安全攻击,例如电子支付、电子护照、传统的银行业或者汽车安全。智能卡可以以硬件令牌(hardware token)的形式提供安全性。可以在所述智能卡中使用加密术来保护信息免受未经授权的公开。明文(plain text)可以经由加密算法变成密文(cipher text),以及然后使用相同的方法解密回明文。这样,在智能卡与读取器之间的实际数据交换通道可能不是“用明码的(in the clear)”,因此不能被未经授权的第三方或者窃听者读出。
在智能卡上可获得的少量存储器和功率限制了在所述智能卡上使用的加密算法的大小。这使得加密算法的破坏(breach)更容易一点。因此,存在反黑客的现有技术,解决所述通信的加密部分,但是它不针对物理攻击,例如在信息尚未加密的智能卡中分接(tapping)内部信号。
发明内容
因此,需要安全设备防篡改电路,所述电路检测并且阻止安全设备(诸如智能卡)的物理攻击和/或逆向工程。提供了安全设备防篡改电路的实施例,所述电路使得安全设备能够抵抗物理攻击。
描述了各种示例实施例的简要总结。在以下的总结中可能做出某些简化和省略,旨在强调和介绍各种示例实施例的某些方面,但是不限制本发明的范围。在后面的章节中将进行优选示例实施例的详细描述,足以使本领域普通技术人员实施和使用本发明的概念。
各种实施例还可以涉及一种用于安全设备的防篡改电路,所述电路包括:信号延迟检测器、时钟延迟检测器、时钟占空比检测器以及保护单元,所述保护单元从所述信号延迟检测器、时钟延迟检测器和所述时钟占空比检测器接收错误指示(error indication),其中所述保护单元在接收所述错误指示时指示对安全设备的篡改。
各种实施例还可以涉及一种用于安全设备的防篡改电路,包括:延迟单元,对来自芯片导线的信号进行延迟,其中所述延迟使在所述芯片导线上的所述信号是时序关键的(timing critical);第一触发器,配置用于接收来自所述延迟单元的已延迟信号以及时钟信号;第二触发器,配置用于接收来自所述延迟单元的已延迟信号以及已延迟时钟信号;以及XOR门,配置用于接收来自所述第一触发器和所述第二触发器的输出数据,其中如果在所述第一触发器的输出数据与所述第二触发器的输出数据之间存在差异,所述XOR门就输出错误指示。
各种实施例还可以涉及一种用于防止篡改安全设备的方法,所述方法包括:对在所述安全设备中芯片导线上的信号进行延迟,使得在所述芯片导线上的信号变成时序关键的;在第一触发器中加载来自己延迟信号的数据;在第二触发器中加载来自己延迟信号的数据;对所述第一触发器进行计时;在对所述第一触发器进行计时之后对所述第二触发器进行计时;比较来自所述第一触发器和所述第二触发器的已计时输出;以及如果来自所述第一和第二触发器的输出是不同的,就输出错误指示。
各种实施例还可以涉及一种用于防止篡改安全设备的方法,所述方法包括:检测在芯片导线上的信号延迟;使用低通滤波器检测时钟信号中的延迟;使用已延迟锁定回路检测时钟信号形状中的变化;以及如果检测到芯片导线上的信号延迟、检测到时钟信号中的延迟或者检测到时钟信号形状的变化就输出错误指示。
附图说明
为了更好地理解各种示例实施例,将对附图进行参考,其中:
图1阐释了芯片导线上信号的寄生效应;
图2阐释了芯片导线上分接信号的附加寄生效应;
图3阐释了安全设备防篡改电路的实施例的方框图;
图4阐释了芯片导线上信号的寄生效应和延迟元件;
图5阐释了信号延迟检测器的实施例;
图6阐释了时序图,示出了在正常操作下所述信号延迟检测器的操作;
图7阐释了时序图,示出了当在所述芯片导线上出现分接时所述信号延迟检测器的操作;
图8阐释了时钟延迟检测器;
图9阐释了在正常操作期间所述时钟延迟检测器的输出;以及
图10阐释了当所述时钟延迟时所述时钟延迟检测器的输出。
具体实施方式
现在参考附图,其中类似的数字表示类似的部件或者步骤,公开了各种示例实施例的广泛方面。
图1阐释了芯片导线上信号的寄生效应。在安全设备中的芯片导线110具有寄生电阻120和寄生电容130。所述寄生电阻120和寄生电容130形成RC电路,所述RC电路在所述芯片导线110所承载的信号上引入了延迟。这个延迟在图1的图表中示出。所述延迟会导致建立时间,所述建立时间是所述信号达到其所需值所用的时间。
为了攻击所述安全设备,窃听者可能尝试分接芯片导线,所述芯片导线承载敏感的未加密数据。图2阐释了芯片导线上分接信号的附加寄生效应。所述分接210包括寄生电阻220和寄生电容230。所述寄生电阻220和寄生电容230形成了RC电路,所述RC电路在所述芯片导线210所承载的信号上引入了延迟。所述延迟是除了由所述芯片导线110的寄生电阻120和寄生电容130产生的延迟之外的延迟。这些延迟在图2的图表中标示出。
图3阐释了一种安全设备的方框图,所述安全设备包括安全设备防篡改电路的实施例。所述安全设备300可以包括防篡改电路310、控制器360、存储器370以及外部接口380。所述防篡改电路310可以检测所述安全设备的各种类型篡改。所述控制器360控制所述安全设备300的整体操作并且可以包括在安全设备300中使用的任何标准类型的控制器、处理器等。另外,所述控制器360可以执行加密功能。所述存储器370与所述控制器360通信。所述存储器可以包括识别和其他信息。典型地,在安全设备中的所述存储器370会具有各种防护措施来阻止对所述存储器370所包含信息的未经授权的访问。存储在所述存储器370中数据可以是加密的或者未加密的数据。另外,加密密钥也可以被存储在所述存储器370中。所述外部接口380可以允许与所述安全设备300外部的设备通信。所述外部接口380可以是接触式或者非接触式接口。
所述防篡改电路310可以包括信号延迟检测器320、时钟延迟检测器330、时钟占空比检测器340和保护单元350。所述防篡改电路310可以确定所述安全设备300是否已经被篡改,并且如果是的话就会通知所述控制器360,使得所述控制器可以采取行动来阻止篡改。这种行动可以包括复位所述安全设备300、暂停所述安全设备300的操作或者删除加密密钥。
如上关于图1和图2所述,在芯片导线110上的寄生电阻和寄生电容会造成所述信号中的延迟。典型地,所述电路的设计考虑了可能由在所述芯片导线110上的寄生效应产生的延迟。如果在所述芯片导线110上的所述信号的延迟变得太大,就会发生建立时间错误。因此,可以将延迟故意地叠加到芯片导线上的信号,使其仅仅避免了建立时间错误。在这种情况下,如果分接所述芯片导线110,那么由于分接的寄生效应导致的附加延迟将引起建立时间错误。因此,可以检测出现在所述芯片导线110上的分接。
图4阐释了芯片导线信号上由于寄生效应产生的延迟和延迟元件。延迟元件440可被放置在所述芯片导线110上来增加附加的延迟量,使得在正常操作期间所述芯片导线110上的信号正好满足所述建立时间要求。这在图4的图表中示出。
图5阐释了信号延迟检测器的实施例。所述信号延迟检测器320可以包括延迟元件440、第一触发器510、第二触发器520和XOR门530。所述第一触发器510可以接收来自所述延迟单元440的已延迟输入信号和时钟信号clk。所述时钟信号clk可以触发所述第一触发器510的操作。所述第二触发器520也可以接收来自所述延迟单元440的已延迟输入信号和已延迟时钟信号clk d。所述已延迟时钟信号clk d可以触发所述第二触发器520的操作。所述已延迟时钟信号clk d可以使所述第二触发器520的输出相对于所述第一触发器510的输出进行延迟。所述XOR门530可以接收所述第一触发器510和所述第二触发器520的输出。所述XOR门530可以产生输出,所述输出表示所述第一触发器510和第二触发器520的输出是相同的还是不同的。
可以使用图5和图6来解释所述信号延迟检测器320的操作。图6阐释了时序图,示出了在正常操作下所述信号延迟检测器的操作。通过设计,所述第一触发器510可以是时序关键的。因此对于正确的执行,需要所述信号在某个有限的时间窗口内是可用的。通过设计,由已延迟时钟clk d触发的所述第二触发器520可以是时序容忍的(timingtolerant)。
因此,如图6所示,包括数据D1的所述输入信号可被同时输入至所述第一触发器510和所述第二触发器520。由于可通过所述延迟元件440插入的所述延迟,所述数据D1可以正好在所允许的建立时间要求内到达所述第一触发器510的输入。然后在下一个周期中,所述数据D1可以在所述第一触发器510的输出上可用。同时,所述输入数据D1可以到达所述第二触发器520的输入。因为可以用所述已延迟时钟clk d触发所述第二触发器520,所述输入数据D1可以在所述第二触发器所允许的建立时间要求内达到,并且所述数据D1可以在所述第二触发器520的输出处可用。
来自所述第一触发器510和所述第二触发器520的输出可以通过所述XOR门530接收。所述XOR门530可以比较所述两个输出,如果没有差异,所述XOR门530的输出可以为低。当然,也可以反转所述XOR门530的逻辑,使得如果没有差异,所述XOR门530的输出可以为高。另外,只有当所述已延迟时钟clk d为高时,所述XOR门530的输出评估才可能发生。
图7阐释了时序图,示出了当在所述芯片导线110上出现分接时所述信号延迟检测器的操作。由于所述信号分接,可以将包括输入数据D1在内的所述输入信号延迟超过所允许的建立时间要求。因此,所述第一触发器510可能错过所述时序期限并且可能使其数据D1的输出延迟至下一个周期。因为所述第二触发器520可以是时序容忍的,所述第二触发器520可以准时接收所述输入数据D1,并且因此仍然可以按照所期望的输出所述数据D1,从而导致所述第一触发器510和所述第二触发器520的输出中的差异。所述差异可以由所述XOR门530确定,并且所述XOR门530可以设置错误标记。所述错误标记可以指示不期望的行为。结果,所述控制器360可以复位所述安全设备300,暂停所述安全设备300的运行或者删除加密密钥。
在所述安全设备300的设计期间,可以将各种芯片导线标识为需要保护免受窃听者。因此,可以将信号延迟检测器320放置在这些已标识的芯片导线上。
只有所述窃听者不分接所述输入时钟信号或者减慢所述时钟时,所述信号延迟检测器320才工作,这使得所述设计是更加延迟容忍的,允许信号分接。所述时钟延迟检测器330和所述时钟占空比检测器340可用于使免受这种攻击。
所述时钟延迟检测器330可以测量所需的时钟占空比并且检测任何超过所允许变化的频率波动。可以使用在所述时钟树网络中插入的模拟低通滤波器来实现。图8阐释了一种时钟延迟检测器330。所述时钟延迟检测器330可以包括时钟缓冲器720、电阻器730、电容器740和电压监测器750。所述电阻器730和电容器740形成低通滤波器。
可以选择所述低通滤波器部件、电阻R和电容C来产生电压变化,所述变化是所述输入电压变化的一半,即V输出峰-峰值(Vopp)=1/2V输入峰-峰 值(Vipp)。可以通过应用以下公式来实现:Tck=2((R*C)*(-ln(2/3))),其中Tck是所述时钟周期。然后所述低通滤波器的输出可以导致Vopp=1/2Vipp。这在图9中被示出。所述电压监测器750可以监测Vopp并且将它与阈值进行比较,所述阈值等于1/2Vipp+百分之几,用于所允许的频率变化容限。如果Vopp超过所述阈值,所述电压监测器750就会输出错误信号至所述保护单元350。
如果所述窃听者延迟所述时钟,所述Vopp就将增加。图10阐释了当所述时钟延迟时所述时钟延迟检测器的输出。如果所述窃听者降低了所述智能卡的时钟频率,使得所述周期是原先周期的2倍,Vopp就会增加使得Vopp>(1/2*Vipp+百分之几)。因此,所述电压监测器750可以检测已经超过所述阈值并且可以输出错误信号至所述保护单元350。
当所述时钟被分接时,由于如上所述的相对于芯片导线的额外低通滤波,Vopp的形状可能会改变。所述时钟占空比检测器340可以检测形状中的这个差异并且如果有变化就发出错误信号。所述时钟占空比检测器340可以使用延迟锁定回路将所述输入时钟与已经用在所述数字设计中的时钟进行比较。如果这个比较(例如通过限制所述时间校准时钟信号之间的差异的阈值)示出所述波形不是相同的,那么所述时钟占空比检测器340可以输出错误信号至所述保护单元350。
所述安全设备300可以只包括所述信号延迟检测器320来识别对所述安全设备300的攻击。在其他实施例中,所述安全设备可以附加地包括所述时钟延迟检测器330或者所述时钟占空比检测器340或者两者皆有。另外,所述安全设备300可以包括多个信号延迟检测器320以便检测在所述安全设备300中多个不同的芯片导线上的延迟。另外,所述安全设备300可以包括多个信号延迟检测器320和时钟占空比检测器340以便识别在所述安全设备300中对各种时钟导线的攻击。此外,所述安全设备可以是智能卡、RFID标签、NFC系统或者任何其他需要抵抗攻击的安全设备。
本领域普通技术人员应当理解,在此任何方框图代表体现本发明原理的阐释性电路系统的概念图。类似地,应当理解任何状态转换图以及诸如此类代表各种过程,所述过程实质上可以在机械可读介质中被代表并且因此由计算机或者处理器执行,无论这种计算机或者处理器是否被明确地示出。
尽管特别参考某个示例方面详细地描述了各种示例实施例,但是应当理解本发明能够具有其他实施例并且其细节能够在各个明显的方面修改。正如本领域普通技术人员容易理解的,当维持在本发明的精神和范围内时,变化和修改会受到影响。因此,上述公开、描述和附图只用于阐述性目的,而不以任何形式限制本发明,本发明只由所述权利要求限定。
Claims (20)
1.一种用于安全设备的防篡改电路,包括:
信号延迟检测器;
时钟延迟检测器;
时钟占空比检测器;以及
保护单元,所述保护单元从所述信号延迟检测器、时钟延迟检测器和所述时钟占空比检测器接收错误指示,其中所述保护单元在接收所述错误指示时指示对安全设备的篡改。
2.根据权利要求1所述的防篡改电路,其中所述信号延迟检测器还包括:
延迟单元,对来自芯片导线的信号进行延迟,其中所述延迟使在所述芯片导线上的所述信号是时序关键的;
第一触发器,配置用于接收来自所述延迟单元的已延迟信号以及时钟信号;
第二触发器,配置用于接收来自所述延迟单元的已延迟信号以及已延迟时钟信号;以及
XOR门,配置用于接收来自所述第一触发器和所述第二触发器的输出数据,其中如果在所述第一触发器的输出数据与所述第二触发器的输出数据之间存在差异,所述XOR门就输出错误指示。
3.根据权利要求1所述的防篡改电路,其中所述时钟延迟检测器还包括低通滤波器和电压监测器。
4.根据权利要求3所述的防篡改电路,其中所述电压监测器将来自所述低通滤波器的峰-峰输出电压与阈值进行比较。
5.根据权利要求1所述的防篡改电路,其中所述时钟占空比检测器还包括延迟锁定回路。
6.一种用于安全设备的防篡改电路,包括:
延迟单元,所述延迟单元对来自芯片导线的信号进行延迟,其中所述延迟使在所述芯片导线上的所述信号是时序关键的;
第一触发器,配置用于接收来自所述延迟单元的已延迟信号以及时钟信号;
第二触发器,配置用于接收来自所述延迟单元的已延迟信号以及已延迟时钟信号;以及
XOR门,配置用于接收来自所述第一触发器和所述第二触发器的输出数据,其中如果在所述第一触发器的输出数据与所述第二触发器的输出数据之间存在差异,所述XOR门就输出错误指示。
7.根据权利要求6所述的防篡改电路,还包括时钟延迟检测器。
8.根据权利要求7所述的防篡改电路,还包括时钟占空比检测器。
9.根据权利要求7所述的防篡改电路,其中所述时钟延迟检测器还包括低通滤波器和电压监测器。
10.根据权利要求9所述的防篡改电路,其中所述电压监测器将来自所述低通滤波器的输出的峰-峰电压与阈值进行比较。
11.根据权利要求8所述的防篡改电路,其中所述时钟占空比检测器还包括延迟锁定回路。
12.一种用于防止篡改安全设备的方法,包括:
对在所述安全设备中芯片导线上的信号进行延迟,使得在所述芯片导线上的信号变成时序关键的;
在第一触发器中加载来自己延迟信号的数据;
在第二触发器中加载来自己延迟信号的数据;
对所述第一触发器进行计时;
在对所述第一触发器进行计时之后对所述第二触发器进行计时;
比较来自所述第一触发器和所述第二触发器的已计时输出;以及
如果来自所述第一和第二触发器的输出是不同的,就输出错误指示。
13.根据权利要求12所述的方法,还包括如果输出错误指示,就复位所述安全设备、暂停所述安全设备的操作或者删除加密密钥。
14.根据权利要求12所述的方法,还包括:
对时钟信号进行低通滤波;
监测已低通滤波的时钟信号的峰-峰电压;以及
如果所述峰-峰电压超过预先确定的阈值,则输出错误指示。
15.根据权利要求14所述的方法,还包括:
使用延迟锁定回路将时钟信号与预先确定的信号特性进行比较,以便确定所述时钟信号与预先确定的信号特性之间的差异是否超过预先确定的阈值;以及
如果所述差异超过所述预先确定的阈值,就输出错误指示。
16.根据权利要求12所述的方法,其中对芯片导线上的信号进行延迟包括基于建立时间要求延迟所述信号。
17.一种用于防止篡改安全设备的方法,包括:
检测在芯片导线上的信号延迟;
使用低通滤波器检测时钟信号中的延迟;
使用延迟锁定回路检测时钟信号形状的变化;以及
如果检测到芯片导线上的信号延迟、检测到时钟信号中的延迟或者检测到时钟信号形状的变化,就输出错误指示。
18.根据权利要求17所述的方法,其中检测时钟信号中的延迟还包括监测低通滤波的时钟信号的峰-峰电压。
19.根据权利要求17所述的方法,还包括如果输出错误指示,就复位所述安全设备、暂停所述安全设备的操作或者删除加密密钥。
20.根据权利要求17所述的方法,其中检测芯片导线上的信号延迟还包括:
对在所述安全设备中芯片导线上的信号进行延迟,使得在所述芯片导线上的信号变成时序关键的;
在第一触发器中加载来自己延迟信号的数据;
在第二触发器中加载来自己延迟信号的数据;
对所述第一触发器进行计时;
在对所述第一触发器进行计时之后对所述第二触发器进行计时;以及
比较来自所述第一触发器和所述第二触发器的已计时输出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/237,122 | 2011-09-20 | ||
US13/237,122 US8378710B1 (en) | 2011-09-20 | 2011-09-20 | Secure device anti-tampering circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103198347A CN103198347A (zh) | 2013-07-10 |
CN103198347B true CN103198347B (zh) | 2015-09-23 |
Family
ID=47357865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210350049.0A Active CN103198347B (zh) | 2011-09-20 | 2012-09-19 | 安全设备防篡改电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8378710B1 (zh) |
EP (1) | EP2573716B1 (zh) |
CN (1) | CN103198347B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9235460B2 (en) | 2012-02-27 | 2016-01-12 | Altera Corporation | Methods and apparatus for automatic fault detection |
US9046570B2 (en) * | 2012-08-03 | 2015-06-02 | Freescale Semiconductor, Inc. | Method and apparatus for limiting access to an integrated circuit (IC) |
US9135431B2 (en) | 2013-07-26 | 2015-09-15 | Apple Inc. | Harmonic detector of critical path monitors |
US9122891B2 (en) | 2013-08-12 | 2015-09-01 | Microsoft Technology Licensing, Llc | Functional timing sensors |
US9741231B2 (en) * | 2014-03-10 | 2017-08-22 | Nxp B.V. | Tamper/damage detection |
US9542637B2 (en) * | 2014-12-31 | 2017-01-10 | Intermec, Inc. | RFID tag with anti-tamper assembly |
US10050981B2 (en) * | 2015-05-04 | 2018-08-14 | Intel Corporation | Attack detection through signal delay monitoring |
US9647653B2 (en) | 2015-06-04 | 2017-05-09 | Apple Inc. | Method for reduced power clock frequency monitoring |
US9692403B2 (en) * | 2015-10-30 | 2017-06-27 | Texas Instruments Incorporated | Digital clock-duty-cycle correction |
CN108075877B (zh) * | 2016-11-15 | 2022-04-29 | 华为技术有限公司 | 一种安全系统及终端芯片 |
EP3340114B1 (fr) * | 2016-12-22 | 2020-09-30 | EM Microelectronic-Marin SA | Circuit rfid a deux frequences de communication muni d'une boucle d'inviolabilite |
US9859890B1 (en) * | 2017-03-10 | 2018-01-02 | Bae Systems Information And Electronic Systems Integration Inc. | Method of preventing unauthorized use of analog and mixed-signal integrated circuits |
US10740499B2 (en) | 2018-03-12 | 2020-08-11 | Nuvoton Technology Corporation | Active shield portion serving as serial keypad |
FR3084520B1 (fr) * | 2018-07-25 | 2020-08-14 | Stmicroelectronics Rousset | Procede de protection d'un circuit integre, et dispositif correspondant |
FR3084521B1 (fr) | 2018-07-25 | 2020-08-14 | Stmicroelectronics Rousset | Procede de protection d'un module de circuit integre et dispositif correspondant |
FR3084492A1 (fr) | 2018-07-30 | 2020-01-31 | Stmicroelectronics (Rousset) Sas | Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant |
US11022637B2 (en) * | 2019-01-10 | 2021-06-01 | Arm Limited | Detection of pulse width tampering of signals |
FR3099259B1 (fr) | 2019-07-24 | 2021-08-13 | St Microelectronics Rousset | Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant |
CN110443080B (zh) * | 2019-08-13 | 2021-03-30 | 艾体威尔电子技术(北京)有限公司 | 一种基于交互式查找表触发的回路网攻击检测系统及方法 |
US11621234B2 (en) | 2020-03-27 | 2023-04-04 | Semiconductor Components Industries, Llc | Chip tampering detector |
CN111800129B (zh) * | 2020-06-22 | 2022-11-11 | 华中科技大学 | 一种支持环境感知的puf单元、puf和混合puf |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963267A (en) * | 1996-09-20 | 1999-10-05 | Thomson Consumer Electronics, Inc. | Delay correction circuit |
JP2003296680A (ja) | 2002-03-29 | 2003-10-17 | Hitachi Ltd | データ処理装置 |
KR100476892B1 (ko) | 2002-04-29 | 2005-03-17 | 삼성전자주식회사 | 데이터의 부정조작을 방지하는 방법 및 그것을 이용한데이터 처리 시스템 |
US7634640B2 (en) | 2002-08-30 | 2009-12-15 | Infineon Technologies Ag | Data processing apparatus having program counter sensor |
JP4122204B2 (ja) * | 2002-09-27 | 2008-07-23 | 松下電器産業株式会社 | 同期回路 |
DE10326089B3 (de) * | 2003-06-10 | 2004-11-18 | Infineon Technologies Ag | Manipulationsüberwachung für eine Schaltung |
FR2868577A1 (fr) | 2004-03-31 | 2005-10-07 | St Microelectronics Sa | Dispositif de detection d'attaque d'une puce de circuit integre |
FR2911979A1 (fr) | 2007-01-29 | 2008-08-01 | St Microelectronics Sa | Procede et dispositif de verification de l'integrite d'un signal logique,notamment un signal d'horloge |
FR2916560B1 (fr) * | 2007-05-21 | 2009-08-07 | Sagem Monetel Soc Par Actions | Cryptoprocesseur a protection de donnees amelioree |
KR100911379B1 (ko) | 2007-06-14 | 2009-08-10 | 삼성전자주식회사 | 반도체 집적 회로의 해킹 검출기 및 그것의 검출 방법 |
GB2452732A (en) | 2007-09-12 | 2009-03-18 | Seiko Epson Corp | Smart-card chip with organic conductive surface layer for detecting invasive attack |
JP4388571B2 (ja) * | 2007-10-31 | 2009-12-24 | Okiセミコンダクタ株式会社 | 高速クロック検知回路 |
JP2009147221A (ja) * | 2007-12-17 | 2009-07-02 | Renesas Technology Corp | 半導体装置 |
FR2948795A1 (fr) | 2009-07-30 | 2011-02-04 | St Microelectronics Rousset | Detecteur d'injection de fautes dans un circuit integre |
EP2290575A1 (en) | 2009-08-31 | 2011-03-02 | Incard SA | IC Card comprising an improved processor |
KR101659840B1 (ko) * | 2010-03-11 | 2016-09-30 | 삼성전자주식회사 | 스큐드 게이트 타입 듀티 교정회로를 갖는 디지털 지연 동기 루프 및 그의 듀티 교정방법 |
-
2011
- 2011-09-20 US US13/237,122 patent/US8378710B1/en active Active
-
2012
- 2012-09-19 CN CN201210350049.0A patent/CN103198347B/zh active Active
- 2012-09-19 EP EP12184989.7A patent/EP2573716B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2573716A3 (en) | 2015-10-28 |
EP2573716B1 (en) | 2019-06-05 |
EP2573716A2 (en) | 2013-03-27 |
CN103198347A (zh) | 2013-07-10 |
US8378710B1 (en) | 2013-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103198347B (zh) | 安全设备防篡改电路 | |
US10769309B2 (en) | Apparatus and method for generating identification key | |
US10733291B1 (en) | Bi-directional communication protocol based device security | |
US9418250B2 (en) | Tamper detector with hardware-based random number generator | |
US8296845B2 (en) | Integrated circuits including reverse engineering detection using differences in signals | |
US9710650B2 (en) | Protection of data stored in a volatile memory | |
JP2003051820A (ja) | 集積回路におけるデータの保護蓄積 | |
KR100476892B1 (ko) | 데이터의 부정조작을 방지하는 방법 및 그것을 이용한데이터 처리 시스템 | |
CN203299865U (zh) | 一种基于puf的银行卡 | |
CN103679010B (zh) | 检测装置 | |
EP1299855B1 (en) | Data-processing arrangement comprising confidential data | |
US11043102B1 (en) | Detection of frequency modulation of a secure time base | |
CN105095949A (zh) | 使用存储器随时间的变化的时间管理 | |
US20060050876A1 (en) | Integrated circuit with coded security signal, security process, corresponding security device and signal coded using a dynamic key | |
CN208092728U (zh) | 用于检测故障的器件和电子芯片 | |
US20050041803A1 (en) | On-device random number generator | |
CN104143354B (zh) | 存储器设备 | |
JPWO2005027403A1 (ja) | 情報処理装置 | |
CN111800272B (zh) | 一种针对ro puf输出响应的可靠性自检电路及方法 | |
US20230153472A1 (en) | Integrated Circuit and Method for Protecting an Integrated Circuit Against Reverse Engineering | |
JP6110965B2 (ja) | 半導体メモリ | |
KR101374470B1 (ko) | 인접 전송선로 간의 크로스토크 차이를 이용한 물리적 복제 불가 함수 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |