CN103679010B - 检测装置 - Google Patents
检测装置 Download PDFInfo
- Publication number
- CN103679010B CN103679010B CN201310302715.8A CN201310302715A CN103679010B CN 103679010 B CN103679010 B CN 103679010B CN 201310302715 A CN201310302715 A CN 201310302715A CN 103679010 B CN103679010 B CN 103679010B
- Authority
- CN
- China
- Prior art keywords
- signal
- driver
- semiconductor device
- comparator
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供一种检测装置,用于检测对半导体装置中的内部信号的攻击。该检测装置包括第一输入端,第二输入端,以及比较单元。第一输入端适用于接收第一信号,第一信号表示在半导体装置的驱动器的第一级的信号,驱动器能够将信号内部驱动到半导体装置。第二输入端适用于接收第二信号,第二信号表示在半导体装置的驱动器的第二级的信号。比较单元适用于比较第一信号和第二信号,并确定第一信号和第二信号相等的时间段,其中,如果所确定的时间段超过预定阈值,则所确定的时间段表示有潜在的攻击。本发明还涉及一种驱动单元、半导体装置以及检测方法。
Description
技术领域
本发明涉及检测装置,用于检测对半导体装置中的内部信号的攻击。
本发明还涉及包括检测装置的驱动单元。
此外,本发明还涉及包括驱动单元的半导体装置。
而且,本发明还涉及检测方法,用于检测对半导体装置中的内部信号的攻击。
背景技术
许多半导体产品都包含必须要保密的重要数据,像用于加密或识别的代码。例如银行卡中用于购票或支付电视应用费用的芯片。在这些领域中使用的芯片可能需要安全认证,以证明自身符合一定的安全标准。对于企图检索代码的各种攻击或对功能的不受控制的改变,必须要实施充分的抵抗措施。可能的攻击方案可以分为感应攻击和强行攻击。感应攻击是通过测量来自芯片的某些信号,如电流消耗、电磁辐射、或信号线的电压探测,以此来从芯片获取保密信息的所有尝试。强行攻击是试图改变操作条件,并从芯片的表现得出结论。
安全芯片可以使用多个传感器来检测这样的攻击尝试,例如,检查环境条件(如电源电压,温度和曝光)。随着高精密设备的可用,及时解析芯片的单个线路的探测成为越来越实际的攻击方案。此外,可以在某些时间点对内部信号进行强行攻击。有些信号具有比较高的或特殊的价值,因为这样的信号可能会访问到最保密的信息。这些例如是连接到存储密钥的锁存器的数据总线和线路。由于全球传感器不能够检测到这样的局部攻击,所以这些信号需要专门的保护。
因此,有可能需要一种改进的检测装置,能够检测到这样的局部攻击,为这样的信号提供保护。
发明内容
本发明的目的是提供一种检测装置和方法,用于检测对半导体装置中的内部信号的攻击,以保护半导体装置中的保密信息。
为了实现上述目的,本发明提供一种检测装置、驱动单元、半导体装置,以及一种检测方法。
根据本发明的示例性实施例,提供一种检测装置,用于检测对半导体装置中的内部信号的攻击,该检测装置包括第一输入端,第二输入端,以及比较单元。第一输入端适用于接收第一信号,第一信号表示在半导体装置的驱动器的第一级的信号,驱动器能够将信号(例如数据总线)内部驱动到半导体装置。第二输入端适用于接收第二信号,第二信号表示在半导体装置的驱动器的第二级的信号。比较单元适用于比较第一信号和第二信号,并确定第一信号和第二信号相等的时间段,如果所确定的时间段超过预定阈值,则所确定的时间段表示有潜在的攻击。
根据进一步的示例性实施例,提供一种驱动单元,用于将数据总线的信号内部驱动到半导体装置。该驱动单元包括驱动器和检测装置,驱动器具有第一级和第二级,第一级与驱动器的第一反相单元和驱动器的第二反相单元之间的内部节点相对应,第二级与驱动器的输出节点相对应,检测装置具有上述特征,其中,第一级和第二级被连接到检测装置。
根据进一步的示例性实施例,提供一种半导体装置。该半导体装置包括具有上述特征的驱动单元,该驱动单元能够驱动与连接到半导体装置的锁存器的数据总线和线路相关联的信号。
根据进一步的示例性实施例,提供一种半导体装置。该半导体装置包括具有上述特征的驱动装置。
根据进一步的示例性实施例,提供一种检测方法,用于检测对半导体装置中的内部信号的攻击。该检测方法包括:通过检测装置的第一输入端接收第一信号,第一信号表示在半导体装置的驱动器的第一级的信号,驱动器能够将信号(例如数据总线)内部驱动到半导体装置;通过检测装置的第二输入端接收第二信号,第二信号表示在半导体装置的驱动器的第二级的信号;通过比较单元比较第一信号和第二信号,并确定第一信号和第二信号相等的时间段,如果所确定的时间段超过预定阈值,则所确定的时间段表示有潜在的攻击。
可以通过计算机程序即软件、或者通过一个或多个特殊的电子优化电路即硬件、或者通过软件组件和硬件组件的混合形式来实现根据本发明的实施例的检测对半导体装置中的内部信号的攻击。
如上文所述,许多半导体产品都包含必须要保密的重要数据,像用于加密或识别的代码。对于企图检索代码的各种攻击或对功能的不受控制的改变,必须要实施充分的抵抗措施。可能的攻击方案可以分为感应攻击和强行攻击。感应攻击是通过测量来自芯片的某些信号,如电流消耗、电磁辐射、或信号线的电压探测,以此来从芯片(半导体装置)获取保密信息的所有尝试。强行攻击是试图改变操作条件,并从芯片的表现得出结论。
虽然可以通过加密算法保护这样的芯片中的外部通信,但是在内部必须对数据采用“明文”的方式来处理。出于性能原因,强的加密方案不能被用于内部数据总线和信号。因此,探测内部信号或对这些信号中强加虚假数据是对安全电路的重要攻击方案。
通常由逻辑驱动器特别是简单的或三态CMOS逻辑驱动器来驱动数据总线的信号。这种驱动器是为定义明确的最大容性输出负载设计的。可以通过高电阻电压测量来探测信号的状态,但这种测量将会增大连接到被探测信号的驱动器的负载电容。
本发明是基于这样的想法来检测探测和强行尝试的,并且在进一步的实施例中,如果检测到攻击,则生成内部报警。检测装置或检测传感器能够检查所连接的电容和信号的实际电压电平。本发明描述了检测这种附加的电容性负载的装置和方法。此外,也能够检测外部强加的信号,也被称为信号的否决(over-ruling)。
可以通过将驱动器的不同级的两个信号进行比较来实施该检测。当没有任何攻击(例如探测)时,这两个信号只在最大的预定时间段具有相同的值。当有攻击时,驱动器的负载电容将会增大,这对应的是两个信号在更长的期间具有相同的值。因此,通过对信号进行比较,可以很容易地检测到增大的量,从而可以检测到潜在的攻击。
在下文中,将对检测装置、驱动单元和半导体装置的进一步的示例性实施例进行说明。然而,这些实施例也适用于检测方法。
比较单元可以包括第一比较器和第二比较器,第一比较器用于接收和比较第一信号和第二信号,第二比较器用于接收和比较第一信号和第二信号。
比较器可以是逻辑门。特别是,第一比较器可以是两输入NOR门,第二比较器可以是两输入AND门。
当第一信号和第二信号是第一逻辑值(例如0)时,第一比较器适用于以第一相等信号来表示;当第一信号和第二信号是不同于第一逻辑值的第二逻辑值(例如1)时,第二比较器适用于以第二相等信号来表示。
每个比较器可以输出相等信号,这取决于输入信号,即第一级和第二级的信号。由于每个比较器指示第一信号和第二信号的一个特定的逻辑值,例如输出值为逻辑1,因此可以很容易使用两个比较器的输出来检测第一信号和第二信号具有相同值即都是逻辑1和逻辑0的时间有多长。如果第一信号和第二信号不相等,则两个比较器的输出可能是逻辑0。因此,如果一个相等信号(即比较器的输出)具有逻辑1,则可以确定该逻辑1值的持续时间并将其与预定阈值进行比较。因此,两个比较器可以表明有潜在的攻击。
比较单元还可以包括第三比较器,第三比较器用于接收和组合第一相等信号和第二相等信号。
第三比较器可以将两个相等信号组合到一个公共输出。因此,可以用一个单一信号来表示有潜在的攻击。
在有潜在攻击的情况下,第三比较器的输出可以对应于用于引发报警的报警信号。
第三比较器的输出可以被用作报警信号。例如,当第三比较器是OR门时,具有逻辑1的输出信号表示有潜在的攻击。也可以使用其他类型的比较器。
第一比较器的输出可以通过第一电容被耦合到公共线,第二比较器的输出通过第二电容被耦合到相同的公共线。
为了避免在正常开关期间误报,如果相等信号的持续时间比预定阈值短,则应当忽略该相等信号。这是可以通过以下方法做到的:将(小)电容增加到第一比较器和第二比较器的输出,并使第一比较器和第二比较器的输出不对称,例如弱p-MOS和相对强的n-MOS。使用两个独立的电容可以允许:相对于驱动器的输入的上升沿和下降沿的阈值,分别调节两个比较器的响应时间。公共线可以例如是地或公共电源线,如VCC或VDD。
检测装置可以进一步包括组合单元,组合单元适用于组合第一相等信号和第二相等信号。
另一种可能的实现方式是将两个相等信号结合到一个单个信号。该单个信号可以被用作报警信号。
检测装置还可以包括滤波单元,滤波单元适用于接收组合单元的输出,以及从接收到的信号中过滤掉短脉冲。
根据该实施例,相等信号的短脉冲可以被过滤掉,以便它们将不会被认为是检测到攻击。短脉冲的出现通常可能是由于开关等原因。
驱动器能够驱动与连接到半导体装置的锁存器的数据总线和线路相关联的信号。锁存器可以适用于存储保密信息。
如上所述,半导体装置的锁存器可以存储保密信息,如密钥。应当保护与这些锁存器、或连接到锁存器的数据总线或线路相关联的驱动器免受攻击,或至少应当能够检测出这样的攻击,并发出警报,正如本发明的实施例中所描述的那样。
在下文中将参考实施例对本发明的上述方面及其他方面进行说明。
附图说明
在下文中,将参考实施例对本发明进行更详细地描述,但本发明并不限于这些实施例。
图1示出了根据本发明的一个示例性实施例的驱动单元。
图2A示出了根据现有技术的驱动单元。
图2B示出了与图2A的驱动单元相对应的信号。
图3A示出了根据本发明的一个示例性实施例的驱动单元。
图3B示出了与图3A的驱动单元相对应的信号。
图4A示出了根据本发明的一个示例性实施例的驱动单元。
图4B示出了与图4A的驱动单元相对应的信号。
具体实施方式
附图中的图示是示意性的。在不同的附图中,相似或相同的元件具有相同的附图标记。
图2A示出了标准信号缓冲器200。输入信号104被反相两次。弱反相器101用来驱动强反相器102的输入,弱反相器101(作为一个例子)由p沟道MOS晶体管201和n沟道MOS晶体管202构成,强反相器102也由两个晶体管203和204构成。强反相器102能够在一定时间内对最大指定的负载电容205充电。图2B示意性地示出了所涉及的信号的时间依赖性。当输入“A”(104)的逻辑状态改变时,内部节点(105)将会立即改变成它的逻辑补码值。输出“Z”(106)将会切换到与输入(104)相同的逻辑值,但具有一些延迟,这取决于所连接的电容。
可以使用图1中所描述的驱动单元100中的检测装置103来检测对信号的攻击,在这种攻击的情况下,负载电容205的电容值增大。
检测装置103包括第一输入端,第一输入端适用于接收第一信号,第一信号表示在半导体装置的驱动器(反相单元101和102)的第一级的信号105检测装置还包括第二输入端,第二输入端适用于接收第二信号,第二信号表示在半导体装置的驱动器的第二级的信号106(Z)。检测装置还包括比较单元,比较单元适用于比较第一信号和第二信号,并确定第一信号和第二信号相等的时间段。如果所确定的时间段超过预定阈值,则所确定的时间段表示有潜在的攻击。检测装置的输出信号107可以被用作报警信号。
如图所示,对于很短的时间,内部反相的信号(105)(在第一级的信号)和输出信号“Z”(106)(在第二级的信号)具有相同的逻辑值。相等的时间与所连接的电容成比例。如图3A和4A中的驱动单元300、400所示,通过在电路中增加两个逻辑比较器301、302,能够检测到该相等。如图3B和4B所示,当(105)和“Z”(106)都是逻辑0时,两输入的NOR门301为逻辑1;当(105)和“Z”(106)都是逻辑1时,两输入的AND门302为逻辑1。如果输出电容205小于规定的最大负载电容,则相等信号的持续时间将小于最大延迟时间“td”。
为了避免在正常开关期间误报,如果相等信号的持续时间比“td”短,则应当忽略该相等信号。如图4A所示,这是可以通过以下方法做到的:将小电容401、402增加到NOR门301和AND门302的栅极输出,并使NOR门301和AND门302的栅极输出不对称,即弱p-MOS和相对强的n-MOS。另外一个OR门403可以将两个相等信号结合到一个共同的“报警”或“错误”输出“F”(404)。使用两个独立的电容可以允许:相对于输入“A”的上升沿和下降沿的“td”分别调节响应时间。另一种可能的实现方式是将两个相等信号结合到一个单个信号,并仅增加一次对短的预期脉冲的过滤。
检测装置的另外的优点是它还可以感测否决攻击(over-ruling attacks),其中驱动器的输出“Z”被强制为它的反相逻辑值。在这种情况中,(105)和输出信号“Z”(106)在甚至更长的时间内具有相同的逻辑值,错误输出“F”(404)可能会引发报警。
该电路可以采用与通常的逻辑门看起来非常相似的方式来设计。该原理图中唯一模拟相似的部分是过滤通常短时间的峰值,即电容401、402以及NOR门301和AND门302中的弱p沟道MOS晶体管。该电容可以像通常的晶体管那样布局设计,弱p沟道晶体管可以由一连串通常尺寸的晶体管来实现。这种方式的布局设计不会通过光学检测被识别为芯片的逻辑区域中的特殊的安全电路。
应当指出的是,术语“包括”不排除其它元件或特征,“一”或“一个”并不排除多个。此外,不同实施例描述的元件可以被组合。
还应当指出的是,权利要求书中的附图标记不应当被理解为限制权利要求的范围。
Claims (14)
1.一种检测装置,用于检测对半导体装置中的内部信号的攻击,其特征在于,该检测装置包括:
第一输入端,
第二输入端,以及
比较单元,
其中,第一输入端适用于接收第一信号,第一信号表示在半导体装置的驱动器的第一级的信号,驱动器能够将信号内部驱动到半导体装置,
第二输入端适用于接收第二信号,第二信号表示在半导体装置的驱动器的第二级的信号,以及
比较单元适用于比较第一信号和第二信号,确定第一信号和第二信号相等的时间段,并比较所确定的时间段是否超过预定阈值,
如果所确定的时间段超过预定阈值,则所确定的时间段表示有潜在的攻击。
2.根据权利要求1所述的检测装置,其特征在于,
比较单元包括第一比较器和第二比较器,第一比较器用于接收和比较第一信号和第二信号,第二比较器用于接收和比较第一信号和第二信号。
3.根据权利要求2所述的检测装置,其特征在于,
当第一信号和第二信号是第一逻辑值时,第一比较器适用于以第一相等信号来表示;当第一信号和第二信号是不同于第一逻辑值的第二逻辑值时,第二比较器适用于以第二相等信号来表示。
4.根据权利要求3所述的检测装置,其特征在于,
比较单元还包括第三比较器,第三比较器用于接收和组合第一相等信号和第二相等信号。
5.根据权利要求4所述的检测装置,其特征在于,
在有潜在攻击的情况下,第三比较器的输出对应于用于引发报警的报警信号。
6.根据权利要求2所述的检测装置,其特征在于,
第一比较器的输出通过第一电容被连接到公用线,第二比较器的输出通过第二电容被连接到相同的公共线。
7.根据权利要求3所述的检测装置,其特征在于,
还包括组合单元,组合单元适用于组合第一相等信号和第二相等信号。
8.根据权利要求7所述的检测装置,其特征在于,
还包括滤波单元,滤波单元适用于接收组合单元的输出,以及从接收到的信号中过滤掉短脉冲。
9.一种驱动单元,用于将数据总线的信号内部驱动到半导体装置,其特征在于,该驱动单元包括:
驱动器,驱动器具有第一级和第二级,第一级与驱动器的第一反相单元和驱动器的第二反相单元之间的内部节点相对应,第二级与驱动器的输出节点相对应,以及
权利要求1所述的检测装置,
其中,第一级和第二级被连接到检测装置。
10.根据权利要求9所述的驱动单元,其特征在于,
驱动器能够驱动与连接到半导体装置的锁存器的线路相关联的信号。
11.一种半导体装置,其特征在于,该半导体装置包括权利要求9所述的驱动单元,
其中,驱动单元能够将信号内部驱动到半导体装置。
12.根据权利要求11所述的半导体装置,其特征在于,
所述信号与连接到半导体装置的锁存器的线路相关联。
13.根据权利要求12所述的半导体装置,其特征在于,
锁存器适用于存储保密信息。
14.一种检测方法,用于检测对半导体装置中的内部信号的攻击,其特征在于,该检测方法包括:
通过检测装置的第一输入端接收第一信号,第一信号表示在半导体装置的驱动器的第一级的信号,驱动器能够将信号内部驱动到半导体装置,
通过检测装置的第二输入端接收第二信号,第二信号表示在半导体装置的驱动器的第二级的信号,以及
通过比较单元比较第一信号和第二信号,确定第一信号和第二信号相等的时间段,并比较所确定的时间段是否超过预定阈值,
如果所确定的时间段超过预定阈值,则所确定的时间段表示有潜在的攻击。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12182221.7A EP2704063B1 (en) | 2012-08-29 | 2012-08-29 | Detection arrangement |
EP12182221.7 | 2012-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103679010A CN103679010A (zh) | 2014-03-26 |
CN103679010B true CN103679010B (zh) | 2016-10-05 |
Family
ID=47115237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310302715.8A Active CN103679010B (zh) | 2012-08-29 | 2013-07-18 | 检测装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9471792B2 (zh) |
EP (1) | EP2704063B1 (zh) |
CN (1) | CN103679010B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9523736B2 (en) * | 2014-06-19 | 2016-12-20 | Nuvoton Technology Corporation | Detection of fault injection attacks using high-fanout networks |
CN107850877A (zh) * | 2015-04-21 | 2018-03-27 | 飞利浦照明控股有限公司 | 识别温度异常 |
US10372587B1 (en) * | 2015-11-09 | 2019-08-06 | The United States Of America As Represented By Secretary Of The Navy | Electronic device monitoring using induced electromagnetic emissions from software stress techniques |
CN107942154A (zh) * | 2017-10-16 | 2018-04-20 | 北京中电华大电子设计有限责任公司 | 一种适用于芯片电磁攻击防护的保护结构和方法 |
RU2704720C1 (ru) * | 2018-10-11 | 2019-10-30 | Общество с ограниченной ответственностью "Инжиниринговые Технологии" | Система и способ обнаружения несанкционированно подключенных устройств в транспортном средстве |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1533525A (zh) * | 2001-12-20 | 2004-09-29 | 松下电器产业株式会社 | 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 |
US7889778B2 (en) * | 2004-03-31 | 2011-02-15 | Stmicroelectronics, Sa | Device for detecting an attack against an integrated circuit chip |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8054099B2 (en) * | 2009-07-29 | 2011-11-08 | The Boeing Company | Method and apparatus for reducing radiation and cross-talk induced data errors |
-
2012
- 2012-08-29 EP EP12182221.7A patent/EP2704063B1/en active Active
-
2013
- 2013-07-18 CN CN201310302715.8A patent/CN103679010B/zh active Active
- 2013-08-26 US US14/010,145 patent/US9471792B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1533525A (zh) * | 2001-12-20 | 2004-09-29 | 松下电器产业株式会社 | 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 |
US7889778B2 (en) * | 2004-03-31 | 2011-02-15 | Stmicroelectronics, Sa | Device for detecting an attack against an integrated circuit chip |
Also Published As
Publication number | Publication date |
---|---|
EP2704063A1 (en) | 2014-03-05 |
US20140068762A1 (en) | 2014-03-06 |
EP2704063B1 (en) | 2015-07-15 |
CN103679010A (zh) | 2014-03-26 |
US9471792B2 (en) | 2016-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103679010B (zh) | 检测装置 | |
CN103198347B (zh) | 安全设备防篡改电路 | |
CN103443801B (zh) | 用于生成识别密钥的装置及方法 | |
CN101477450B (zh) | 随机数发生器 | |
US9419614B2 (en) | Low-power open-circuit detection system | |
JP6050523B2 (ja) | ワンタイムプログラマブル集積回路セキュリティ | |
US10049234B2 (en) | Secure access management of devices | |
WO2021030958A1 (zh) | 电磁故障注入的检测电路、安全芯片和电子设备 | |
DE102020215586A1 (de) | Ein system und verfahren für network intrusion detection auf basis von physikalischen messungen | |
CN101996125B (zh) | 电子电路的活动性监测 | |
US10361163B2 (en) | Circuit and method for detecting tampering or preventing forgery of semiconductor chip | |
TWI783531B (zh) | 藉由系統單晶片積體電路裝置執行之方法及電腦設備 | |
CN103778953B (zh) | Sram的存储单元 | |
US20200285780A1 (en) | Cross domain voltage glitch detection circuit for enhancing chip security | |
EP2208163B1 (en) | Method for controlling a pre-charge process and a respective integrated circuit | |
Hovanes | Aging-Induced Long-Term Data Remanence in SRAM Cells | |
CN104143354B (zh) | 存储器设备 | |
CN104251716B (zh) | 媒介保管盒检测装置 | |
Gao et al. | Detecting recycled commodity socs: Exploiting aging-induced sram puf unreliability | |
US20240203480A1 (en) | Memory power control unit | |
US20120250432A1 (en) | Semiconductor device | |
WO2021248151A1 (en) | Fault injection event detection at a chip and related systems, method and devices | |
CN112329046A (zh) | 安全通信方法、装置、电子设备及计算机可读存储介质 | |
CN114553217A (zh) | 电子电路及其设计方法以及在电子电路中的数据处理方法 | |
CN111800272A (zh) | 一种针对ro puf输出响应的可靠性自检电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |