JP2003051820A - 集積回路におけるデータの保護蓄積 - Google Patents

集積回路におけるデータの保護蓄積

Info

Publication number
JP2003051820A
JP2003051820A JP2002167023A JP2002167023A JP2003051820A JP 2003051820 A JP2003051820 A JP 2003051820A JP 2002167023 A JP2002167023 A JP 2002167023A JP 2002167023 A JP2002167023 A JP 2002167023A JP 2003051820 A JP2003051820 A JP 2003051820A
Authority
JP
Japan
Prior art keywords
data
physical
integrated circuit
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002167023A
Other languages
English (en)
Inventor
William Orlando
オルランド ウィリアム
Luc Wuidart
ヴィダール リュク
Michel Bardouillet
バルドゥイエ ミシェル
Pierre Balthazar
バルタザール ピエール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JP2003051820A publication Critical patent/JP2003051820A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G06F21/123—Restricting unauthorised execution of programs by using dedicated hardware, e.g. dongles, smart cards, cryptographic processors, global positioning systems [GPS] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 集積回路に蓄積される少なくともひとつの第
１データを保護する方法を提供する。 【解決手段】 第１データを蓄積するときに、物理パラ
メータの少なくともひとつのネットワークから得られる
少なくともひとつの第２物理データと組合せ、この組合
せの結果のみを蓄積し、読出しモードでは、蓄積された
結果を取出し前記第２物理データを使用して第１データ
を復元する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路例えばス
マートカードにおける秘密データの保護に関する。「秘
密データ」は、本発明では、データ又はアドレスをあら
わし、秘密を守ることが所望されるデジタルワードをい
う。
【０００２】
【従来の技術】ＣＰＵの外部のメモリ、それが揮発性で
あれ非揮発性であれ、に保存されるデータを暗号化する
方法が知られている。その方法によると、データをメモ
リから使用不可能な物理的手段（データを秘密にするた
めの電気センサ手段でアタックすることにより）により
データを直接読み出す。この方法の欠点はデータ暗号キ
ーを非揮発メモリ（例えばＥＥＰＲＯＭ又はＯＴＰメモ
リ）に保存しなければならないことである。キー自身が
物理的アタックで得られるので、これはシステムの弱点
となる。
【０００３】安全性を高めるために、実際の暗号キーを
スクランブルすることが行なわれている。しかし、スク
ランブル条件は全ての集積回路チップに対して同じであ
る。従って、侵害者にとっては、認証されたチップの非
揮発メモリからキーを取得して、そのキーを認証されな
い方法で工業的に再生されたチップにコピーしてクロー
ン又は模倣すること、又は暗号エレメントを推測するこ
とができる。
【０００４】
【発明が解決しようとする課題】本発明の目的は集積回
路内のデータを保護してデータに対する侵害を避ける方
法を提供することにある。
【０００５】特に、本発明は集積回路チップの内部又は
外部のメモリに保存されるデータのマスク、符号化、ス
クランブル、暗号化等をする方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、メモリに少なくともひとつの第１データ
を蓄積する方法において、集積回路の少なくともひとつ
の物理的パラメータネットワークから得られる少なくと
もひとつの第２物理データを前記第１データと組合せ、
この組合せの結果のみを蓄積する方法を提供する。
【０００７】本発明の実施例によると、前記第２物理デ
ータは、前記物理的パラメータネットワークを集積化す
る前記集積回路の物理的及び製造上のばらつきに敏感で
ある。
【０００８】本発明の実施例によると、前記第１データ
がプログラムのアドレスである。
【０００９】本発明の実施例によると、プログラムをメ
モリに書込むときに、周辺装置のアドレスと、アドレス
テーブルの保護されたアドレスに関連する復号回路のア
ドレスとを置換する。
【００１０】本発明の実施例によると、少なくともひと
つの周辺アドレスを物理データと組合せて保護し、保護
されたアドレスを前記アドレステーブルに蓄積する。
【００１１】本発明の実施例によると、前記第２物理デ
ータは一時的に蓄積される。
【００１２】本発明の実施例によると、蓄積に用いられ
る前記組合せは１度だけ利用可能にされる。
【００１３】本発明の実施例によると、前記物理データ
は集積回路の外部からアクセス不能である。
【００１４】本発明の実施例によると、前記物理データ
は同じバッチの全てのチップに共通である。
【００１５】本発明の実施例によると、前記物理データ
は同じバッチの中でチップ毎に異なる。
【００１６】本発明の実施例によると、前記第１データ
を蓄積するメモリは前記集積回路の内部にある。
【００１７】本発明の実施例によると、前記第１データ
を蓄積するメモリは前記集積回路の外部にある。
【００１８】本発明は、又、蓄積された結果を読出し、
前記第２物理データを使用して該結果を復号し、前記第
１データを復元する、データを読出す方法を提供する。
【００１９】本発明は、又、蓄積される少なくともひと
つの第１データを保護する方法を提供する。
【００２０】本発明の実施例によると、方法は集積回路
に蓄積される秘密データの保護に適用される。
【００２１】本発明は、又、少なくともひとつの物理的
パラメータネットワークと、保護される少なくともひと
つの第１データを前記ネットワークにより提供される第
２物理データの手段により符号化するための少なくとも
ひとつの組合せ器と、読出しモードで前記物理データを
再利用して前記第１データをクリアな形態で復元するた
めの少なくともひとつの復号器と、を有する、集積回路
を提供する。
【００２２】本発明の実施例によると、前記保護される
データを蓄積するための少なくともひとつの第１メモリ
を有する。
【００２３】本発明の実施例によると、前記集積回路の
前記第１メモリに保護されるデータを書込んだ後、前記
組合せ器の動作を非有効化する手段がもうけられる。
【００２４】本発明の実施例によると、プログラムを蓄
積する第２メモリがもうけられ、前記第１メモリは前記
物理データで符号化された形態で蓄積されるアドレスの
テーブルの形態である。
【００２５】
【発明の実施の形態】同じ部材は異なる図で同じ符号に
より示される。簡潔のために、発明の理解のために必要
な素子と方法だけが図示され記述される。特に、本発明
により保存されたデータを利用する方法及びデータを処
理するためのアルゴリズムは周知であるので、本発明の
目的である保護対象データに関するものを除き、記述し
ない。
【００２６】本発明の特徴は、データを、物理的パラメ
ータネットワークから得られるデジタルワードと組合せ
ることにより集積回路チップ内に保存されるデータを符
号化することにある。
【００２７】物理的パラメータネットワークは、ＵＳＰ
６，１６１，２１３で公知で、集積回路チップの製造に
関連する量（一般にアナログ量）を提供する。物理的ア
ナログネットワークで与えられる量は技術上及び製造上
のばらつきに感度を有し、従って、チップバッチ（ウエ
ハー又はウエハー群）毎に相違し、又は同じバッチの中
のチップ毎に異なる。
【００２８】物理的パラメータネットワークは、データ
が正当な集積回路チップから来たものであることを保証
する認証方法として公知である。特に、物理的パラメー
タネットワークは認証された製造に特有の技術パラメー
タを再生することができない集積回路のクローンの大規
模な侵害製造を検出するために用いられる。従来、物理
的パラメータネットワークはチップの識別子の提供に用
いられ、外部装置（例えば、スマートカードリーダ）が
集積回路チップが認証された製造からのものであること
を可能としていた。
【００２９】本発明によると、物理的パラメータネット
ワークは、集積回路の製造に関連する値（デジタルワー
ドで変換可能）を少なくとも提供する。この値は可溶性
ネットワーク又はアナログと異なって、デジタルワード
はチップを目視することによっては検出できないという
意味で観察することはできない。
【００３０】本発明によると、蓄積されるデータは、従
来の方法によるクリアな及び単なる暗号化で蓄積される
のではない。侵害者にとって完全に理解不能で利用不能
な形で蓄積される。それは、組合されるデジタルワード
が集積回路チップに特有だからである。さらに、物理的
パラメータネットワークは好ましくは技術的及び製造プ
ロセスのばらつきに敏感である。符号化に使われるワー
ドは集積回路の製造に関連している。
【００３１】本発明によると、「符号化」は、保護され
るデータ及び物理的パラメータネットワーク（必要なら
ば他のデータを使って）から来るデータに適用される任
意のデジタル処理をいう。簡単のために、「符号化」
は、本発明では、組合せ、暗号化等、スクランブル、マ
スク、及びより一般にデータの保護を含む。
【００３２】本発明によると、組合せを構成した集積回
路の内部又は外部のメモリに保存されたデータを読み出
すには、物理的パラメータネットワークにより提供され
るデジタルワードを再度使用して保護されたデータを復
号し、通常用いられる回路に平文のクリアな形態に提供
することが必要である。
【００３３】好ましくは、物理的パラメータネットワー
クで提供されるデジタルワードは集積回路に永久に保存
されるのではなく、保護データの保存又は読取りのみの
ために一時的に生成される。このデジタルワードはチッ
プからくるのではない（パッドでは利用可能ではな
い）。チップが製造されたときから自己保護される。さ
らに、保護されるデータを書込むときに知られる必要も
ない。
【００３４】下記では、保護されるデータを蓄積するメ
モリは組合せを構成する回路と一体である場合について
記述する。しかし、これは外部メモリの場合に容易に転
換することができる。
【００３５】図１は本発明による蓄積方法の実施例のブ
ロック図を示す。
【００３６】符号化形態で蓄積されるデータｄは集積回
路チップに入力される（ブロック１，ＩＮ）。このデー
タは集積回路の外の任意の装置から来る。本発明の第１
実施例は認証される集積回路の中のプライベートキー
と、このプライベートキーに対応して外部装置に蓄積さ
れるパブリックキーを使用する方法に関する。この例で
は、データｄは、従来は集積回路チップ（一般にはＥＥ
ＰＲＯＭメモリ）に永久に保存されるプライベートキー
により形成される。プライベートキーは集積回路チップ
に書込まれるときに安全システムにより提供される。
【００３７】本発明によると、データｄはメモリ２（Ｍ
ＥＭ）に直接には蓄積されず、集積回路チップの物理的
パラメータネットワークにより提供される量の測定値
（ブロック４，ＭＥＳ）からくる物理データｐと組合さ
れる（ブロック３，ＣＯＭＢ）。値ｆ（ｄ，ｐ）はこの
組合せの関数で、メモリ２（例えばＥＥＰＲＯＭ）に蓄
積される。データｄ及び／又はデータｐが２つのチップ
で異なるので、この組合せはチップ毎に異なる。
【００３８】図２は本発明により符号化されて蓄積され
たデータを取り出す方法を図１と比較して示す。蓄積さ
れたデータｆ（ｄ，ｐ）はメモリ２から読取され、復号
されて（ブロック５，ＤＥＣＯＤ）、それを必要とする
応用（ブロック６，ＡＰＰＬＩ）にデータｄとして提供
される。本発明によると、復号化５は符号化の逆の動作
を適用することにより行なわれ、従って、物理的パラメ
ータネットワークで提供される量の新しい測定値（ブロ
ック４，ＭＥＳ）により提供される物理データｐを再利
用することによって行なわれる。
【００３９】本発明の好ましい実施例によると、保護さ
れるデータの符号化形態での蓄積のための組合せ（図１
のブロック３）は、最初の蓄積のときにのみアクセス可
能である。例えば、ヒューズ又はこれと等価な装置によ
り、最初の使用の後は組合せ装置を機能的に禁止する。
これは保護データの侵害に対する安全を更に改善する。
【００４０】蓄積されるデータｄを物理的パラメータネ
ットワークにより提供される量に従って符号化すること
の利点は、符号化に使われる２進ワードがチップ毎又は
少なくともチップバッチ毎に異なることにある。従っ
て、蓄積キーをあらわす２進ワードはデータｄの蓄積の
ときにこのワードが書込まれたチップでのみ使用可能で
ある。
【００４１】本発明の別の利点は、物理的パラメータネ
ットワークで提供される２進ワードの一時的発生によ
り、符号化をチップ毎に個別化するパラメータｐは侵害
者が静的に得ることができないことにある（つまり、使
用しないときは見ることができない）。
【００４２】本発明の別の利点は、この個別化パラメー
タが非常に稀にしか使用されないことである。実際、保
護データの書込みと読出しのときにのみ発生する。従っ
て侵害が困難である。
【００４３】本発明の別の利点は物理データｐがチップ
の外に出ないことである。
【００４４】図３は本発明の第１実施例における集積回
路チップ１０を示す。この例は、蓄積及び読取り方法の
ＥＥＰＲＯＭ１１に蓄積されるキー（例えば非対称暗号
化プロトコル，ＲＳＡ）のスクランブルへの応用に関す
る。
【００４５】集積回路チップをプライベートキーの導入
により個別化すると、キーが安全装置（図示なし）によ
り回路１３に提供され、本発明により、スクランブル、
マスク、符号化、暗号化又は組合せ（ＣＯＭＢ）が行な
われる。回路１３は更に、チップと一体の物理的パラメ
ータネットワーク１７に結合してデジタルデータを蓄積
するレジスタ１４（ＲＥＧ）から来る２進ワードｐを受
けとる。回路１３で実行される組合せの結果ｆ（ｄ，
ｐ）はＥＥＰＲＯＭ１１に提供される。
【００４６】本発明の好ましい実施例によると、ひとた
びプライベートキーがスクランブル形態でＥＥＰＲＯＭ
に蓄積されると、組合せ回路１３は非有効化される。こ
れが、図３で、回路１３とキーの保存に必要な他の接続
とが点線で示される理由である。これらの素子はチップ
の個別化のみのために使用される。
【００４７】別の実施例によると、いわゆる個別化素子
は活性を維持し、保護データを製品の寿命の間登録する
ことを可能とする。
【００４８】この蓄積されたキーを通常の認証方法で読
出し利用可能とするために、集積回路チップ１０は復号
回路１５を含み、キーを通常の暗号ユニット（ＣＲＹＰ
ＴＯ）１６に送り返す。該暗号ユニットは本発明の方法
で蓄積された保護データの応用をあらわす。回路１５
は、回路１３と同様に、レジスタ１４からの物理データ
ｐを読取り要求毎に受けとる。それは、ＥＥＰＲＯＭか
らの蓄積データｆ（ｄ，ｐ）を復号してキーを復元す
る。
【００４９】本発明の好ましい実施例によると、物理的
パラメータネットワークから取出される物理データｐは
レジスタ１４に一時的にのみ蓄積される。第１実施例に
よると、チップの給電がなくなると揮発性レジスタ１４
が消去される。従って、チップがスマートカードリーダ
からとり出されるたび毎にこのデータは消滅する。第２
実施例によると、一時化装置をもうけて、チップがリー
ダ内にあるときでも物理データｐをレジスタ１４から消
去させ、しかし、所定時間の後、回路１５が読取りモー
ドでその利用を可能とする。
【００５０】別の実施例によると、レジスタ１４を省略
して、ネットワーク１７の対応するビットが直接スクラ
ンブル及び復号回路１３，１５に送られる。
【００５１】物理的パラメータネットワークの好ましい
実施例が図５に関連して示される。しかし、例えば、電
気パラメータの測定を含む従来の物理的パラメータネッ
トワークを使用することも可能である。それは、例え
ば、トランジスタのスレッシュホルド電圧の測定値、抵
抗又は浮遊容量の測定値、電流源により提供される電流
の測定値、時定数の測定値（例えばＲＣ回路）、補助周
波数の測定値等である。これらの特性は技術的及び製造
プロセスのばらつきに感度を有するので、考慮される電
気パラメータは製造に特有であり、少なくとも、製造の
結果である集積回路の署名、又は各チップの個別の署名
を形成する。物理的パラメータネットワークの実現は、
抵抗、浮遊容量等の形態でネットワークにあらわされる
電気パラメータの測定を含めて、公知である。時間の測
定値を使用する回路も物理的パラメータネットワークと
して使用することができる。例えば、ＥＥＰＲＯＭメモ
リの読出し／書込みの時間が測定される。このタイプの
物理的パラメータネットワークの例はＵＳＰ５，８１
８，７３８に記述されている。図５と図６に関連して記
述される物理的パラメータネットワークの好ましい実施
例において、物理データは、所望により、製造バッチに
リンクし、又はチップ毎に個別化される。
【００５２】図４は本発明の第２実施例の集積回路チッ
プ２０を示す。この実施例では、本発明の実施により保
護形態で蓄積されるデータは集積回路チップ２０の非揮
発メモリ２１（ＲＯＭ）に蓄積されるプログラムのアド
レスＡＤＤである。従って、この例ではＲＯＭに蓄積さ
れるプログラムを保護して、このプログラムの認証され
ない複写を避け、このプログラムで使用されるアルゴリ
ズム（例えば暗号化アルゴリズム）の侵害と理解をより
困難とする。
【００５３】図３の例と同様に、集積回路チップ２０に
蓄積されるアドレスＡＤＤは組合せ又は符号化回路１３
（ＣＯＭＢ）に送られる。回路１３は、前と同様に、物
理的パラメータネットワーク１７（ＰＰＮ）のパラメー
タの測定値により提供されるデータを一時的に蓄積する
レジスタ１４からの物理データを受けとる。アドレスＡ
ＤＤとデータｐとの組合せの結果はアドレステーブル１
８（ＡＤＤ−ＴＡＢＬＥ）にスクランブルされたアドレ
スＡＤＤ’の形で蓄積される。
【００５４】ＲＯＭ２１に蓄積されるコード（プログラ
ム）を書込むときに、あるアドレス（例えば周辺装置の
アドレス）が、アドレステーブル１８の各ラインに対応
する識別子と各々関連させることにより、復号回路１５
（ＤＥＣＯＤ）のアドレスと置換される。テーブル１８
には対応する周辺装置のスクランブルされたアドレス
（ＡＤＤ’）が蓄積される。図４の実施例では、復号回
路１５（ＤＥＣＯＤ）とテーブル１８の位置１８ａを使
用する読取り動作ＲＥＡＤが示されている。
【００５５】チップ２０が個別化のときに、組合せ回路
１３は異なるアドレスをテーブル１８に蓄積する前にス
クランブルする。テーブル１８におけるこれらのアドレ
スの位置のみが蓄積のためにチップに提供される。
【００５６】プログラムの使用の際には、実行ラインが
復号回路１５のアドレスを使用すると、回路は物理デー
タｐをネットワーク１７から取出すことを図示しない手
段により始める。又、回路１５はテーブル１８のプログ
ラム実行ラインにより提供される位置１８ａからスクラ
ンブルされたアドレスＡＤＤ’を読取る。次に回路１５
は復号化されたアドレスＡＤＤをＣＰＵ（図示なし）に
与え、ＣＰＵは周辺装置の実際のアドレスで必要な命令
を実行する。従って、本発明の実現により、アドレシン
グは間接的に実行される。
【００５７】本発明のプログラムの保護の応用の際の利
点は、極秘のアドレスが非揮発メモリにクリアに蓄積さ
れないことである。
【００５８】従って、このメモリに蓄積された符号の分
解は周辺装置のアドレスを含まず、ＲＯＭに蓄積された
プログラムを検査して応用のアルゴリズムを侵害するこ
とは更に困難となる。
【００５９】応用に特有なこれらの利点に加えて、デー
タの蓄積に関して記述したのと同じ利点が得られる。特
に、符号化はチップ毎に異なり、又は少なくとも製造バ
ッチ毎に異なる。
【００６０】図５は本発明による物理的パラメータネッ
トワークの好ましい実施例の電気ダイヤグラムを示す。
この例では、ネットワーク１７は単一の入力端子４２に
よりデジタル信号Ｅを受信して、レジスタ１４に蓄積す
る物理データｐを発生する。本発明の実施のために、信
号Ｅは、図６Ａと図６Ｂに示されるように、発生毎に少
なくともひとつのエッジを含まなければならない（つま
りメモリ１１からの保護データの読取り又は書込み毎
に）。
【００６１】回路１７は所定数のビットにより２進コー
ドＢ１，Ｂ２，…，Ｂｉ−１，Ｂｉ，…，Ｂｎ−１，Ｂ
ｎを直接提供する。各ビットＢｉは回路１７の当該ビッ
トに対応する端子４３１，４３２，…，４３ｉ−１，４
３ｉ，…，４３ｎ−１，４３ ｎに提供される。従って、
回路１７は２進コードを並列に提供する。
【００６２】共通入力端子４２を端子４３ｉに接続する
電気パスＰ１，Ｐ２，…，Ｐｉ，…，Ｐｎはコードの同
じランクの各ビットＢｉに関連している。
【００６３】従って、電気パスの異なる遅延により、入
力信号Ｅをトリガーするエッジが異なる時刻に異なる出
力に再生される。
【００６４】回路１７の出力の情報は、異なる電気パス
の理論的平均遅延にほぼ対応する時刻に、同期して読出
すことができる。図５の実施例では、平均電気パス４４
（Ｃ ０）がもうけられて、入力信号Ｅをトリガーするエ
ッジの発生からの読取り時間を設定する。
【００６５】例えば、パス４４は回路１７の入力４２を
フリップフロップ４５１，４５２，…，４５ｉ，…，４
５ｎの端子Ｃｋに接続し、ここで各フリップフロップは
対応する電気パスＰ１，Ｐ２，…，Ｐｉ，…，Ｐｎに属
し、回路１７の出力端子４３ １，４３２，…，４３ｉ，
…，４３ｎを形成する出力Ｑに対応する。この実施例で
は、各電気パスＰｉは、回路の入力４２をパスの対応す
るフリップフロップの入力Ｄに接続する遅延素子４６１
（Ｃ１），４６２（Ｃ２），…，４６ｉ（Ｃｉ），…，
４６ｎ（Ｃｎ）を含む。遅延素子４６ｉは相互に異なる
遅延時間を有する。実際、フリップフロップ４５ｉは好
ましくは同じ構造を有する。しかしそれらは入力信号の
遅延に関係し、素子４４により導入される遅延に関連し
て回路１７の対応する出力端子に到達する。
【００６６】入力信号Ｅのエッジが印加されると、この
エッジは異なる時刻にフリップフロップの対応するＤ入
力に到達する。異なるフリップフロップの入力状態の読
取りは素子４４でこの時遅延した信号によって同期す
る。この理由により、遅延Ｃ０は異なる素子４６ｉの平
均遅延に対応する。
【００６７】図５の例で、回路１７の異なる出力４３ｉ
はレジスタ１４の入力に独立に接続され、得られた２進
コードつまり回路の出力のひとつに対応するビットＢｉ
を蓄積する。
【００６８】図６Ａと図６Ｂは図５の回路１７の動作の
時間ダイアグラムを示す。図６Ａと図６Ｂは信号Ｅの形
と、異なる遅延素子の出力信号を示す。図６Ａと図６Ｂ
の実施例では、４ビットの２進コードを示す。時間ダイ
アグラムは、Ｃ０，Ｃ１，Ｃ ２，Ｃ３及びＣ４の参照符
号で示す。
【００６９】図６Ａと図６Ｂの違いは、異なる製造の結
果のチップの２つの集積回路の違いを示す。
【００７０】図６Ａでは、時刻ｔ５で上昇エッジが信号
Ｅにトリガーされたと仮定する。このエッジは、異なる
時刻ｔ１，ｔ２，ｔ３，ｔ４に、遅延素子Ｃ１，Ｃ２，
Ｃ３，Ｃ４の出力に対応するＤフリップフロップの異な
る入力にあらわれる。さらに、素子４４（Ｃ０）は時刻
ｔ０でフリップフロップのデータ読取りを開始する遅延
を導入する。遅延Ｃ０より大きな遅延を発生する全ての
パスでは、信号Ｅのエッジが未だ到着していないので、
状態０のビットを提供する。遅延Ｃ０より小さな遅延を
発生する全てのパスでは、遅延Ｃ０が満了する前に信号
Ｅのエッジが対応するフリップフロップの入力に到着す
るので、状態１のビットを提供する。図６Ａの例では、
データｄが書込みか読取りかに従ってスクランブルデー
タ又は復号データｐとして符号１０１０が時刻ｔ０に提
供される。
【００７１】図６Ｂは異なる製造プロセスによる異なる
チップによる同じ回路を示す。ここで得られるコードは
異なっており、例えば００１０である。図６Ｂで、図６
Ａと同じ時刻ｔ５が任意に示される。しかし、対応する
パスＣ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４を介して信号Ｅのエ
ッジが到達する時刻ｔ'０，ｔ'１，ｔ'２，ｔ'３，ｔ'
４は図６Ａの場合と異なっている。
【００７２】遅延素子Ｃ０は技術的及び製造プロセスの
ばらつきに反応する。しかし、このことは、この遅延が
平均遅延であり、サーチされるコードは任意であるので
本発明の実施には影響しない。実際、本発明により蓄積
されるデータの符号化のために、重要なことは、物理的
パラメータネットワークが、保護されるデータを蓄積す
るときに発生したのと同じ物理データｐを、回路の使用
のときに発生することである。
【００７３】好ましくは、異なるパスＰｉで導入される
遅延は相互に接近して設定して、技術的及び製造プロセ
スのばらつきの結果が異なるコードとなるようにする。
本発明の第１実施例によると、ウエハーの上の全てのチ
ップに対する全ての遅延が同じである。この場合、同じ
バッチのチップは同じパラメータｐを提供し、侵害チッ
プの製造に対する保護となる。本発明の第２実施例によ
ると、遅延はチップ毎に異なる（もちろんくり返しの確
率で物理データｐのビット数に依存する）。この場合、
各チップは固有のランダムな暗号コードを有し、これは
ほとんど解読不能である。実際には、パスは個別化され
又はワードｐのビットをチップ毎に異なるように組合せ
てもよい。遅延の相違は遅延を等しく提供することによ
って減少させてもよい。これにより、遅延は技術的ばら
つきに非常に敏感になり、チップ毎に異なる。
【００７４】別の実施例によると、異なるパスにより導
入される遅延が相互に十分に異なるように選択して、技
術的及び製造プロセスのばらつきに対し敏感でないよう
にすることができる。そして、物理的パラメータネット
ワークは所定の物理データを蓄積する手段として使用す
る。この実施例は他の実施例に比べて安全性は低いが、
除外するべきではない。この実施例は特にチップバッチ
毎の個別化に適用されるが、経済的制限によりチップ毎
の個別化への応用は利点が少ない。
【００７５】図５のネットワーク１７の電気パスの遅延
素子を形成するために、技術的ばらつき又は製造プロセ
スに影響に反応する任意の集積素子を使用することがで
きる。これらは例えば一連の抵抗、キャパシタ、又は単
なるトラックとすることができる。抵抗の場合には、集
積回路の厚みの間の抵抗を使用することができる。しか
し、寸法に関連した抵抗値をもち温度依存の小さなポリ
シリコン抵抗の方が好ましい。もちろん、技術的及び製
造プロセスのばらつきに敏感であれば、遅延素子は他の
形態でもよい。さらに、異なる素子により導入される遅
延の変化範囲の選択は応用と所望の感度に依存する。
【００７６】図５の物理的パラメータネットワークの利
点は特に敏感なことである。実際、異なるパスにより導
入される遅延の検出可能な差は１ピコ秒のオーダであ
る。現在、技術的製造プロセスのばらつきは少なくとも
１０ピコ秒のオーダの差をもたらす。
【００７７】本発明の別の利点は、素子により導入され
るひとつの遅延の時間ドリフトがあっても、回路の結果
は変更されない。実際、全ての素子が同じような構造で
あれば、ばらつきは全ての素子（パス）に対し同じ方向
である。
【００７８】図５の物理的パラメータネットワークの他
の利点は、例えば電圧変化を測定する物理的パラメータ
ネットワークで必要となるようなアナログデジタル変換
器が不要なことである。実際、図５の２進ワードｐは対
応するフリップフロップの出力から直接提供される。
【００７９】もちろん、本発明は種々の変更、修飾、改
良が当業者に可能である。特に、保護されるデータ及び
物理パラメータに適用される組合せ（及び復号）は、従
来の種々の方法から応用に従って選択することができ
る。例えば、単なる連結又は加算、又は複雑な暗号アル
ゴリズムとすることができる。さらに、物理データのサ
イズ（ビット数）はシステムに必要な安全性に依存す
る。図５と図６では前記データは４ビットで示した。し
かし、一般にはもっと大きい（数１００ビット又はそれ
以上のオーダ）。
【００８０】さらに、蓄積レジスタについて記述した
が、これは任意の蓄積素子例えばメモリ又はメモリ部
分、蓄積されるデータの型によって揮発性又は非揮発性
とすることができる。さらに、蓄積素子に対するデータ
の書込み及び読出しは直列又は並列に行なうことができ
る。
【００８１】さらに、本発明の実施に必要な回路の実現
は当業者に容易で上述の機能的記述に従って従来の技術
を使って行なうことができる。
【００８２】最後に、ひとつの保護されるデータ及びひ
とつの物理的パラメータネットワークについて記述した
が、集積回路チップ毎に複数の物理データ（物理パラメ
ータのワード）を使用してもよい（例えば、複数の物理
的パラメータネットワーク又は同じスイッチ可能なネッ
トワーク）。異なるワードは異なる性質（アドレス、デ
ータ、キー等）の素子のスクランブルに使用することが
できる。さらに、複数の復号化及び組合せ回路を提供し
て、同じ物理的パラメータネットワークの大きなビット
数の一部のみを使用すること、又は、ワードのビットの
１又は複数の論理組合せを使用することができる。保護
されるデータの側にも同じ変更が可能で、サポートにリ
ンクし、このサポートの内部又は外部のメモリに蓄積さ
れるデジタルデータに本発明の方法を適用することが可
能である。上述の各変更はもちろん組合せることができ
る。
【００８３】上述の変更、修飾、改良は本開示の一部で
あり、本発明の範囲内である。上述の記述は単なる実施
例であって本発明を限定するものではない。本発明は請
求範囲とその等価体によってのみ限定される。
【図面の簡単な説明】
【図１】本発明によりデジタルデータを蓄積する方法を
示す実施例のブロック図である。
【図２】本発明により蓄積されたデータを読出す方法を
示す実施例のブロック図である。
【図３】本発明による集積回路チップの第１実施例のブ
ロック図である。
【図４】本発明による集積回路チップの第２実施例のブ
ロック図である。
【図５】本発明による集積回路チップの物理的パラメー
タネットワークの実施例を示す。
【図６Ａ】図５のネットワークの動作を示す時間ダイア
グラムである。
【図６Ｂ】図５のネットワークの動作を示す時間ダイア
グラムである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リュク ヴィダール フランス国， 83910 プウリール， ロ ティスマン ル カド， 12番地 (72)発明者 ミシェル バルドゥイエ フランス国， 13790 ルーセット， カ ルティエ フォンジュアーヌ (72)発明者 ピエール バルタザール フランス国， 13100 エクス アン プ ロヴァンス， リュ コンスタンタン， 18番地 Ｆターム(参考） 5B017 AA07 BA07 CA14 5J104 AA12 NA42 PA14

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 メモリ（２，１１，１８）に少なくとも
    ひとつの第１データ（ｄ，ＫＥＹ，ＡＤＤ）を蓄積する
    方法において、 集積回路（１０，２０）の少なくともひとつの物理的パ
    ラメータネットワーク（１７）から得られる少なくとも
    ひとつの第２物理データ（ｐ）を前記第１データと組合
    せ（３，１３）、 この組合せの結果（ｆ（ｄ，ｐ））のみを蓄積すること
    を特徴とする方法。
  2. 【請求項２】 前記第２物理データ（ｐ）は、前記物理
    的パラメータネットワークを集積化する前記集積回路
    （１０，２０）の物理的及び製造上のばらつきに敏感で
    ある、請求項１記載の方法。
  3. 【請求項３】 前記第１データがプログラムのアドレス
    （ＡＤＤ）である、請求項１記載の方法。
  4. 【請求項４】 プログラムをメモリ（２１）に書込むと
    きに、周辺装置のアドレス（ＡＤＤ）と、復号回路（１
    ５）のアドレスとをアドレステーブル（１８）の保護さ
    れたアドレス（１８ａ）に関連して置換する、請求項３
    記載の方法。
  5. 【請求項５】 少なくともひとつの周辺アドレス（ＡＤ
    Ｄ）を物理データ（ｐ）と組合せて保護し、保護された
    アドレス（ＡＤＤ’）を前記アドレステーブル（１８）
    に蓄積する、請求項４記載の方法。
  6. 【請求項６】 前記第２物理データ（ｐ）は一時的に蓄
    積（１４）される、請求項１記載の方法。
  7. 【請求項７】 蓄積に用いられる前記組合せ（３，１
    ３）は１度だけ利用可能にされる、請求項１記載の方
    法。
  8. 【請求項８】 前記物理データ（ｐ）は集積回路の外部
    からアクセス不能である、請求項１記載の方法。
  9. 【請求項９】 前記物理データ（ｐ）は同じバッチの全
    てのチップに共通である、請求項１記載の方法。
  10. 【請求項１０】 前記物理データ（ｐ）は同じバッチの
    中でチップ毎に異なる、請求項１記載の方法。
  11. 【請求項１１】 前記第１データを蓄積するメモリは前
    記集積回路の内部にある、請求項１記載の方法。
  12. 【請求項１２】 前記第１データを蓄積するメモリは前
    記集積回路の外部にある、請求項１記載の方法。
  13. 【請求項１３】 蓄積された結果（ｆ（ｄ，ｐ））を読
    出し、 前記第２物理データ（ｐ）を使用して該結果を復号し
    （５，１５）、前記第１データ（ｄ，ＫＥＹ，ＡＤＤ）
    を復元する、請求項１−１２のひとつの方法で記録され
    たデータを読出す方法。
  14. 【請求項１４】 前記第１データを蓄積するときに請求
    項１−１２のひとつの方法を適用し、 読出しモードで請求項１３の方法を適用する、蓄積され
    る少なくともひとつの第１データ（ｄ，ＫＥＹ，ＡＤ
    Ｄ）を保護する方法。
  15. 【請求項１５】 集積回路（１０）に蓄積される秘密デ
    ータ（ＫＥＹ）の保護に適用される、請求項１４記載の
    方法。
  16. 【請求項１６】 少なくともひとつの物理的パラメータ
    ネットワーク（１７）と、 保護される少なくともひとつの第１データ（ｄ，ＫＥ
    Ｙ，ＡＤＤ）を前記ネットワークにより提供される第２
    物理データ（ｐ）の手段により符号化するための少なく
    ともひとつの組合せ器（３，１３）と、 読出しモードで前記物理データを再利用して前記第１デ
    ータをクリアな形態で復元するための少なくともひとつ
    の復号器（５，１５）と、 を有する、集積回路（１０，２０）。
  17. 【請求項１７】 前記保護されるデータ（ｆ（ｄ，
    ｐ））を蓄積するための少なくともひとつの第１メモリ
    （１１，１８）を有する、請求項１６記載の回路。
  18. 【請求項１８】 前記集積回路（１０，２０）の前記第
    １メモリ（１１，１８）に保護されるデータを書込んだ
    後、前記組合せ器（３，１３）の動作を非有効化する手
    段がもうけられる、請求項１７記載の回路。
  19. 【請求項１９】 プログラムを蓄積する第２メモリ（２
    １）がもうけられ、前記第１メモリは前記物理データ
    （ｐ）で符号化された形態（ＡＤＤ’）で蓄積されるア
    ドレスのテーブル（１８）の形態である、請求項１７記
    載の回路。
JP2002167023A 2001-06-11 2002-06-07 集積回路におけるデータの保護蓄積 Pending JP2003051820A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0107591 2001-06-11
FR0107591A FR2825873A1 (fr) 2001-06-11 2001-06-11 Stockage protege d'une donnee dans un circuit integre

Publications (1)

Publication Number Publication Date
JP2003051820A true JP2003051820A (ja) 2003-02-21

Family

ID=8864158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002167023A Pending JP2003051820A (ja) 2001-06-11 2002-06-07 集積回路におけるデータの保護蓄積

Country Status (5)

Country Link
US (2) US7334131B2 (ja)
EP (1) EP1267248B1 (ja)
JP (1) JP2003051820A (ja)
DE (1) DE60236050D1 (ja)
FR (1) FR2825873A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123883A (ja) * 2003-10-16 2005-05-12 Japan Science & Technology Agency 電子署名システム
JP2005523481A (ja) * 2002-04-16 2005-08-04 マサチューセッツ　インスティテュート　オブ　テクノロジー 集積回路の認証
JP2008085567A (ja) * 2006-09-27 2008-04-10 Ricoh Co Ltd 暗号化装置、暗号化方法、暗号化プログラム、復号装置、復号方法、復号プログラムおよび記録媒体
WO2008056613A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Authentificateur
JP2009503975A (ja) * 2005-07-27 2009-01-29 インゲニア・テクノロジー・リミテッド 鍵
JP2009508430A (ja) * 2005-09-14 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 品目の真正性を判定するデバイス、システム及び方法
JP2010258630A (ja) * 2009-04-22 2010-11-11 Dainippon Printing Co Ltd セキュリティトークン及びスクランブル鍵の派生方法
JP2012516094A (ja) * 2009-01-20 2012-07-12 インスティテュート テレコム−テレコム パリ テック その暗号変換により特に情報漏洩観測攻撃から保護される暗号回路
JP2013005314A (ja) * 2011-06-20 2013-01-07 Renesas Electronics Corp 半導体装置
US8510608B2 (en) 2006-11-06 2013-08-13 Panasonic Corporation Generating PUF error correcting code using redundant hardware

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823398B1 (fr) * 2001-04-04 2003-08-15 St Microelectronics Sa Extraction d'une donnee privee pour authentification d'un circuit integre
FR2875949A1 (fr) * 2004-09-28 2006-03-31 St Microelectronics Sa Verrouillage d'un circuit integre
WO2006053304A2 (en) 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
DE102005024379A1 (de) * 2005-05-27 2006-11-30 Universität Mannheim Verfahren zur Erzeugung und/oder Einprägung eines wiedergewinnbaren kryptographischen Schlüssels bei der Herstellung einer topographischen Struktur
EP1768028A1 (en) * 2005-09-22 2007-03-28 STMicroelectronics (Research & Development) Limited Addressing peripherals in an ic
KR101366376B1 (ko) 2006-01-24 2014-02-24 베라요, 인크. 신호 제너레이터에 기반한 장치 보안
GB0615392D0 (en) * 2006-08-03 2006-09-13 Wivenhoe Technology Ltd Pseudo random number circuitry
US8782396B2 (en) * 2007-09-19 2014-07-15 Verayo, Inc. Authentication with physical unclonable functions
US8683210B2 (en) * 2008-11-21 2014-03-25 Verayo, Inc. Non-networked RFID-PUF authentication
US8745410B2 (en) * 2009-03-18 2014-06-03 Atmel Corporation Method and apparatus to scramble data stored in memories accessed by microprocessors
US8468186B2 (en) * 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
US8811615B2 (en) * 2009-08-05 2014-08-19 Verayo, Inc. Index-based coding with a pseudo-random source
US8590010B2 (en) * 2011-11-22 2013-11-19 International Business Machines Corporation Retention based intrinsic fingerprint identification featuring a fuzzy algorithm and a dynamic key
GB2499985A (en) * 2012-02-29 2013-09-11 Nds Ltd Current state of OTP memory used with new received information to define new OTP state for computation of new digital signature in preventing playback attacks
GB2508052A (en) * 2012-11-18 2014-05-21 Nds Ltd Glitch resistant device
KR101489088B1 (ko) * 2013-09-03 2015-02-04 (주) 아이씨티케이 식별키 생성 장치 및 방법
US9712330B2 (en) 2014-12-15 2017-07-18 Honeywell International Inc. Physically uncloneable function device using MRAM

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3415209A1 (de) * 1983-04-29 1984-10-31 N.V. Philips' Gloeilampenfabrieken, Eindhoven Speichereinheit mit einem speicher und einer schutzeinheit
EP0128672A1 (en) * 1983-05-13 1984-12-19 Ira Dennis Gale Data security device
EP0186230A2 (en) * 1984-12-21 1986-07-02 Koninklijke Philips Electronics N.V. Memory access controller with parallel checking of virtual address and action word
DE3736882C2 (de) * 1987-10-30 1997-04-30 Gao Ges Automation Org Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
DE4243888A1 (de) * 1992-12-23 1994-06-30 Gao Ges Automation Org Datenträger und Verfahren zur Echtheitsprüfung eines Datenträgers
US5679945A (en) 1995-03-31 1997-10-21 Cybermark, L.L.C. Intelligent card reader having emulation features
PT885417E (pt) 1996-02-09 2002-11-29 Digital Privacy Inc Sistema de controlo/criptografia de acesso
US5887065A (en) 1996-03-22 1999-03-23 Activcard System and method for user authentication having clock synchronization
US6085323A (en) 1996-04-15 2000-07-04 Kabushiki Kaisha Toshiba Information processing system having function of securely protecting confidential information
US6161525A (en) * 1996-08-30 2000-12-19 Ficht Gmbh & Co. Kg Liquid gas engine
KR100213188B1 (ko) 1996-10-05 1999-08-02 윤종용 사용자 인증 장치 및 방법
JP3440763B2 (ja) * 1996-10-25 2003-08-25 富士ゼロックス株式会社 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置
AUPO799197A0 (en) * 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART01)
DE19734507C2 (de) * 1997-08-08 2000-04-27 Siemens Ag Verfahren zur Echtheitsprüfung eines Datenträgers
JPH11191149A (ja) 1997-12-26 1999-07-13 Oki Electric Ind Co Ltd Ｉｃカード用ｌｓｉおよびその使用方法
US6028445A (en) 1997-12-30 2000-02-22 Xilinx, Inc. Decoder structure and method for FPGA configuration
US6657535B1 (en) * 1998-08-31 2003-12-02 Hawkeye Global, Inc. System for signaling a device at a remote location
US6192436B1 (en) 1998-09-18 2001-02-20 Xilinx Inc. System and method for configuration of electronic devices using a smart card which having configuration data stored therein
DE19843424A1 (de) 1998-09-22 2000-03-23 Fraunhofer Ges Forschung Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6654889B1 (en) 1999-02-19 2003-11-25 Xilinx, Inc. Method and apparatus for protecting proprietary configuration data for programmable logic devices
US7017043B1 (en) * 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
JP3342677B2 (ja) 1999-06-22 2002-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション コンテンツデータ鑑定装置
US6829356B1 (en) 1999-06-29 2004-12-07 Verisign, Inc. Server-assisted regeneration of a strong secret from a weak secret
FR2796175B1 (fr) * 1999-07-09 2001-08-31 Sagem Procede de preservation de l'integrite de donnees logiciel de mise en oeuvre de donnees sensibles confidentielles et carte support de ces donnees
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US7240218B2 (en) 2000-02-08 2007-07-03 Algotronix, Ltd. Method of using a mask programmed key to securely configure a field programmable gate array
US6769062B1 (en) 2000-10-25 2004-07-27 Ericsson Inc. Method and system of using an insecure crypto-accelerator
US6948065B2 (en) 2000-12-27 2005-09-20 Intel Corporation Platform and method for securely transmitting an authorization secret
JP2003078518A (ja) 2001-09-03 2003-03-14 Fuji Xerox Co Ltd 暗号化・復号システム、暗号化装置、復号装置およびそれらの方法
JP3904432B2 (ja) * 2001-11-16 2007-04-11 株式会社ルネサステクノロジ 情報処理装置
EP1359550A1 (fr) * 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
EP1391853A1 (fr) * 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
FR2833119A1 (fr) * 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
US7769997B2 (en) 2002-02-25 2010-08-03 Network Resonance, Inc. System, method and computer program product for guaranteeing electronic transactions
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
US7970980B2 (en) * 2004-12-15 2011-06-28 International Business Machines Corporation Method and apparatus for accessing memory in a computer system architecture supporting heterogeneous configurations of memory structures

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123909A (ja) * 2002-04-16 2011-06-23 Massachusetts Inst Of Technology <Mit> 集積回路の認証
JP2005523481A (ja) * 2002-04-16 2005-08-04 マサチューセッツ　インスティテュート　オブ　テクノロジー 集積回路の認証
US8386801B2 (en) 2002-04-16 2013-02-26 Massachusetts Institute Of Technology Authentication of integrated circuits
JP4733924B2 (ja) * 2002-04-16 2011-07-27 マサチューセッツ インスティテュート オブ テクノロジー 集積回路の認証
JP2005123883A (ja) * 2003-10-16 2005-05-12 Japan Science & Technology Agency 電子署名システム
JP2009503975A (ja) * 2005-07-27 2009-01-29 インゲニア・テクノロジー・リミテッド 鍵
JP2009508430A (ja) * 2005-09-14 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 品目の真正性を判定するデバイス、システム及び方法
JP2008085567A (ja) * 2006-09-27 2008-04-10 Ricoh Co Ltd 暗号化装置、暗号化方法、暗号化プログラム、復号装置、復号方法、復号プログラムおよび記録媒体
JPWO2008056613A1 (ja) * 2006-11-06 2010-02-25 パナソニック株式会社 認証装置
WO2008056613A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Authentificateur
US8347091B2 (en) 2006-11-06 2013-01-01 Panasonic Corporation Authenticator apparatus
US8510608B2 (en) 2006-11-06 2013-08-13 Panasonic Corporation Generating PUF error correcting code using redundant hardware
JP2012516094A (ja) * 2009-01-20 2012-07-12 インスティテュート テレコム−テレコム パリ テック その暗号変換により特に情報漏洩観測攻撃から保護される暗号回路
JP2010258630A (ja) * 2009-04-22 2010-11-11 Dainippon Printing Co Ltd セキュリティトークン及びスクランブル鍵の派生方法
JP2013005314A (ja) * 2011-06-20 2013-01-07 Renesas Electronics Corp 半導体装置
US9245153B2 (en) 2011-06-20 2016-01-26 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
DE60236050D1 (de) 2010-06-02
US20020188857A1 (en) 2002-12-12
US7334131B2 (en) 2008-02-19
US7945791B2 (en) 2011-05-17
EP1267248A1 (fr) 2002-12-18
FR2825873A1 (fr) 2002-12-13
EP1267248B1 (fr) 2010-04-21
US20080104420A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP2003051820A (ja) 集積回路におけるデータの保護蓄積
US10769309B2 (en) Apparatus and method for generating identification key
US10848328B2 (en) Apparatus and method for processing authentication information
EP2465069B1 (en) Physically unclonable function with tamper prevention and anti-aging system
US7761714B2 (en) Integrated circuit and method for preventing an unauthorized access to a digital value
KR102709350B1 (ko) 물리적 복제방지 기능 비트스트링 생성에 대한 신뢰성 향상 방법
CN117574453A (zh) 具有puf及随机数产生器的电路及其操作方法
van der Leest et al. Hardware intrinsic security to protect value in the mobile market
EP3865997B1 (en) System and method for generating and authenticating a physically unclonable function
US7827413B2 (en) Extraction of a private datum to authenticate an integrated circuit
JP2003198529A (ja) 集積回路識別子からの秘密量の再生
US20060050876A1 (en) Integrated circuit with coded security signal, security process, corresponding security device and signal coded using a dynamic key
US20040225889A1 (en) Authentication protocol with memory integrity verification
Merli et al. Identities for embedded systems enabled by physical unclonable functions
Pohlmann et al. Intrinsic physical unclonable functions in field programmable gate arrays

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080910

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081114