TWI498827B

TWI498827B - 非連網射頻辨識裝置物理不可複製功能之鑑認技術

Info

Publication number: TWI498827B
Application number: TW098139489A
Authority: TW
Inventors: Srinivas Devadas
Original assignee: Verayo Inc
Priority date: 2008-11-21
Filing date: 2009-11-20
Publication date: 2015-09-01
Also published as: EP2368338A2; CA2744161C; CA2744161A1; US20100127822A1; US8683210B2; CN201638251U; CN102224705B; JP2012510210A; JP5319783B2; TW201025144A; KR20110095921A; EP2368338B1; WO2010060005A2; CN102224705A; WO2010060005A3; KR101360696B1

Description

非連網射頻辨識裝置物理不可複製功能之鑑認技術

相關申請交叉引用

本申請要求以下專利申請的優先權：2008年11月21日在美國提出的臨時申請號為61/116，700、名稱為“未聯網RFID-PUF認證”的專利申請；2009年3月18日在美國提出的臨時申請號為61/161，218、名稱為“未聯網RFID認證”的專利申請；以及2009年9月30在美國提出的臨時申請號為61/247，195、名稱為“未聯網RFID認證”的專利申請，上述申請公開的內容在這裏通過參考全文引入。

本申請涉及2008年9月19日在美國提出的申請公開號為US2009/0083833A1、名稱為“具有物理不可複製功能的認證”的專利申請，後者要求美國臨時申請號為60/973，505、名稱為“涉及物理不可複製功能的認證系統”以及申請號為61/018，618、名稱為“安全RFID”的權益。本申請還涉及2005年11月14日提交2009年7月21日公開的美國專利號為7564345、名稱為“易失性裝置鍵及其應用”的專利申請，後者要求2004年11月12日提交的美國臨時申請號為60/627605的申請、2004年11月22日提交的美國臨時申請號為60/629，953的申請以及2005年1月27日提交的美國臨時申請號為60/647，575的申請的權益。上述提到的所有申請的內容都通過參考在此引入。

本發明係有關於非連網射頻辨識裝置物理不可複製功能之鑑認技術。

發明背景

本發明涉及未聯網RFID認證。

對於長距離穿行於多個位置並落在不同實體(公司或個人)的責任區內的產品，其本質特性(very nature)為供應鏈提供了很多造成安全隱患(to be compromised)的機會。可以從供應鏈的不同地點存取含有高價值產品(例如奢侈品、體育收藏品以及醫藥品)的集裝箱，並且可以用對正常的供應鏈造成最小破壞的動作用仿製品或者次品來替代這些高價值產品。

近年來，很多高價值產品的製造者已經採取射頻識別(RFID)技術來跟蹤和和確保在供應鏈上運送的產品的安全。RFID標籤通常採用集成有“矽晶片-天線”的自粘膠標籤形式。這些標籤可被粘貼到(或者另外張貼到)單個產品或用於密封裝有多個產品的集裝箱。每個RFID標籤可以接收並響應來自RFID收發機的射頻信號。由於可以對所述標籤的電子記憶體進行遠距離讀或寫，就沒有必要追蹤走直達線路的產品或集裝箱的行蹤。只對那些從製造地到最終目的地需要要經過多個中間環節(例如批發商和零售商)的產品進行追蹤，如果標籤或者產品不知何故從指定路線偏離，則通知標籤閱讀器。

發明概要

為克服現有技術的缺陷，概括而言，一種積體電路，包括：序列生成器，被配置為生成挑戰系列；隱藏輸出生成器，被配置為生成隱藏輸出系列，每個隱藏輸出是所述挑戰系列中對應的挑戰的函數；以及位元約簡電路，被配置為生成包括多個回應部分的回應序列，每個回應部分是對應的多個隱藏輸出的函數。

其實施例可以包括下文中的一個或多個。所述積體電路包括：非易失性記憶體，被配置為存儲加密資料，所述加密資料與所述隱藏輸出系列或基於所述系列隱藏輸出系列而得的參數的至少之一相對應。

所述序列生成器被配置為基於輸入到所述積體電路中的第一種子生成挑戰系列。所述序列生成器還被配置為基於由積體電路生成的第二種子生成挑戰系列。所述系列生成器包括：第一生成器，被配置為生成生成器值系列；以及索引寄存器，被配置為選擇每個生成器值的位的子集，每個子集形成所述挑戰系列中的挑戰。所述第一生成器包括線性回饋移位寄存器。

所述回應序列中的每個回應部分是對應的多個隱藏輸出的非線性函數。所述回應序列中的每個回應部分基於對應的多個隱藏輸出中的值為1的多個位而確定。位元約簡電路包括：計數電路，被配置為針對所述響應序列中的每個回應部分而對位元的第一數目和位元的第二數目進行計數，其中位元的第一數目在對應的多個隱藏輸出的第一部分中具有值為1的位元的數目，位元的第二數目在對應的多個隱藏輸出的第二部分中具有值為1的位元的數目；比較電路，被配置為對所述位元的第一數目和所述位元的第二數目進行比較。所述比較的結果形成所述回應序列中對應的回應部分。

隱藏輸出生成器包括物理不可複製功能(PUF)電路。所述PUF電路包括基於延遲的PUF電路。每個隱藏輸出是所述隱藏輸出生成器的特徵的函數，所述隱藏輸出生成器的特徵根據多個相似的積體電路中的製造特徵而變化。

所述隱藏輸出生成器還包括：對合邏輯(involution logic)，被配置為將多個置換函數應用到每個挑戰以生成對應的多個內部挑戰。所述隱藏輸出生成器被配置為生成與所述挑戰序列中的每個挑戰對應的隱藏輸出的子集，所述隱藏輸出的子集中的每個隱藏輸出都通過將所述內部挑戰中的一個挑戰應用到PUF電路而生成。所述積體電路還包括：比較電路，被配置為對所述隱藏輸出的子集中的隱藏輸出進行比較。

所述隱藏輸出生成器包括：第一PUF電路和第二PUF電路，每個PUF電路被配置為基於所述挑戰系列中的第一挑戰生成PUF輸出；以及比較電路，被配置為對由第一PUF電路生成的PUF輸出和由第二PUF電路生成的PUF輸出進行比較，所述比較的結果形成對應於第一挑戰的隱藏輸出。

所述PUF電路被配置為基於所述挑戰系列中的第一挑戰生成第一PUF輸出，以及基於所述挑戰系列中的第二挑戰生成第二PUF輸出。所述隱藏輸出生成器包括：比較電路，被配置為對第一PUF輸出和第二PUF輸出進行比較，所述比較的結果形成對應於第一挑戰的隱藏輸出。

所述隱藏輸出生成器包括：位元擴展電路，被配置為基於所述挑戰系列中的第一挑戰生成內部挑戰，所述內部挑戰長於所述第一挑戰。所述PUF電路被配置為基於所述內部挑戰生成PUF輸出。所述積體電路包括：比較電路，被配置為將每個PUF輸出與對應的極性位進行比較，每次比較的結果都形成隱藏輸出。

所述積體電路包括：記憶體控制電路，被配置為接收輸入到積體電路的值，以及基於所接收到的值而允許從所述積體電路輸出所述隱藏輸出序列。所述存儲控制電路包括：單路電路，被配置為將單路函數(one-way function)應用到所接收的值；比較電路，被配置為將單路函數的結果與存儲在積體電路中的設備特定值進行比較；以及啟動器電路，被配置為接收所述比較的結果，並基於所接收的結果而允許從所述積體電路輸出所述隱藏輸出系列。所述單路電路的至少一部分形成所述序列生成器的電路的一部分。

在另一方面概括而言，一種使用認證站對積體電路進行認證的方法，包括在積體電路上執行以下步驟：生成挑戰系列；生成隱藏輸出系列，每個隱藏輸出是所述挑戰系列中對應的挑戰的函數；以及生成包括多個回應部分的回應序列，每個回應部分是對應的多個隱藏輸出的函數。

其實施例可以包括下文中的一個或多個。所述方法包括向認證站提供所述回應序列。所述方法包括在認證站執行以下步驟：從所述積體電路接收隱藏輸出系列；從所述積體電路接收回應序列；使用隱藏輸出系列確定類比回應序列；以及確定所接收的回應序列是否實質上等於所述模擬回應序列。

所述方法包括登記積體電路。登記積體電路包括以下步驟：向認證站提供所述隱藏輸出系列或基於所述隱藏輸出系列而得的參數的至少之一；從認證站接收與所述隱藏輸出系列或基於所述隱藏輸出系列而得的參數對應的加密資料；以及在所述積體電路上的非易失記憶體中存儲加密資料。基於所述隱藏輸出系列而得的參數包括所述隱藏輸出系列的參數化形式。基於從認證站接收的密碼而向認證站提供所述隱藏輸出系列。登記積體電路包括以下步驟：從認證站接收密碼；對密碼進行單路函數操作；將所述單路函數的結果和存儲在積體電路上的值進行比較；基於所述比較的結果，向認證站提供隱藏輸出系列。

生成挑戰系列包括基於由認證站生成的第一種子生成所述挑戰系列。生成所述挑戰系列包括基於由所述積體電路生成的第二種子生成挑戰系列。生成所述挑戰系列包括以下步驟：生成生成器值系列；以及選擇每個生成器值中的位的子集，每個所選擇的子集形成所述挑戰系列中的挑戰。

生成所述回應序列包括針對所述回應序列中的每個回應部分而對對應的多個隱藏輸出進行非線性函數操作。生成隱藏輸出系列包括使用物理不可複製功能(PUF)電路生成所述隱藏輸出系列。使用PUF電路包括使用基於延遲的PUF電路。

生成所述隱藏輸出系列包括生成與所述挑戰系列中的每個挑戰對應的隱藏輸出的子系列。生成所述隱藏輸出系列包括以下步驟：將多個置換函數應用到第一挑戰以生成對應的多個內部挑戰；將每個內部挑戰應用到PUF電路以生成與第一挑戰對應的隱藏輸出的子系列中的對應的隱藏輸出；以及對與第一挑戰對應的子集中的隱藏輸出進行比較。

生成隱藏位元輸出系列包括以下步驟：使用第一PUF電路，基於所述挑戰系列中的第一挑戰生成第一PUF輸出；使用第二PUF電路，基於所述第一挑戰生成第二PUF輸出；以及對所述第一PUF輸出和所述第二PUF輸出進行比較，所述比較的結果形組成對應於第一挑戰的隱藏輸出。

生成所述隱藏輸出系列包括以下步驟：基於所述挑戰系列中的第一挑戰生成第一PUF輸出；基於所述挑戰系列中的第二挑戰生成第二PUF輸出；以及對所述第一PUF輸出和所述第二PUF輸出進行比較，所述比較的結果形成對應於第一挑戰的隱藏輸出。

生成所述隱藏輸出系列包括以下步驟：基於所述挑戰系列中的第一挑戰生成內部挑戰，所述內部挑戰長於所述第一挑戰；以及使用PUF電路並基於所述內部挑戰生成所述隱藏輸出。

在其他優點之外，本文中描述的設備和方法都能適用於項目級認證途徑(approach)(其用以保護產品供應鏈的完整性)。使用如本文中所述的RFID標籤可以防止對該標籤的“複製”，或者至少由於過高的計算費用而使這樣的複製受到抑制。

如本文中所述的RFID標籤能在未聯網或者有限聯網的環境(例如倉庫或運輸設施)中加以認證，或者在這種聯網環境(PUF資料庫是存儲在網路的中央伺服器上而不是存儲在每個單獨的標籤上)中加以認證。本文中描述的認證方案以低於現有的密碼(cryptographic)技術的造價而獲得高度可信的認證安全性。

圖式簡單說明

第1圖是基於增強型PUF(ePUF)的RFID標籤的方塊圖。

第2圖是ePUF RFID標籤的第二實施例的方塊圖。

第3圖是隱藏輸出生成器的方塊圖。

第4圖是隱藏輸出生成器的另一實施例的方塊圖。

第5圖是製備過程的流程圖。

第6圖是索引生成過程的流程圖。

第7圖是回應生成過程的流程圖。

第8圖是移位寄存器的方塊圖。

第9圖是RFID閱讀器的方塊圖。

較佳實施例之詳細說明

通常，電子電路中的物理不可複製功能(PUF)提供了一種可以例如根據製造中的變化來區別積體電路(“晶片”)的方法，這種製造中的變化使得根據通用設計(即，通用掩模)製造的不同晶片可以具有可測得的不同特徵。使用PUF來區別不同晶片的能力對於認證積體電路而言是一種潛在的有價值的方法。下文描述的一個或多個實現途徑(approach)涉及特定的適用於相似裝置的PUF的實現，例如射頻識別(RFID)標籤。

在某些實例中，RFID標籤製造商製造了一批RFID標籤。這批標籤中的每個RFID標籤(本文中指的是基於增強型PUF的RFID標籤，或簡稱“e-PUF標籤”)都可以使用隱藏輸出生成函數和共位元約簡(public bit reduction)函數來實現，並且包括多個記憶體元件，這些記憶體元件中有某些是唯讀的，另一些是可寫的或者可讀寫的。

參考第1圖，一種示例性ePUF標籤100包括RFID通信介面150和安全電路152。ePUF標籤100的第一唯讀記憶體組件(標籤識別記憶體102)存儲有唯一的標籤識別符，該標籤識別符例如為一個128位元長的電子產品碼(EPC)。根據標籤識別符的編碼方案，標籤識別符的結構可以包括針對標籤100所涉及的批次、運輸集裝箱碼、目的地碼或產品碼進行識別的區域。在標籤識別符中也可包含其他和/或不同資訊。

1回應生成

在ePUF標籤100上實現的隱藏輸出生成函數具有不可預料的輸入-輸出特徵，其並非基於對ePUF標籤的檢查而確定，或者至少是需要很大的努力才能確定。可以認為隱藏輸出生成函數的特徵對於對手而言非常有效而難以獲取。在ePUF標籤100上由隱藏輸出生成器實現隱藏輸出生成函數，其可以在輸入n位元索引s_j (例如一個9位元或12位元索引)之時接收，並生成一個隱藏輸出h_j 。在某些實施例中，隱藏輸出h_j 是單個位；在其他實施例中，隱藏輸出h_j 包括多個位。

參考第1圖，在一個實施例中，隱藏輸出生成器104被實現為位元擴展邏輯106的級聯(cascade)，其接收9位元索引s_j 並生成64位元內部挑戰108；並且PUF電路110回應於內部挑戰108而生成PUF輸出H(s_j )。例如，PUF電路可以實現為基於延遲的PUF，正如在2006年6月1日提交的、美國專利申請公開號為US2006/0221686A1、名稱為“使用電路的動態特徵的積體電路”的專利申請所述，其全部內容通過參考在此引入。在這個實例中，內部挑戰108配置了一組延遲路徑，隱藏輸出H(s_j )基於所配置的路徑的相對延遲而定。

在某些實例中，位元擴展邏輯106使用ePUF標籤100的第二唯讀記憶體元件(未示出)來實現，該位元擴展邏輯106限定有挑戰表，該挑戰表提供將9位元或12位元索引值轉化為64位元挑戰的一對一映射。在某些實例中，一批中的每個ePUF標籤100都具有同樣的挑戰表。在其他實例中，一批中的ePUF標籤的子集(例如通過運輸集裝箱碼、目的地碼、產品碼等來分組)具有不同的挑戰表。在其他實例中，位元擴展邏輯106通過組合電路而實現，例如，通過索引s_j 的位元的異或對(XORing pairs)生成n(n-1)/2位元，通過索引的位元的異或非對(XNORing pairs)生成另一個n(n-1)/2位。對於給定的索引s_j ，此電路確保由位元擴展邏輯生成的挑戰總是一樣的。

每個PUF輸出H(s_j )都由轉換電路142根據與索引s_j 對應的極性位元(polarity bit)t_j 的值(下文將介紹)而被選擇性地轉換(即對其進行異或)。來自異或函數(即h_j =t_j XOR H(s_j ))的輸出序列形成隱藏輸出序列130，該隱藏輸出序列130並沒有在ePUF標籤100之外公開。使用由共位約簡器126(下文將詳細介紹)實現的共位元約簡函數R()，隱藏輸出序列130被約簡到較短的回應序列R’128。通過將位元約簡函數應用到隱藏輸出序列130的子序列，可以確定回應序列R’128的每個回應部分r(例如每個位元或者每個位組)。在經由RFID介面150的認證階段期間，從ePUF標籤100輸出回應序列R’。

在某些可替代實施例中，隱藏輸出生成器不包括位元擴展邏輯，而是向PUF電路提供直接作為挑戰的索引s_j 。對於PUF電路的某些設計而言，當沒有位元擴展邏輯時，PUF電路的行為可以讓攻擊者相對容易地進行建模，從而無法確定ePUF標籤的安全性。為了避免這種建模攻擊，通過使用同一PUF電路的基於不同挑戰的另一輸出(或多個輸出)或使用另一PUF電路的輸出，選擇性地轉換PUF電路的輸出(即對其進行異或)。下文中描述了多個這種實施方式。

參考第3圖，隱藏輸出生成器304包括第一PUF電路310a和第二PUF電路310b。每個PUF電路310a、310b都接收挑戰sj並分別生成PUF輸出H₁ (s_j )和H₂ (s_j )。PUF輸出H₁ (s_j )和H₂ (s_j )通過異或電路142被異或。其結果形成隱藏輸出序列330(即，h_j =H₁ (s_j )XOR H₂ (s_j ))的第j個組件，並由上述共位約簡器126來對其進行操作。在某些實施例中，隱藏輸出生成器304包括多於兩個的PUF電路，每個PUF電路都接收挑戰s_j 並返回PUF輸出H_i (s_j )。自n個PUF電路獲得的PUF輸出被n路異或，以生成隱藏輸出序列的對應的元件h_j 。例如，對於具有4個PUF電路的隱藏輸出生成器而言，所獲得的四個輸出被四路異或；對於具有8個PUF電路的隱藏輸出生成器而言，所獲得的八個輸出被八路異或。對於對手而言，大量的PUF電路使其對隱藏輸出生成器304的行為進行建模的企圖變得更加困難，從而提高了ePUF標籤的安全性。然而，多個PUF電路會在安全電路152的佈局內佔用大量空間。

參考第4圖，隱藏輸出生成器404的另一實施例使用單個PUF電路410來實現。PUF電路410接收第一挑戰輸入s_j 並回應性生成第一輸出H₁ (s_j )。PUF電路410隨後接收第二挑戰輸入LFSR(s_j )並生成第二PUF輸出H₁ (LFSR(s_j ))。所述第二挑戰是通過在第一挑戰s_j 上使用線性回饋移位寄存器(LFSR；參見下文中對LFSR的實現方式的討論)而在ePUF標籤中生成的。通常，第一挑戰s_j 作為LFSR的種子值，而第二挑戰LFSR(s_j )表示自初始狀態s_j 開始的一個時鐘週期後LFSR的輸出狀態。由異或電路142對兩個PUF輸出H₁ (s_j )和H₁ (LFSR(s_j ))與對應的極性位t_j 進行三向異或。其結果形成隱藏輸出序列430的一個元件(即，h_j =t_j XOR H₁ (s_j )XOR H₁ (LFSR(s_j )))，並由上述共位約簡器126來對其進行操作。

使用了隱藏輸出生成器404的ePUF標籤可能易受鏈攻擊的影響，其中該鏈攻擊能夠“移除”在兩個PUF輸出上進行的異或。攻擊標籤的對手就能知道發送到PUF電路310上的值C。雖然LFSR(C)是由ePUF標籤上的電路確定的，但對手會知道LFSR(C)=D。然後對手就能應用D並且獲得H₁ (D)XOR H₁ (LFSR(D))。如果LFSR(D)=E，那麼對手還能獲得H₁ (E)XOR H₁ (LFSR(E))，以此類推。這樣，有了對C的正確猜測，並且知道了由隱藏輸出生成器304執行的異或操作的結果，對手沒准就能夠確定其他PUF輸出(例如，H₁ (D)，H₁ (E)等)的值。為了避免這種鏈攻擊的威脅，下文結合第2圖描述ePUF標籤200的替代實施例。

2製備(provisioning)

在配置ePUF標籤100之前，由權威機構(該權威機構是建立ePUF標籤的真實性(authenticity)和/或有標籤附加其上的產品的真實性的最初成員)製備(即登記(enroll))ePUF標籤。在製備期間，該權威機構隱秘地獲得和加密隨後將用於標籤認證的資訊。在某些實施例中，權威機構與標籤製造者是同一成員。

參考第1圖和第5圖，在製備特定的標籤期間，由最初成員確定位於標籤上的隱藏輸出生成器104的輸入-輸出特徵。為了防止其他未授權成員類似地確定這些特徵，製備ePUF標籤100的權威機構必須將正確的密碼x 112例如通過RFID介面150而應用至位於ePUF標籤上的存取電路138，如步驟500。密碼112例如是256位元的值或512位的值。密碼112將狀態機(state machine)(例如嵌入ePUF標籤100的矽中的單路函數114)送入狀態F(x)，如步驟502。存取電路138包括寄存器116，其存儲了先前根據標籤100的製造掩模確定的、或在前面的製備階段設置的值F(Y)。如果計算出的F(x)的值與F(Y)的值相同(如步驟504)，查詢成員就被作為被允許製備ePUF標籤100的合法實體。然後通過存取啟動器(enabler)140來啟動(enable)邏輯信號，允許查詢成員對隱藏輸出生成器104的輸入-輸出特徵D 120進行存取，如步驟508。如果F(X)和F(Y)的值不匹配，那麼不允許查詢成員製備ePUF標籤，如步驟510。須注意，所提供的值Y一直保密，作為對ePUF標籤100的攻擊的掩模拷貝是無效的。例如，即使對手發現了F(Y)，函數F()也會讓發現X以使F(X)=F(Y)是實質上不可能的。

在某些實施例中，通過利用有限狀態機(FSM)的能到達性難以實現的難題的優點，單路函數114實現了相對廉價的計算(例如計算的廉價和/或電路佈局區域的廉價，或供電需求方面的廉價)。對單路函數114的要求不如在某些其他應用中使用的單路哈希函數(one way hash function)那樣嚴格。尤其是，單路函數114實現了這樣的函數F(x)，其對於給定的F(Y)而言，確定Y是很困難的；即，即使值F(Y)公開了，也能維持存取電路138的安全性。注意對於其他Z值而言，函數F(Z)並不非得是難於轉換的；單路函數114的其他輸出F(Z)可以輕易轉換以確定Z。另外，由於哈希函數114僅用於對一個值(Y)進行操作，或用於對函數域值中的可能值的較小部分進行操作，所以並不要求單路函數114避免在函數範圍內的衝突。

參考第8圖，在一種實施方式中，將密碼x 112應用至單路函數114的一個實施例。密碼x 112的每個位元都用於使FSM寄存器802(例如128位或256位元寄存器)進行狀態間的轉移。FSM寄存器802對值A[i]的2位對(2-bits pairs)進行操作。將FSM寄存器802的輸出饋送到組合邏輯模組804中，該組合邏輯模組804可以對所選擇的A[k]執行非線性邏輯操作，例如對A[k]的位進行按位(bit-wise)異或，或者交換A[k]中的兩個位。將組合邏輯模組804的輸出移位元到FSM寄存器802中，最終輸出哈希函數114的結果F(x)。在某些實施例中，為了節省ePUF標籤100上的空間，單路函數114的實施例與挑戰生成器134的線性回饋移位寄存器(LFSR)的實施例共用電路。例如，佔用了很大電路區域的FSM寄存器802也可以用於實現挑戰生成器134中的LFSR。還須注意，上述單路函數的實施方式在使用密碼技術(例如要求成員提供與保存在設備上的公共記錄匹配的個人密碼)時非常有效

製備過程包括登記階段，在該階段中權威機構例如通過RFID介面150而將激勵118應用到ePUF標籤100的輸入，從而導致整組索引輸入被提供給隱藏輸出生成器104，如步驟512。與索引輸入組對應的PUF輸出H(s_j )是由隱藏輸出生成器生成，並且集中提供給制備權威機構作為資料D，如步驟514。輸入的“全部”組是提供給權威機構的足夠的資料D，其允許權威機構針對任何可能的輸入來預測隱藏輸出生成器104的輸出。例如，在本實施例中，隱藏輸出生成器104的位元擴展邏輯106基於這樣的挑戰表而定，其中在登記階段期間，挑戰表中的每個挑戰都被提供給PUF電路110。其中提供挑戰的順序並不重要。在某些實例中，隱藏輸出生成器104的輸入-輸出特徵作為具有等於這樣的PUF輸出的值的向量，其中所述PUF輸出是針對索引輸入0到2ⁿ -1(即，D=(H(0)，...，H(2ⁿ -1)))的PUF輸出。例如，對於針對每個挑戰而接收9位輸入並生成1位PUF輸出的隱藏輸出生成器而言，D 120被表示為512位的向量(D=(H(0)，...，H(2⁹ -1))。在其他實施例中，D 120包括128位的PUF輸出。

須注意，使用單路函數F(X)，無須諸如物理鏈結(例如保險絲(fuses))服務等不可逆加鎖技術，即可防止將PUF特徵公開給未授權成員。另外，由於對寄存器值(例如使用光、磁或者無線射頻的信號)進行物理擦除的這種附加對於單路函數的實現途徑是無效的，這種實現途徑在使用一次性寫入寄存器(該一次性寫入寄存器在讀出PUF的特徵之後被設置)時會變得更加安全。另外，知道密碼(X)的成員可以委派權威機構向另一成員讀出PUF特徵，並且被授權的成員可以使用相同設備多次運行登記函數(enrollment function)。

權威機構從ePUF標籤100接收資料D 120，並使用多種現有的加密(encryption)技術中的任意一種從資料D 120生成加密資料E(D)122，如步驟516。權威機構使用與ePUF標籤100關聯的資訊並且將其存儲在標籤識別符記憶體102中，以選擇性地識別用以加密資料D 120的密鑰。然後權威機構將加密資料E(D)122傳輸到ePUF標籤100，用以存儲在PUF資料庫124中，如步驟518。PUF資料庫124通常能夠存儲415位元或者1024位元的加密資料。一旦將E(D)122存儲在PUF資料庫124中，登記階段就結束了。

在其中包括兩個或更多個PUF電路的隱藏輸出生成器的實施例中，將上述製備程式應用到每個PUF電路。例如，在具有兩個PUF電路的情況下，將整組輸入應用到每個PUF電路，以將來自第一PUF電路的足夠的資料D₁ 和來自第二PUF電路的足夠的資料D₂ 提供給權威機構。然後權威機構就能針對任何可能的輸入而預測PUF輸出。資料D₁ 和D₂ 由權威機構加密並存儲在上述PUF資料庫124中。

在某些實施例中，製備程式僅有一次有效。一旦通過使用正確的密碼112已將安全電路“解鎖”，任意數目的挑戰就可以進來了。在從標籤中提取資料之前將挑戰加入到ePUF標籤中，這種做法是可選的，不這樣做的話就會將資料提取順序限制到常量的種子。在某些實施例中，ePUF標籤的製備函數可以被從外部失效。

在某些情況下，製備權威機構提供激勵(stimuli)118並且通過RFID介面150接收資料D 120。在其他情況下，為了更快地製備，製備權威機構將RFID介面150旁路掉，轉而通過分別與輸入電焊盤166和輸出電焊盤162直接電接觸而提供激勵118和/或接收資料D 120。

由電源模組168給ePUF標籤100通電，該電源模組168通過RFID介面150接收電力。在某些實例中，即使使用了電焊盤輸入/輸出，在製備期間還是通過RF信號來給ePUF通電，而不是通過電焊盤提供電力。這種RF通電方式更為可取，因為它不需要額外的電路和/或電焊盤來提供電力。由於在某些實現方式中每次RF激發(excitation)只能存儲相對較小數量的能量，而在製備期間可能需要讀出相對較大數目的資料，當製備單個ePUF時可能會需要RF激發的多次重複(iteration)，在每次重複中提供了製備輸出的不同部分。因為RF輸出通常比通過電焊盤提供製備輸出需要更多的時間和/或電力，如果RF輸出用於從ePUF傳輸所述製備輸出，那麼使用多次RF激發就相當有益。

3認證

在如上所述已經登記ePUF標籤100之後以及在標籤均已脫離權威機構或其他可信賴的成員的保管之後的某些時間點上，在認證階段中，通過認證站(例如可擕式RFID讀出器)對ePUF標籤100進行認證。通過將存儲在標籤識別符記憶體102中的標籤識別符以及存儲在PUF資料庫124中的加密資料E(D)122提供給讀出器，ePUF標籤100對來自RFID讀出器的無線射頻信號做出回應。RFID讀出器使用包含在標籤識別符中的資訊選擇性地識別用來解密E(D)的解密密鑰。解密資料D存儲在一個記憶體(該記憶體在認證階段可由RFID讀出器存取)中並隨後被安全地丟棄(discarded)。在認證期間，通過將資料D與由標籤生成的回應進行比較來認證ePUF標籤。

3.1索引生成

再次參考第1圖示出的實施例，ePUF標籤100的認證根據索引值s_j 的順序而使用隱藏輸出生成器104的重複操作，按此順序，如上所述，針對每個索引值而生成一個隱藏輸出h_j 。基於從RFID讀出器收到的第一隨機生成的臨時值(nonce)S和由ePUF標籤自身生成的第二隨機生成的臨時值Q，由ePUF標籤100上的安全電路152生成索引值。即，標籤或者讀出器都不能單獨限定對應用到隱藏輸出生成器的索引順序的選擇。

參考第1圖和第6圖，一旦RFID讀出器已經解密資料E(D)而獲得資料D，讀出器就會向標籤發送隨機生成的64位臨時值S 132，如步驟600。臨時值S的接收會觸發挑戰生成器134來執行標籤上的多個包含線性回饋移位寄存器A(LFSR_A)和線性回饋移位寄存器B(LFSR_B)的動作。LFSR_A是一個雙多項式LFSR(即，LFSR_A0和LFSR_A1)，其被實現為與特徵2的域值中兩個不同程度的64位原始多項式相對應。

以亂數字生成模式操作的共用LFSR_A首先生成64位不確定性亂數字Q 133，如步驟602。在一個實施方式中，Q由下式確定：

a. LFSR_A使用初始狀態0(64位元)來載入

b. LFSR_A被設置為以亂數字生成模式操作

c.在亂數字生成階段的第一變異(crank)期間，LFSR_A將其64位元狀態直接饋送至PUF電路110

d.當LFSR_A被重複變異512次時，PUF電路110的輸出作為多項式選擇器信號，所述多項式選擇器信號對LFSR_A的狀態進行從由LFSR_A0表示的值到由LFSR_A1表示的值之間的選擇性切換，

e.第512次變異之後的LFSR_A的狀態限定了64位元不確定性亂數字Q

分別使用LFSR_A和LFSR_B中載入的S和Q，LFAR_A和LFSR_B都被旋轉64次來作為128位迴圈(circular)移位寄存器。LFSR_B的狀態在第64次旋轉後限定由標籤生成的64位的Q，所述由標籤生成的Q隨後存儲在標籤記憶體中。LFSR_A和LFSR_B還旋轉另外的32次來作為128位的移位寄存器，使得在每個LFSR中載入一半S和一半Q。例如，LFSR_A使用S[61：31]，Q[63：32]載入，而LFSR_B使用S[30：0]，Q[31：0]載入。

將Q的值發送回RFID讀出器(如步驟604)，使得讀出器和ePUF標籤100都知道LFSR_A和LFSR_B的初始狀態。使用移位寄存器的初始狀態，並通過讀出器而知道所給出的移位寄存器的生成器多項式，讀出器就能生成與由ePUF標籤100上的LFSR生成的狀態序列相同的狀態序列。

使用基於S和Q的初始狀態而載入的兩個LFSR，ePUF標籤100隨後生成將要應用到隱藏輸出生成器104的順序挑戰s_j ，如步驟606。尤其是，多個LFSR的每個時鐘週期都生成16位元索引寄存器值。索引寄存器136將每個索引寄存器值的n位元(例如9位)指定為將要作為輸入s_j 而提供給隱藏輸出生成器104的外部挑戰。索引寄存器136還將索引寄存器值的一位元(例如最次要位)指定為將要與隱藏輸出生成器104的輸出H(s_j )結合的極性位t_j ，下文將討論具體細節。

在某些情況下，對手可能會對具有多個LFSR的ePUF標籤進行攻擊，其中這些LFSR被配置為生成序列s₁ ，s₂ ，...，s_m ，s_m+1 ，..，s_2m 。即，對於LFSR(s_i =s(x_i ))的狀態x_i 而言，配置LSFR以使得s_i+1 =LFSR(s_i )。在這些實例中，由多個LFSR生成的序列(例如，s₁ ，...，s_m )的子集被用作對隱藏輸出生成器的n位元索引s_j 輸入。然後由隱藏輸出生成器生成隱藏輸出H(s₁ ，...，s_m )，H(s_m+1 ，..，s_2m )，...。在攻擊中，對手可能會使用種子值S’和Q’來使多個LFSR生成輸出序列s₁ ’，s₂ ’，...，其中s₁ ’=s₂ ，s₂ ’=s₃ ，等等。然後對手可能會通過使隱藏輸出生成器生成PUF輸出H(s2，...，s_m+1 )，H(s_m+2 ，..，s_2m+1 )等，從而用挑戰的這種移位序列暴露隱藏輸出生成器的H()函數。

為了避免這種類型的攻擊，可以配置LFSR以生成長度為m的子序列，例如使得x_(i+1)m =LFSR_A(x_im )以及使得x_j+1 =LFSR_B(x_jm )，其中j=(i+1)m，...，(i+1)m+m-1，等。使用這種配置，對手不能使LFSR生成移位序列，進而不會暴露隱藏輸出生成器的H()函數。對手最多只能知道與長度m的一個子序列相關的隱藏輸出生成器的函數。

3.2位約簡和回應生成

隱藏輸出生成器104接收n位挑戰s_j 的序列，以及如上所述，針對每個挑戰而生成隱藏輸出h_j 。由共位約簡器126對所獲得的隱藏輸出序列130進行操作，以生成回應序列R’128。在認證階段，通過RFID介面150從ePUF標籤輸出回應序列R’。前面的描述可以等效地應用到上述隱藏輸出生成器的其他實施例中。

通常，N-部分的回應序列R’128的每個回應部分都是基於隱藏輸出序列130中的M=4m+2個隱藏輸出而定，其中m是一個正整數。這樣，為了生成N-部分的回應R’，隱藏輸出生成器104生成N*M個隱藏輸出h_j 。例如，當m=2，M=10時，針對每個回應部分生成隱藏輸出，或者生成1280個隱藏輸出以確定N=128-部分的回應序列R’。在另一實例中，通過將640位元索引值s_j 應用到隱藏輸出生成器104來確定64位回應序列，其中隱藏輸出序列130中的10個隱藏位的每個連續序列都用作對位元約簡函數的輸入，以產生64位回應的一個位。

在某些實施例中，M個隱藏輸出的相鄰組用於生成每個回應部分。在其他實施例中，M個隱藏輸出的不連續組用於生成每個回應部分。例如，共位約簡器126可以在用於生成回應序列的第一回應部分的M個隱藏輸出的第一組和用於生成回應序列的第二回應部分的M個隱藏輸出的第二組之間實現隨機偏置。

參考第7圖，在N個響應部分的每一個都是從M個隱藏位元確定的情況下，可以對回應生成過程總結如下(不必與在RFID讀出器或者ePUF標籤中執行的步驟的順序對應)：

a.獲得S，Q(700)

b.基於S和Q確定索引序列s₀ ，...，s_NM-1 (702)和極性位序列t₀ ，...，t_NM-1 (704)

c.確定與每個索引s_k (706)關聯的隱藏輸出H(s_k )

d.確定隱藏輸出序列h₀ ，...，h_NM+1 ，其中h _k =t _k ⊕H (s _k )(708)

e.確定回應序列r₀ ，...，r_NM+1 ，使得r_j =R_jM (h_jM+1 ，...，h_(j+1)M-1 )，其中R()是共位元約簡函數(710)

通常，共位元約簡函數R()是隱藏輸出序列的非線性函數。由於非線性，我們排除了閾值內的線性函數，例如2模(modulo)計算，例如異或函數。例如，共位元約簡函數可以是一個索引函數(例如當隱藏輸出H(s_j )被賦予多值時的最大H_i 的索引)、表決函數、計數函數、或隱藏輸出h_j 的其他非線性組合或者由隱藏輸出生成器生成的PUF輸出H(s_j )。

例如，在某些實施例中，可以使用多數表決邏輯來實現共位元約簡函數R()。將每2m+1個進行重複，共位約簡器126中的表決邏輯對之前生成的2m+1個隱藏輸出應用多數表決邏輯，如果2m+1個隱藏輸出中有m個或更少個是1，那麼生成0，否則生成1。將每4m+2個進行重複，共位約簡器126對之前多數表決邏輯的兩個輸出進行異或，以產生回應序列R’128的一個響應部分。因此該回應部分基於之前生成的4m+2個隱藏輸出的值而定。針對(2m+2)*N個重複而重複地執行多數表決過程，以生成由回應部分的順序序列限定的N-部分回應R’。

在其他實施例中，使用計數電路實現共位元約簡函數。這種情況下，針對4m+2個隱藏輸出的每個組都生成回應序列R’128的一個響應部分。位元約簡函數確定4m+2個隱藏輸出中的“1”的個數；如果1的個數大於閾值(例如，如果有多於2m+1個1)，那麼位元約簡函數生成1；否則生成0。

ePUF標籤100保持PUF函數H(s_j )的隱秘性。即使對手發現了大量陣列{r，(s₀ ，s₁ ，...，s_M-1 )，(t₀ ，t₁ ，...，t_M-1 )}，適當的選擇位元約簡函數R()也能防止其發現H()。雖然對於隱藏輸出函數而言可能的索引輸入s_j 相對很少，但還是會有很多M-長度的索引s_j 的序列。例如，使用512個不同的索引值s_j 並且M=10，那麼就會有512¹⁰ 個不同的可能序列。通常，不希望對一個特定標籤重複索引的任何特定序列。

3.3認證

每種認證的嘗試都使用了對應用到隱藏輸出生成器的索引s_j 序列的隨機選擇。如上所述，在認證期間，由讀出器選擇的臨時值S和由PUF標籤自身獲得的臨時值Q確保了無論標籤還是讀出器都不能單獨限定應用到隱藏輸出生成器上的索引序列。

RFID讀出器使用其知道的64位臨時值S和由標籤返回的64位臨時值Q來有效模擬(simulate)ePUF標籤100的操作，使用解密回應資料D 120而不是物理的隱藏輸出生成器來獲得預期回應R。如上所述，將由ePUF標籤100生成的接收回應R’與預期回應R進行比較，以驗證所接收的回應是否由ePUF標籤生成，該ePUF標籤的隱藏輸出生成器具有與D對應的輸入-輸出特徵。如果R’和R匹配，那麼ePUF標籤100通過驗證。

尤其是，參考第9圖，RFID讀出器900生成臨時值S 132並從ePUF標籤接收臨時值Q 133。對於包含一組LFSR 904的挑戰生成器934，將值S和Q用作種子值。配置LFSR 904以與ePUF標籤100上的挑戰生成器134的LFSR同樣運轉(參見第1圖)。由索引寄存器136接收挑戰生成器934(其生成外部挑戰)的輸出。基於外部挑戰，RFID讀出器900生成相同的索引序列s₀ ，...，s_NM-1 以及由ePUF標籤生成的相同的極性位序列t₀ ，...，t_NM-1 。

RFID讀出器900取回(retrieve)來自ePUF標籤的加密回應資料E(D)122，並且在解密模組906中解密該資料以獲得回應資料D 120。如上所述，回應資料D 120包括整組資料，使得讀出器900能夠針對任意可能的輸入而模擬ePUF標籤的隱藏輸出生成器的輸出。例如，對於0到2ⁿ -1(即，D=(H(0)，...，H(2ⁿ -1))的索引輸入，D可以被提供為具有其值等於PUF輸出的位向量。

作為對D(其包含針對所述設備上的所有PUF的任意可能挑戰的整組響應)的一種替代，在製備期間從ePUF接收一系列(s_i ，H(s_i ))對，而製備設備確定D以表示模型參數，即使在製備期間沒有使用挑戰或索引，對於任意s_j 而言都能從該參數來預測。該模型試圖匹配正在製備中的資料，但由於在認證期間將要使用不同的挑戰，並且在多個實施方式中，不需要對模型的精確匹配來認證ePUF，因此不需要精確匹配。

在基於模型的方法中，讀出器從ePUF接收挑戰-回應對(s_i ，H(s_i ))的系列。在某些實施例中，例如基於從讀出器提供的、並在隨後使用ePUF上的LFSR生成的種子，在設備上確定挑戰系列。在某些實施例中，是從讀出器提供期望的挑戰，而在其他實施例中，例如基於隨機選擇而在ePUF上生成全部期望的挑戰。認證實體(所述認證實體例如是在讀出器中實現的)隨後會評估與所接收到的挑戰回應對最匹配的模型參數D。可以使用各種評估程式，包括作為實例的參數的最大概似評估以及重複優化方法。

在如美國專利公開號為US2003/0204743A1(該申請的內容通過參考在此引入)所述的使用具有可選擇部分的延遲線而實現的ePUF上的PUF的實施例中，模型參數表示根據對應的挑戰位元是0或是1而定的延遲PUF的每個階段的輸出之間引入的相對延遲。評估這些相對延遲參數的一種方法是使用亂數值來初始化這些參數，然後通過所接收的挑戰-回應對、以及通過在被建模的回應匹配所接收的回應時增強相對延遲而在被建模的回應不匹配時減弱相對延遲來進行重複。

在認證期間，讀出器接收E(D)，並使用模型參數來針對以隱藏方式內部應用到ePUF上的PUF的挑戰值而預測PUF輸出(即類比位於設備上的隱藏PUF的操作)。須注意，當在ePUF上組合原始PUF輸出之前，不對原始PUF輸出進行存取，所以對手不能有效地根據從ePUF輸出的資訊來估測模型參數D。

使用由挑戰生成器902生成的索引序列以及PUF的模型，類比模組908確定與應用到隱藏位生成器上的每個索引s_k 關聯的類比PUF輸出H(s_k )。類比模組908隨後確定被類比的隱藏輸出序列h0，...，h_NM-1，其中h _k =t _k ⊕H (s _k )。RFID讀出器900還知道ePUF標籤的共位元約簡函數，該類比模組因此而能夠通過對隱藏輸出序列進行共位元約簡函數操作來確定類比回應序列R 928。比較模組910將類比回應序列R 928與從ePUF標籤收到的回應R’128進行比較，以對標籤進行認證。

R和R’之間的精確匹配情形理想的話，針對錯碼(bit error)而進行某種配發(allotment)直到達到預定閾值。如果回應R’和R的匹配具有少於閾值的錯碼，可以認為對ePUF標籤100的認證具有充分的相似度。如果R’與R並不充分相似，該ePUF標籤可能會被拒絕，此時可發佈附加的挑戰，或者可調用其他驗證程式。在某些實施例中，在無效回應(例如，在128位回應中大致出現64個錯誤位元(erroneous bit))和有效回應(例如在128位回應中大致出現12至16個錯誤位元)之間存在明顯的不同。通過設置適當的認證碼距離閾值來平衡肯定性誤認證(將冒名頂替設備識別為可信者)和否定性誤認證(拒絕合法設備)的概率。其他確定充分相似度的方法(例如對不同錯碼進行不同的加權)也是可行的。

為了進一步加強ePUF標籤100的安全性，在某些實例中，每個標籤都包括在生成每個回應部分或生成回應序列之後進行增值的計數器。在生成預定的最大數目的回應部分之後，不允許再從ePUF標籤傳輸另外的回應。對計數器的界限可以設置得足夠高，從而允許標籤認證獲得合理的壽命，同時可以防止大量重複認證提供的充足資料使對手研究出對隱藏輸出函數的大概估測。

在某些實例中，PUF資料庫124的最後的512位可以用作計數器。在製備階段，這512位最初被設置為0；針對晶片的每次使用而將其中的一個位設置為1。一旦所有的512個位都設置成1，標籤就不再回應。通過將512個位的一部分在製備期間就設置成1，就能配置ePUF標籤而將其使用限定到少於512次；可替代地，標籤也可以被配置為忽略使用計數器並提供無限次使用。

4.替代實施例

參考第2圖，在一個替代實施例中，ePUF標籤200包括挑戰生成器234，該挑戰生成器234包括單個LFSR。從RFID讀出器收到的種子S 232建立了LFSR的初始狀態。LFSR的每個時鐘週期都生成一個16位元索引寄存器值。索引寄存器236將每個索引寄存器值的n位元(例如9位)指定為將要作為輸入sj而提供給隱藏輸出生成器204的外部挑戰。索引寄存器236還指定索引寄存器值的一個位(例如最次要位)作為極性位tj。

隱藏輸出生成器204包括對合(involution)邏輯206，其接收n位元索引s_j 並生成內部挑戰208的一個陣列(tuple)s_i ，π₁ (s_i )，π₂ (s_i )，...，π_M-1 (s_i ))。通過子序列254(其選擇將要輸入到一組PUF電路210中的內部挑戰的組合)，接收內部挑戰208。例如，生成一組M=8的內部挑戰，兩個PUF電路210響應在提供給PUF的一系列四個內部挑戰應用中所應用的內部挑戰208的組合，生成一系列隱藏輸出{h_j1 ，h_j2 ，...，h_jM }。通常，對於每個索引而言，每個PUF都使用多次以生成對應的多重隱藏輸出。挑選函數π_m (s)，使得重複的應用返回原始值：π_m (π_m (s))=s。該函數的一個實例是置換(permutation)，在該置換中可以交換在成對的位的位置(bit position)處的值。使用這種位擴展方法，每個PUF都將接收一組內部挑戰(其為索引的全面置換)。這些置換的一種屬性是：每個索引都是一個置換的有限集合的成員，如果它的位(即，置換組)是由置換π_m ()生成的，並且不用考慮所述集合中的哪個成員被表示為提供給位元擴展邏輯的索引；內部挑戰是同一集合的所有成員。在其他實施例中，函數π_m ()不必是索引的位元的置換，但要保留這樣的屬性，即：其將索引空間的一部分限定到相對較小的部分中，使得在其中一個部分中對任意索引的函數應用都導致保留在該部分中的變換值。

由包含異或電路242和寄存器256的位約簡(reduction)模組258接收隱藏輸出{h_j1 ，h_j2 ，..，h_jm }。由異或電路242對輸入到隱藏位生成器204的與挑戰s_j 對應的m個隱藏輸出和極性位t_j 進行(m+1)路異或。寄存器256向異或電路返回適當值來啟動(m+1)路異或(即，寄存器256針對其後的使用h_j2 的異或而返回部分結果t_j XOR h_j1 )。位元約簡模組258的輸出(t_j XOR h_j1 XOR h_j2 XOR...h_jm )構成回應序列R’228的一個響應位r_j ，在認證期間，該響應序列R’228可以通過RFID介面150提供。

在製備ePUF標籤200期間，製備權威機構(例如RFID讀出器)向挑戰生成器234提供種子S 232。然後挑戰生成器234驅動生成將要用於ePUF標籤的登記的一系列索引值sj。如果製備權威機構向存取電路138提供了正確的密碼x 112，如之前結合第1圖所述，由PUF標籤200提供來自隱藏位生成器204的隱藏輸出{h_j1 ，h_j2 ，..，h_jm }作為資料D 120。製備權威機構接收資料D 120，並使用多種現有的加密技術中的任一種來從該資料D 120生成加密資料E(D)122。權威機構使用與ePUF標籤200關聯的資訊，並且將其存儲在標籤識別符記憶體102中以選擇性地識別用以對資料D 120進行加密的密鑰。該密鑰為製備權威機構所知，但對ePUF標籤200而言是未知的。權威機構然後將該加密資料E(D)122傳送到ePUF標籤200以存儲在PUF資料庫124中。PUF資料庫124通常能夠存儲512或1024位元的加密資料。一旦E(D)122存儲在PUF資料庫124中，製備階段就結束了。

在某些情況下，製備權威機構通過RFID介面150提供種子232和接收資料D 120。在其他情況下，為了能更快地進行製備，製備權威機構將RFID介面150旁路掉，轉而通過分別與輸入電焊盤264和輸出電焊盤262直接電接觸而提供種子S 232和/或接收資料D 120。

由電源模組168(其通過RFID介面150接收電力)給ePUF標籤100通電。在某些情況下，應用到ePUF標籤100的激勵118的數目和/或從ePUF標籤100接收的資料D 120都足夠多，從而在標籤製備期間可以使用多重電力週期。

如與第4圖相關的描述，對合邏輯206在抵抗鏈攻擊的威脅時有助於ePUF標籤200的強壯性。由對合邏輯206實現的對合策略防止從隱藏位生成器204輸出鏈資訊；對手最多只能形成長度為兩個的迴圈(loop)。即，即使對手將π(c)應用到PUF電路210，其能從隱藏位生成器204獲得的資訊最多也就是π(π(c))或c自身。

在某些實例中，由ePUF標籤200實現的對合策略被概括為從一個單個PUF電路獲得4路或8路異或。在其他實例中，使用兩個PUF電路以獲得8路或16路異或。即，每個認證輸出會向PUF電路輸入兩個、四個、或八個挑戰。通常，被異或的位元的數目越多，ePUF標籤抵抗攻擊的強壯性就越好。

5.其他實施方式

上述技術可以與2009年7月21日公開的、名稱為“易失性裝置鍵及其應用”的美國專利7,564,345中描述的系統結合使用，其全部內容通過參考在此引入。例如，這些技術可以用於對設備進行認證而不是近似類比(proximity)設備。在用RFID和RFID讀出器等術語描述這些技術時，應該瞭解其他設備(包括近似類比設備和讀出器)也可以利用這些技術。其他設備的實例包括：使用PUF電路以檢驗所連接的藍牙啟動裝置、例如當下載媒體給設備時使用PUF電路以檢驗設備的可擕式媒體設備、當聯網時使用PUF電路以檢驗電話的手機。另外，可以在各種背景中看到RFID，包括在防偽產品(例如藥品、電子產品或者公事包)中使用並攜帶個人資訊(例如，安全證章，批量運輸通行證或護照)。隨著RFID的日益普及，RFID讀出器也變得日益普及。例如，可以在手機中包含RFID讀出器，使得用手機能通過與中心權威機構通信來認證RFID。不同的技術適用於不同的環境。

在其他實施例中，還可以使用不同的位元約簡函數。某些實例包括將隱藏輸出序列分成多於兩個組，並將表決函數應用到每個組。在某些實例中，被表決的隱藏輸出的每個組都不必相同。在某些實例中，位元約簡函數被實現為一個查找表，或用查找表來實現。在某些實例中，不必將隱藏輸出序列分成獨自經歷位元約簡函數的多個部分。然而，在某些這樣的實例中，從隱藏輸出序列到回應序列的整體約簡，使得隱藏輸出序列(例如作為精確隱藏輸出函數的無重複性結果)中的輸出的少量改變會導致有限部分的回應序列的改變。在隱藏輸出的M個部分中使用表決的上述實例中，隱藏輸出的每個變化僅影響該回應的一個回應部分。在其他實例中，在一個隱藏輸出中的改變可以改變多於一個響應部分，但整體影響受到限制，使得這種認證在製備時段和認證時段之間的隱藏輸出函數中仍然能具有適度的改變率。

在某些實例中，加密資料D不必存儲在標籤自身上。在資料D是從製備權威機構通過另一通道(例如，通過網路、使用資料庫查找、或者通過諸如在記錄介質上附有運輸標籤等安全傳輸)提供給讀出器的情況下，這些實現途徑也能加以應用。

在某些實例中，可以使用一次性可編程(OTP)記憶體實現隱藏輸出生成器，該OTP記憶體在製備期間使用製備權威機構知道的密碼(D)進行寫入，但是不可從標籤讀出。然後，在標籤上，製備權威機構在可讀記憶體中寫入加密資料E(D)。所述標籤隨後將隱藏輸出函數實現為數位D中的位元的查找。在某些實例中，使用標籤上生成的亂數字對OTP記憶體寫入，其中該亂數字被提供給認證權威機構。

在使用能夠將製造變化加以利用的電路實現隱藏輸出函數的實例中，可以使用各種類型的電路。例如，隱藏輸出函數可以應用索引以選擇設備或電路，所述輸出則對應於設備或電路的特徵。例如，所述索引可以選擇一個電晶體，而所述輸出可以對應電晶體的閾值水準。在其他實例中，所述索引可以選擇一對振盪器電路，所述輸出對應於對振盪器的振盪頻率的比較。在其他實例中，所述索引可以選擇一對延遲路徑，所述輸出可以對應於對兩個路徑中的延遲信號的比較。

上述方法的實例可以以硬體、軟體或者二者結合的形式實現。例如，ePUF標籤可以使用特定用途的積體電路和以軟體實現的功能性(functionality)讀出器來實現，該軟體可以在讀出器中的通用用途處理器上執行。硬體可以包括諸如現場可編程閘陣列(FPGA)等客制化(custom)積體電路或可配置電路。可以根據存儲在電腦可讀介質上的電路的特定指令(例如，以FPGA配置資料方式或者以諸如verilog等硬體描述語言(HDL)形式)來指定硬體的實現方式。軟體實現方式可以包括存儲在電腦可讀介質上的指令，用於控制通用用途或特定用途控制器或處理器的運行。例如，認證站可以包括通用用途處理器，其由所存儲的程式加以控制，並且近似類比設備可以包括特定用途控制處理器，其由存儲在設備上的指令加以控制。

應當瞭解，上面的描述旨在示例性說明而不是限制本發明的範圍，本發明的範圍由所附如申請專利範圍來限定。例如，雖然上述技術是在基於RFID的應用的環境下加以描述的，但是這些技術也能適用於對其他類型的積體電路的認證。

100,200．．．ePUF標籤

102．．．標籤識別符記憶體

104,204,304,404．．．隱藏輸出生成器

106．．．位元擴展邏輯

108,208．．．內部挑戰

110,210,310a,310b,410．．．PUF電路

111,211．．．隱藏輸出

112．．．積體電路

114．．．單路函數

116,256．．．寄存器

118．．．激勵

120．．．資料D

122．．．生成加密資料E(D)

124．．．PUF資料庫

126,258．．．位元約簡電路

128．．．回應序列R’

130．．．輸出序列

132．．．臨時值S

133．．．不確定性亂數字Q

134,234．．．第一生成器

136,236．．．索引寄存器

138．．．控制電路

140．．．啟動器電路

142．．．比較電路

150．．．RFID介面

152．．．安全電路

162．．．輸出電焊盤

166．．．輸入電焊盤

168．．．電源模組

200．．．ePUF標籤

206．．．對合邏輯

210a．．．第一PUF電路

210b．．．第二PUF電路

228．．．位元約簡電路

232．．．種子S

234．．．挑戰生成器

236．．．索引寄存器

242．．．比較電路

254．．．子序列

256．．．寄存器

258．．．位約簡模組

264．．．輸入電焊盤

262．．．輸出電焊盤

268．．．電源模組

304．．．輸出生成器

310．．．PUF電路

310a‧‧‧第一PUF電路

310b‧‧‧第二PUF電路

404‧‧‧輸出生成器

430‧‧‧輸出序列

500,502,504,510,508,512,514,516,518,600,602,604,606,700,702,704,706,708,710‧‧‧步驟

802‧‧‧FSM寄存器

900‧‧‧RFID讀出器

902‧‧‧生成器

904‧‧‧LFSR

906‧‧‧解密模組

908‧‧‧類比模組

910‧‧‧比較模組

934‧‧‧挑戰生成器

936‧‧‧索引寄存器

D₁ 和D₂ ‧‧‧資料

第1圖是基於增強型PUF(ePUF)的RFID標籤的方塊圖。

第2圖是ePUF RFID標籤的第二實施例的方塊圖。

第3圖是隱藏輸出生成器的方塊圖。

第4圖是隱藏輸出生成器的另一實施例的方塊圖。

第5圖是製備過程的流程圖。

第6圖是索引生成過程的流程圖。

第7圖是回應生成過程的流程圖。

第8圖是移位寄存器的方塊圖。

第9圖是RFID閱讀器的方塊圖。

100‧‧‧ePUF標籤

102‧‧‧標籤識別符記憶體

104‧‧‧隱藏輸出生成器

106‧‧‧位元擴展邏輯

108‧‧‧內部挑戰

110‧‧‧PUF電路

111‧‧‧隱藏輸出

112‧‧‧密碼

114‧‧‧單路函數

116‧‧‧寄存器

118‧‧‧激勵

120‧‧‧資料D

122‧‧‧生成加密資料E(D)

124‧‧‧PUF資料庫

126‧‧‧位元約簡電路

128‧‧‧回應序列R’

130‧‧‧輸出序列

132‧‧‧臨時值S

133‧‧‧不確定性亂數字Q

134‧‧‧第一生成器

136‧‧‧索引寄存器

138‧‧‧存取電路

140‧‧‧存取啟動器

142‧‧‧比較電路

150‧‧‧RFID介面

152‧‧‧安全電路

162‧‧‧輸出電焊盤

166‧‧‧輸入電焊盤

268‧‧‧電源模組

Claims

一種積體電路，其包括：序列生成器，被配置為生成挑戰(s_j )系列；隱藏輸出生成器，被配置為生成隱藏輸出系列，每個隱藏輸出是所述挑戰系列中的對應的挑戰的函數；存取控制電路，用以防止在該積體電路外部之該等隱藏輸出的揭露；以及位元約簡電路，被配置為生成包括多個回應部分的回應序列，該回應序列中的每個回應部分是對應的多個隱藏輸出的一非線性函數。
如申請專利範圍第1項所述的積體電路，其還包括非易失性記憶體，被配置為存儲加密資料(E(D))，所述加密資料(E(D))對應於所述隱藏輸出系列或基於所述隱藏輸出系列而得的參數的至少之一。
如申請專利範圍第1項所述的積體電路，其中所述序列生成器被配置為基於輸入到所述積體電路中的第一種子生成所述挑戰系列。
如申請專利範圍第3項所述的積體電路，其中序列生成器還被配置為基於由所述積體電路生成的第二種子生成所述挑戰系列。
如申請專利範圍第1項所述的積體電路，其中所述序列生成器包括：第一生成器，被配置為生成生成器值系列；以及索引寄存器，被配置為選擇每個生成器值的位元的子集，每個子集形成所述挑戰系列中的挑戰。
如申請專利範圍第5項所述的積體電路，其中所述第一生成器包括線性回饋移位寄存器。
如申請專利範圍第1項所述的積體電路，其中所述回應序列中的每個回應部分是對應的多個隱藏輸出中的非線性函數。
如申請專利範圍第7項所述的積體電路，其中基於對應的多個隱藏輸出中的多個位元確定所述回應序列中的每個回應部分，所述多個位元在對應的多個隱藏輸出中具有值1。
如申請專利範圍第7項所述的積體電路，其中所述位元約簡電路包括：計數電路，被配置為針對所述回應序列中的每個回應部分而對位元的第一數目和位元的第二數目進行計數，其中所述位元的第一數目是在所述對應的多個隱藏輸出的第一部分中具有值為1的位元的數目，所述位元的第二數目是在所述對應的多個隱藏輸出的第二部分中具有值1的位元的數目；以及比較電路，被配置為對所述位元的第一數目和所述位元的第二數目進行比較；其中所述比較的結果形成所述回應序列中對應的回應部分。
如申請專利範圍第1項所述的積體電路，其中所述隱藏輸出生成器包括複製功能電路，即PUF電路。
如申請專利範圍第10項所述的積體電路，其中所述PUF電路包括基於延遲的PUF電路。
如申請專利範圍第10項所述的積體電路，其中所述隱藏輸出生成器還包括對合邏輯，所述對合邏輯被配置為將多個置換函數應用到每個挑戰以生成對應的多個內部挑戰；以及其中所述隱藏輸出生成器被配置為生成與所述挑戰系列中的每個挑戰對應的隱藏輸出(h_ji )的子系列，通過將內部挑戰中的一個挑戰應用到所述PUF電路而生成所述隱藏輸出的子系列中的每個隱藏輸出。
如申請專利範圍第12項所述的積體電路，其還包括比較電路，該比較電路被配置為對所述隱藏輸出的子系列中的隱藏輸出(h_ji )進行比較。
如申請專利範圍第10項所述的積體電路，其中所述隱藏輸出生成器包括：第一PUF電路和第二PUF電路，每個PUF電路被配置為基於所述挑戰系列中的第一挑戰生成PUF輸出；以及比較電路，被配置為對由所述第一PUF電路生成的PUF輸出(H₁ (s_j ))和由所述第二PUF電路生成的PUF輸出(H₂ (s_j ))進行比較，所述比較的結果形成對應於所述第一挑戰的隱藏輸出(h_j )。
如申請專利範圍第10項所述的積體電路，其中所述PUF 電路被配置為基於所述挑戰系列中的第一挑戰生成第一PUF輸出(H₁ (s_j ))以及基於所述挑戰系列中的第二挑戰生成第二PUF輸出(H₁ (LFSR(s_j )))，以及其中所述隱藏輸出生成器還包括比較電路，該比較電路被配置為對所述第一PUF輸出和所述第二PUF輸出進行比較，所述比較的結果形成對應於所述第一挑戰的隱藏輸出(h_j )。
如申請專利範圍第10項所述的積體電路，其中所述隱藏輸出生成器還包括位元擴展電路，該位元擴展電路被配置為基於所述挑戰系列中的第一挑戰(s_j )生成內部挑戰，所述內部挑戰長於所述第一挑戰；其中所述PUF電路被配置為基於所述內部挑戰生成PUF輸出。
如申請專利範圍第16項所述的積體電路，其還包括比較電路，該比較電路被配置為將每個PUF輸出(H(s_j ))與對應的極性位元(t_j )進行比較，每次比較的結果形成隱藏輸出。
如申請專利範圍第1項所述的積體電路，其中該存取控制電路被配置為接收輸入到所述積體電路中的值，以及基於所接收的值而允許從所述積體電路輸出所述隱藏輸出系列。
如申請專利範圍第18項所述的積體電路，其中所述存取控制電路包括：單路電路，被配置為將單路函數應用到所接收的值；比較電路，被配置為將所述單路函數的結果與存儲在所述積體電路中的設備特定值進行比較；以及啟動器電路，被配置為接收所述比較的結果並且基於所接收的結果而允許從所述積體電路輸出所述隱藏輸出系列。
如申請專利範圍第19項所述的積體電路，其中所述單路電路的至少一部分形成所述序列生成器的電路的一部分。
如申請專利範圍第1項所述的積體電路，其中每個隱藏輸出是所述隱藏輸出生成器的特徵的函數，所述隱藏輸出生成器的特徵根據多個相似的積體電路中的製造特徵而變化。
一種使用鑑認站台鑑認積體電路的方法，其包含：在該積體電路上執行下列步驟：生成挑戰(s_j )系列；生成隱藏輸出(h_j ；h_ji )系列，每個隱藏輸出是所述挑戰系列中的對應的挑戰的函數；使用存取控制電路防止該等隱藏輸出在該積體電路外部之揭露；以及生成包括多個回應部分的回應序列，該回應序列中的每個回應部分是對應的多個隱藏輸出的一非線性函數。
如申請專利範圍第22項之方法，其進一步包含提供該回應序列給該鑑認站台。
如申請專利範圍第23項之方法，其進一步包含在該鑑認站台執行下列步驟：自該積體電路接收該隱藏輸出系列；自該積體電路接收該回應序列；使用該隱藏輸出系列來判定一模擬回應序列；以及判定所接收的回應序列是否實質等同該模擬回應序列。
如申請專利範圍第22項之方法，其進一步包含登記該積體電路。
如申請專利範圍第25項之方法，其中登記該積體電路包含下列步驟：提供該隱藏輸出系列或基於該隱藏輸出系列所導出的參數中之至少一者給該鑑認站台；從該鑑認站台接收對應該隱藏輸出系列或基於該隱藏輸出系列所導出的該等參數之經加密資料；以及把該經加密資料儲存於該積體電路上之一非依電性記憶體中。
如申請專利範圍第26項之方法，其中基於該隱藏輸出系列所導出的該等參數包含該隱藏輸出系列之一參數化形式。
如申請專利範圍第26項之方法，其中該隱藏輸出(h_j )系列係根據接收自該鑑認站台之一密碼，而提供給該鑑認站台。
如申請專利範圍第28項之方法，其中登記該積體電路包含下列步驟：自該鑑認站台接收該密碼；對該密碼執行一單向函數；比較該單向函數的結果與儲存於該積體電路上之一值；以及基於該比較之結果，提供該隱藏輸出系列給該鑑認站台。
如申請專利範圍第22項之方法，其中生成該挑戰系列包含：根據由該鑑認站台所生成的一第一種子來生成該挑戰系列。
如申請專利範圍第30項之方法，其中生成該挑戰系列進一步包含：根據由該積體電路所生成的一第二種子來生成該挑戰系列。
如申請專利範圍第22項之方法，其中生成該挑戰系列包含下列步驟：生成一產生器值系列；以及選擇各個產生器值之位元的一子集合，各個選定的子集合形成該挑戰系列中之一挑戰。
如申請專利範圍第22項之方法，其中生成該回應序列包括：針對該回應序列中的每個回應部分，以一非線性函數於該等對應多個隱藏輸出上操作。
如申請專利範圍第22項之方法，其中生成隱藏輸出系列包括：使用物理不可複製功能電路來生成該隱藏輸出系列。
如申請專利範圍第34項之方法，其中使用物理不可複製功能電路包括使用延遲式的物理不可複製功能電路。
如申請專利範圍第22項之方法，其中生成該隱藏輸出系列包括：生成對應該挑戰系列中之各個挑戰的一隱藏輸出(h_ji )子系列。
如申請專利範圍第36項之方法，其中生成該隱藏輸出系列進一步包括：應用多個置換函數至一第一挑戰(s_j )，來生成對應多個內部挑戰；應用每個內部挑戰至物理不可複製功能電路，來生成對應該第一挑戰之該隱藏輸出子系列中的一對應隱藏輸出(h_ji )；以及比較對應該第一挑戰之子系列中的該等隱藏輸出。
如申請專利範圍第34項之方法，其中生成該隱藏位元輸出系列包含下列步驟：使用第一物理不可複製功能電路，基於該挑戰系列中的一第一挑戰來產生一第一物理不可複製功能輸出(H₁ (s_j ))；使用第二物理不可複製功能電路，基於該第一挑戰產生一第二物理不可複製功能輸出(H₂ (s_j ))；以及比較該第一物理不可複製功能輸出和該第二物理不可複製功能輸出，該比較之結果形成對應該第一挑戰之隱藏輸出(h_j )。
如申請專利範圍第34項之方法，其中生成該隱藏輸出系列包含下列步驟：基於該挑戰系列中之一第一挑戰來生成一第一物理不可複製功能輸出(H₁ (s_j ))；基於該挑戰系列中之一第二挑戰來生成一第二物理不可複製功能輸出(H₁ (LFSR(s_j )))；以及比較該第一物理不可複製功能輸出和該第二物理不可複製功能輸出，該比較的結果形成對應該第一挑戰之隱藏輸出(h_j )。
如申請專利範圍第34項之方法，其中生成該隱藏輸出系列包含下列步驟：基於該挑戰系列中的一第一挑戰(s_j )來生成一內部挑戰，該內部挑戰比該第一挑戰長；以及使用該物理不可複製功能電路來基於該內部挑戰生成該隱藏輸出(H(s_j ))。