CN201638251U

CN201638251U - 用于未联网rfid-puf认证的集成电路

Info

Publication number: CN201638251U
Application number: CN2009202716383U
Authority: CN
Inventors: 斯里尼瓦斯·德瓦达斯
Original assignee: Verayo Inc
Current assignee: Verayo Inc
Priority date: 2008-11-21
Filing date: 2009-11-23
Publication date: 2010-11-17
Anticipated expiration: 2019-11-23
Also published as: CN102224705B; CA2744161A1; EP2368338B1; WO2010060005A2; US20100127822A1; TWI498827B; EP2368338A2; CN102224705A; KR101360696B1; WO2010060005A3; US8683210B2; JP2012510210A; TW201025144A; JP5319783B2; KR20110095921A; CA2744161C

Abstract

一种用于未联网RFID-PUF认证的集成电路，包括：序列生成器，被配置为生成挑战系列；隐藏输出生成器，被配置为生成隐藏输出系列，每个隐藏输出是所述挑战系列中的对应的挑战的函数；以及位约简电路，被配置为生成包括多个响应部分的响应序列，每个响应部分是对应的多个隐藏输出的函数。本实用新型能在未联网或者有限联网的环境(例如仓库或运输设施)中对RFID标签加以认证，或者在这种联网环境(PUF数据库是存储在网络的中央服务器上而不是存储在每个单独的标签上)中对RFID标签加以认证。该认证方案以低于现有的密码技术的造价而获得高度可信的认证安全性。

Description

用于未联网RFID-PUF认证的集成电路

相关申请交叉引用

本申请要求以下专利申请的优先权：2008年11月21日在美国提出的临时申请号为61/116,700、名称为“未联网RFID-PUF认证”的专利申请；2009年3月18日在美国提出的临时申请号为61/161,218、名称为“未联网RFID认证”的专利申请；以及2009年9月30在美国提出的临时申请号为61/247,195、名称为“未联网RFID认证”的专利申请，上述申请公开的内容在这里通过参考全文引入。

本申请涉及2008年9月19日在美国提出的申请公开号为US2009/0083833A1、名称为“具有物理不可克隆功能的认证”的专利申请，后者要求美国临时申请号为60/973,505、名称为“涉及物理不可克隆功能的认证系统”以及申请号为61/018,618、名称为“安全RFID”的权益。本申请还涉及2005年11月14日提交2009年7月21日公开的美国专利号为7564345、名称为“易失性装置键及其应用”的专利申请，后者要求2004年11月12日提交的美国临时申请号为60/627605的申请、2004年11月22日提交的美国临时申请号为60/629,953的申请以及2005年1月27日提交的美国临时申请号为60/647,575的申请的权益。上述提到的所有申请的内容都通过参考在此引入。

技术领域

本实用新型涉及用于未联网RFID-PUF认证的集成电路。

背景技术

对于长距离穿行于多个位置并落在不同实体(公司或个人)的责任区内的产品，其本质特性(very nature)为供应链提供了很多造成安全隐患(to becompromised)的机会。可以从供应链的不同地点存取含有高价值产品(例如奢侈品、体育收藏品以及医药品)的集装箱，并且可以用对正常的供应链造成最小破坏的动作用仿制品或者次品来替代这些高价值产品。

近年来，很多高价值产品的制造者已经采取射频识别(RFID)技术来跟踪和和确保在供应链上运送的产品的安全。RFID标签通常采用集成有“硅芯片-天线”的自粘胶标签形式。这些标签可被粘贴到(或者另外张贴到)单个产品或用于密封装有多个产品的集装箱。每个RFID标签可以接收并响应来自RFID收发机的射频信号。由于可以对所述标签的电子存储器进行远距离读或写，就没有必要追踪走直达线路的产品或集装箱的行踪。只对那些从制造地到最终目的地需要要经过多个中间环节(例如批发商和零售商)的产品进行追踪，如果标签或者产品不知何故从指定路线偏离，则通知标签阅读器。

发明内容

为克服现有技术的缺陷，概括而言，一种集成电路，包括：序列生成器，被配置为生成挑战系列；隐藏输出生成器，被配置为生成隐藏输出系列，每个隐藏输出是所述挑战系列中对应的挑战的函数；以及位约简电路，被配置为生成包括多个响应部分的响应序列，每个响应部分是对应的多个隐藏输出的函数。

其实施例可以包括下文中的一个或多个。所述集成电路包括：非易失性存储器，被配置为存储加密数据，所述加密数据与所述隐藏输出系列或基于所述系列隐藏输出系列而得的参数的至少之一相对应。

所述序列生成器被配置为基于输入到所述集成电路中的第一种子生成挑战系列。所述序列生成器还被配置为基于由集成电路生成的第二种子生成挑战系列。所述系列生成器包括：第一生成器，被配置为生成生成器值系列；以及索引寄存器，被配置为选择每个生成器值的位的子集，每个子集形成所述挑战系列中的挑战。所述第一生成器包括线性反馈移位寄存器。

所述响应序列中的每个响应部分是对应的多个隐藏输出的非线性函数。所述响应序列中的每个响应部分基于对应的多个隐藏输出中的值为1的多个位而确定。位约简电路包括：计数电路，被配置为针对所述响应序列中的每个响应部分而对位的第一数目和位的第二数目进行计数，其中位的第一数目在对应的多个隐藏输出的第一部分中具有值为1的位的数目，位的第二数目在对应的多个隐藏输出的第二部分中具有值为1的位的数目；比较电路，被配置为对所述位的第一数目和所述位的第二数目进行比较。所述比较的结果形成所述响应序列中对应的响应部分。

隐藏输出生成器包括物理不可克隆功能(PUF)电路。所述PUF电路包括基于延迟的PUF电路。每个隐藏输出是所述隐藏输出生成器的特征的函数，所述隐藏输出生成器的特征根据多个相似的集成电路中的制造特征而变化。

所述隐藏输出生成器还包括：对合逻辑(involution logic)，被配置为将多个置换函数应用到每个挑战以生成对应的多个内部挑战。所述隐藏输出生成器被配置为生成与所述挑战序列中的每个挑战对应的隐藏输出的子集，所述隐藏输出的子集中的每个隐藏输出都通过将所述内部挑战中的一个挑战应用到PUF电路而生成。所述集成电路还包括：比较电路，被配置为对所述隐藏输出的子集中的隐藏输出进行比较。

所述隐藏输出生成器包括：第一PUF电路和第二PUF电路，每个PUF电路被配置为基于所述挑战系列中的第一挑战生成PUF输出；以及比较电路，被配置为对由第一PUF电路生成的PUF输出和由第二PUF电路生成的PUF输出进行比较，所述比较的结果形成对应于第一挑战的隐藏输出。

所述PUF电路被配置为基于所述挑战系列中的第一挑战生成第一PUF输出，以及基于所述挑战系列中的第二挑战生成第二PUF输出。所述隐藏输出生成器包括：比较电路，被配置为对第一PUF输出和第二PUF输出进行比较，所述比较的结果形成对应于第一挑战的隐藏输出。

所述隐藏输出生成器包括：位扩展电路，被配置为基于所述挑战系列中的第一挑战生成内部挑战，所述内部挑战长于所述第一挑战。所述PUF电路被配置为基于所述内部挑战生成PUF输出。所述集成电路包括：比较电路，被配置为将每个PUF输出与对应的极性位进行比较，每次比较的结果都形成隐藏输出。

所述集成电路包括：存储器控制电路，被配置为接收输入到集成电路的值，以及基于所接收到的值而允许从所述集成电路输出所述隐藏输出序列。所述存储控制电路包括：单路电路，被配置为将单路函数(one-way function)应用到所接收的值；比较电路，被配置为将单路函数的结果与存储在集成电路中的设备特定值进行比较；以及激活器电路，被配置为接收所述比较的结果，并基于所接收的结果而允许从所述集成电路输出所述隐藏输出系列。所述单路电路的至少一部分形成所述序列生成器的电路的一部分。

在另一方面概括而言，一种使用认证站对集成电路进行认证的方法，包括在集成电路上执行以下步骤：生成挑战系列；生成隐藏输出系列，每个隐藏输出是所述挑战系列中对应的挑战的函数；以及生成包括多个响应部分的响应序列，每个响应部分是对应的多个隐藏输出的函数。

其实施例可以包括下文中的一个或多个。所述方法包括向认证站提供所述响应序列。所述方法包括在认证站执行以下步骤：从所述集成电路接收隐藏输出系列；从所述集成电路接收响应序列；使用隐藏输出系列确定模拟响应序列；以及确定所接收的响应序列是否实质上等于所述模拟响应序列。

所述方法包括登记集成电路。登记集成电路包括以下步骤：向认证站提供所述隐藏输出系列或基于所述隐藏输出系列而得的参数的至少之一；从认证站接收与所述隐藏输出系列或基于所述隐藏输出系列而得的参数对应的加密数据；以及在所述集成电路上的非易失存储器中存储加密数据。基于所述隐藏输出系列而得的参数包括所述隐藏输出系列的参数化形式。基于从认证站接收的密码而向认证站提供所述隐藏输出系列。登记集成电路包括以下步骤：从认证站接收密码；对密码进行单路函数操作；将所述单路函数的结果和存储在集成电路上的值进行比较；基于所述比较的结果，向认证站提供隐藏输出系列。

生成挑战系列包括基于由认证站生成的第一种子生成所述挑战系列。生成所述挑战系列包括基于由所述集成电路生成的第二种子生成挑战系列。生成所述挑战系列包括以下步骤：生成生成器值系列；以及选择每个生成器值中的位的子集，每个所选择的子集形成所述挑战系列中的挑战。

生成所述响应序列包括针对所述响应序列中的每个响应部分而对对应的多个隐藏输出进行非线性函数操作。生成隐藏输出系列包括使用物理不可克隆功能(PUF)电路生成所述隐藏输出系列。使用PUF电路包括使用基于延迟的PUF电路。

生成所述隐藏输出系列包括生成与所述挑战系列中的每个挑战对应的隐藏输出的子系列。生成所述隐藏输出系列包括以下步骤：将多个置换函数应用到第一挑战以生成对应的多个内部挑战；将每个内部挑战应用到PUF电路以生成与第一挑战对应的隐藏输出的子系列中的对应的隐藏输出；以及对与第一挑战对应的子集中的隐藏输出进行比较。

生成隐藏位输出系列包括以下步骤：使用第一PUF电路，基于所述挑战系列中的第一挑战生成第一PUF输出；使用第二PUF电路，基于所述第一挑战生成第二PUF输出；以及对所述第一PUF输出和所述第二PUF输出进行比较，所述比较的结果形组成对应于第一挑战的隐藏输出。

生成所述隐藏输出系列包括以下步骤：基于所述挑战系列中的第一挑战生成第一PUF输出；基于所述挑战系列中的第二挑战生成第二PUF输出；以及对所述第一PUF输出和所述第二PUF输出进行比较，所述比较的结果形成对应于第一挑战的隐藏输出。

生成所述隐藏输出系列包括以下步骤：基于所述挑战系列中的第一挑战生成内部挑战，所述内部挑战长于所述第一挑战；以及使用PUF电路并基于所述内部挑战生成所述隐藏输出。

在其它优点之外，本文中描述的设备和方法都能适用于项目级认证途径(approach)(其用以保护产品供应链的完整性)。使用如本文中所述的RFID标签可以防止对该标签的“克隆”，或者至少由于过高的计算费用而使这样的克隆受到抑制。

如本文中所述的RFID标签能在未联网或者有限联网的环境(例如仓库或运输设施)中加以认证，或者在这种联网环境(PUF数据库是存储在网络的中央服务器上而不是存储在每个单独的标签上)中加以认证。本文中描述的认证方案以低于现有的密码(cryptographic)技术的造价而获得高度可信的认证安全性。

附图说明

图1是基于增强型PUF(ePUF)的RFID标签的方块图。

图2是ePUF RFID标签的第二实施例的方块图。

图3是隐藏输出生成器的方块图。

图4是隐藏输出生成器的另一实施例的方块图。

图5是制备过程的流程图。

图6是索引生成过程的流程图。

图7是响应生成过程的流程图。

图8是移位寄存器的方块图。

图9是RFID阅读器的方块图。

具体实施方式

通常，电子电路中的物理不可克隆功能(PUF)提供了一种可以例如根据制造中的变化来区别集成电路(“芯片”)的方法，这种制造中的变化使得根据通用设计(即，通用掩模)制造的不同芯片可以具有可测得的不同特征。使用PUF来区别不同芯片的能力对于认证集成电路而言是一种潜在的有价值的方法。下文描述的一个或多个实现途径(approach)涉及特定的适用于相似装置的PUF的实现，例如射频识别(RFID)标签。

在某些实例中，RFID标签制造商制造了一批RFID标签。这批标签中的每个RFID标签(本文中指的是基于增强型PUF的RFID标签，或简称“e-PUF标签”)都可以使用隐藏输出生成函数和共位约简(public bit reduction)函数来实现，并且包括多个存储器组件，这些存储器组件中有某些是只读的，另一些是可写的或者可读写的。

参考图1，一种示例性ePUF标签100包括RFID通信接口150和安全电路152。ePUF标签100的第一只读存储器组件(标签识别存储器102)存储有唯一的标签识别符，该标签识别符例如为一个128位长的电子产品码(EPC)。根据标签识别符的编码方案，标签识别符的结构可以包括针对标签100所涉及的批次、运输集装箱码、目的地码或产品码进行识别的区域。在标签识别符中也可包含其它和/或不同信息。

1响应生成

在ePUF标签100上实现的隐藏输出生成函数具有不可预料的输入-输出特征，其并非基于对ePUF标签的检查而确定，或者至少是需要很大的努力才能确定。可以认为隐藏输出生成函数的特征对于对手而言非常有效而难以获取。在ePUF标签100上由隐藏输出生成器实现隐藏输出生成函数，其可以在输入n位索引s_j(例如一个9位或12位索引)之时接收，并生成一个隐藏输出h_j。在某些实施例中，隐藏输出h_j是单个位；在其它实施例中，隐藏输出h_j包括多个位。

参考图1，在一个实施例中，隐藏输出生成器104被实现为位扩展逻辑106的级联(cascade)，其接收9位索引s_j并生成64位内部挑战108；并且PUF电路110响应于内部挑战108而生成PUF输出H(s_j)。例如，PUF电路可以实现为基于延迟的PUF，正如在2006年6月1日提交的、美国专利申请公开号为US2006/0221686A1、名称为“使用电路的动态特征的集成电路”的专利申请所述，其全部内容通过参考在此引入。在这个实例中，内部挑战108配置了一组延迟路径，隐藏输出H(s_j)基于所配置的路径的相对延迟而定。

在某些实例中，位扩展逻辑106使用ePUF标签100的第二只读存储器组件(未示出)来实现，该位扩展逻辑106限定有挑战表，该挑战表提供将9位或12位索引值转化为64位挑战的一对一映射。在某些实例中，一批中的每个ePUF标签100都具有同样的挑战表。在其它实例中，一批中的ePUF标签的子集(例如通过运输集装箱码、目的地码、产品码等来分组)具有不同的挑战表。在其它实例中，位扩展逻辑106通过组合电路而实现，例如，通过索引s_j的位的异或对(XORing pairs)生成n(n-1)/2位，通过索引的位的异或非对(XNORing pairs)生成另一个n(n-1)/2位。对于给定的索引s_j，此电路确保由位扩展逻辑生成的挑战总是一样的。

每个PUF输出H(s_j)都由转换电路142根据与索引s_j对应的极性位(polarity bit)t_j的值(下文将介绍)而被选择性地转换(即对其进行异或)。来自异或函数(即h_j＝t_j XOR H(s_j))的输出序列形成隐藏输出序列130，该隐藏输出序列130并没有在ePUF标签100之外公开。使用由共位约简器126(下文将详细介绍)实现的共位约简函数R()，隐藏输出序列130被约简到较短的响应序列R’128。通过将位约简函数应用到隐藏输出序列130的子序列，可以确定响应序列R’128的每个响应部分r(例如每个位或者每个位组)。在经由RFID接口150的认证阶段期间，从ePUF标签100输出响应序列R’。

在某些可替代实施例中，隐藏输出生成器不包括位扩展逻辑，而是向PUF电路提供直接作为挑战的索引s_j。对于PUF电路的某些设计而言，当没有位扩展逻辑时，PUF电路的行为可以让攻击者相对容易地进行建模，从而无法确定ePUF标签的安全性。为了避免这种建模攻击，通过使用同一PUF电路的基于不同挑战的另一输出(或多个输出)或使用另一PUF电路的输出，选择性地转换PUF电路的输出(即对其进行异或)。下文中描述了多个这种实施方式。

参考图3，隐藏输出生成器304包括第一PUF电路310a和第二PUF电路310b。每个PUF电路310a、310b都接收挑战sj并分别生成PUF输出H₁(s_j)和H₂(s_j)。PUF输出H₁(s_j)和H₂(s_j)通过异或电路142被异或。其结果形成隐藏输出序列330(即，h_j＝H₁(s_j)XOR H₂(s_j))的第j个组件，并由上述共位约简器126来对其进行操作。在某些实施例中，隐藏输出生成器304包括多于两个的PUF电路，每个PUF电路都接收挑战s_j并返回PUF输出H_i(s_j)。自n个PUF电路获得的PUF输出被n路异或，以生成隐藏输出序列的对应的组件h_j。例如，对于具有4个PUF电路的隐藏输出生成器而言，所获得的四个输出被四路异或；对于具有8个PUF电路的隐藏输出生成器而言，所获得的八个输出被八路异或。对于对手而言，大量的PUF电路使其对隐藏输出生成器304的行为进行建模的企图变得更加困难，从而提高了ePUF标签的安全性。然而，多个PUF电路会在安全电路152的布局内占用大量空间。

参考图4，隐藏输出生成器404的另一实施例使用单个PUF电路410来实现。PUF电路410接收第一挑战输入s_j并响应性生成第一输出H₁(s_j)。PUF电路410随后接收第二挑战输入LFSR(s_j)并生成第二PUF输出H₁(LFSR(s_j))。所述第二挑战是通过在第一挑战sj上使用线性反馈移位寄存器(LFSR；参见下文中对LFSR的实现方式的讨论)而在ePUF标签中生成的。通常，第一挑战s_j作为LFSR的种子值，而第二挑战LFSR(s_j)表示自初始状态s_j开始的一个时钟周期后LFSR的输出状态。由异或电路142对两个PUF输出H₁(s_j)和H₁(LFSR(s_j))与对应的极性位t_j进行三向异或。其结果形成隐藏输出序列430的一个组件(即，h_j＝t_j XOR H₁(s_j)XOR H₁(LFSR(s_j)))，并由上述共位约简器126来对其进行操作。

使用了隐藏输出生成器404的ePUF标签可能易受链攻击的影响，其中该链攻击能够“移除”在两个PUF输出上进行的异或。攻击标签的对手就能知道发送到PUF电路310上的值C。虽然LFSR(C)是由ePUF标签上的电路确定的，但对手会知道LFSR(C)＝D。然后对手就能应用D并且获得H₁(D)XOR H₁(LFSR(D))。如果LFSR(D)＝E，那么对手还能获得H₁(E)XORH₁(LFSR(E))，以此类推。这样，有了对C的正确猜测，并且知道了由隐藏输出生成器304执行的异或操作的结果，对手没准就能够确定其它PUF输出(例如，H₁(D)，H₁(E)等)的值。为了避免这种链攻击的威胁，下文结合图2描述ePUF标签200的替代实施例。

2制备(provisioning)

在配置ePUF标签100之前，由权威机构(该权威机构是建立ePUF标签的真实性(authenticity)和/或有标签附加其上的产品的真实性的最初成员)制备(即登记(enroll))ePUF标签。在制备期间，该权威机构隐秘地获得和加密随后将用于标签认证的信息。在某些实施例中，权威机构与标签制造者是同一成员。

参考图1和图5，在制备特定的标签期间，由最初成员确定位于标签上的隐藏输出生成器104的输入一输出特征。为了防止其它未授权成员类似地确定这些特征，制备ePUF标签100的权威机构必须将正确的密码x 112例如通过RFID接口150而应用至位于ePUF标签上的存取电路138，如步骤500。密码112例如是256位的值或512位的值。密码112将状态机(statemachine)(例如嵌入ePUF标签100的硅中的单路函数114)送入状态F(x)，如步骤502。存取电路138包括寄存器116，其存储了先前根据标签100的制造掩模确定的、或在前面的制备阶段设置的值F(Y)。如果计算出的F(x)的值与F(Y)的值相同(如步骤504)，查询成员就被作为被允许制备ePUF标签100的合法实体。然后通过存取激活器(enabler)140来激活(enable)逻辑信号，允许查询成员对隐藏输出生成器104的输入-输出特征D 120进行存取，如步骤508。如果F(X)和F(Y)的值不匹配，那么不允许查询成员制备ePUF标签，如步骤510。须注意，所提供的值Y一直保密，作为对ePUF标签100的攻击的掩模拷贝是无效的。例如，即使对手发现了F(Y)，函数F()也会让发现X以使F(X)＝F(Y)是实质上不可能的。

在某些实施例中，通过利用有限状态机(FSM)的能到达性难以实现的难题的优点，单路函数114实现了相对廉价的计算(例如计算的廉价和/或电路布局区域的廉价，或供电需求方面的廉价)。对单路函数114的要求不如在某些其它应用中使用的单路哈希函数(one way hash function)那样严格。尤其是，单路函数114实现了这样的函数F(x)，其对于给定的F(Y)而言，确定Y是很困难的；即，即使值F(Y)公开了，也能维持存取电路138的安全性。注意对于其它Z值而言，函数F(Z)并不非得是难于转换的；单路函数114的其它输出F(Z)可以轻易转换以确定Z。另外，由于哈希函数114仅用于对一个值(Y)进行操作，或用于对函数域值中的可能值的较小部分进行操作，所以并不要求单路函数114避免在函数范围内的冲突。

参考图8，在一种实施方式中，将密码x 112应用至单路函数114的一个实施例。密码x 112的每个位都用于使FSM寄存器802(例如128位或256位寄存器)进行状态间的转移。FSM寄存器802对值A[i]的2位对(2-bitspairs)进行操作。将FSM寄存器802的输出馈送到组合逻辑模块804中，该组合逻辑模块804可以对所选择的A[k]执行非线性逻辑操作，例如对A[k]的位进行按位(bit-wise)异或，或者交换A[k]中的两个位。将组合逻辑模块804的输出移位到FSM寄存器802中，最终输出哈希函数114的结果F(x)。在某些实施例中，为了节省ePUF标签100上的空间，单路函数114的实施例与挑战生成器134的线性反馈移位寄存器(LFSR)的实施例共享电路。例如，占用了很大电路区域的FSM寄存器802也可以用于实现挑战生成器134中的LFSR。还须注意，上述单路函数的实施方式在使用密码技术(例如要求成员提供与保存在设备上的公共记录匹配的个人密码)时非常有效。

制备过程包括登记阶段，在该阶段中权威机构例如通过RFID接口150而将激励118应用到ePUF标签100的输入，从而导致整组索引输入被提供给隐藏输出生成器104，如步骤512。与索引输入组对应的PUF输出H(s_j)是由隐藏输出生成器生成，并且集中提供给制备权威机构作为数据D，如步骤514。输入的“全部”组是提供给权威机构的足够的数据D，其允许权威机构针对任何可能的输入来预测隐藏输出生成器104的输出。例如，在本实施例中，隐藏输出生成器104的位扩展逻辑106基于这样的挑战表而定，其中在登记阶段期间，挑战表中的每个挑战都被提供给PUF电路110。其中提供挑战的顺序并不重要。在某些实例中，隐藏输出生成器104的输入-输出特征作为具有等于这样的PUF输出的值的向量，其中所述PUF输出是针对索引输入0到2ⁿ-1(即，D＝(H(0)，...，H(2ⁿ-1)))的PUF输出。例如，对于针对每个挑战而接收9位输入并生成1位PUF输出的隐藏输出生成器而言，D120被表示为512位的向量(D＝(H(0)，...，H(2⁹-1))。在其它实施例中，D 120包括128位的PUF输出。

须注意，使用单路函数F(X)，无须诸如物理链接(例如保险丝(fuses))服务等不可逆加锁技术，即可防止将PUF特征公开给未授权成员。另外，由于对寄存器值(例如使用光、磁或者无线射频的信号)进行物理擦除的这种附加对于单路函数的实现途径是无效的，这种实现途径在使用一次性写入寄存器(该一次性写入寄存器在读出PUF的特征之后被设置)时会变得更加安全。另外，知道密码(X)的成员可以委派权威机构向另一成员读出PUF特征，并且被授权的成员可以使用相同设备多次运行登记函数(enrollmentfunction)。

权威机构从ePUF标签100接收数据D 120，并使用多种现有的加密(encryption)技术中的任意一种从数据D 120生成加密数据E(D)122，如步骤516。权威机构使用与ePUF标签100关联的信息并且将其存储在标签识别符存储器102中，以选择性地识别用以加密数据D 120的密钥。然后权威机构将加密数据E(D)122传输到ePUF标签100，用以存储在PUF数据库124中，如步骤518。PUF数据库124通常能够存储415位或者1024位的加密数据。一旦将E(D)122存储在PUF数据库124中，登记阶段就结束了。

在其中包括两个或更多个PUF电路的隐藏输出生成器的实施例中，将上述制备程序应用到每个PUF电路。例如，在具有两个PUF电路的情况下，将整组输入应用到每个PUF电路，以将来自第一PUF电路的足够的数据D1和来自第二PUF电路的足够的数据D₂提供给权威机构。然后权威机构就能针对任何可能的输入而预测PUF输出。数据D₁和D₂由权威机构加密并存储在上述PUF数据库124中。

在某些实施例中，制备程序仅有一次有效。一旦通过使用正确的密码112已将安全电路“解锁”，任意数目的挑战就可以进来了。在从标签中提取数据之前将挑战加入到ePUF标签中，这种做法是可选的，不这样做的话就会将数据提取顺序限制到常量的种子。在某些实施例中，ePUF标签的制备函数可以被从外部失效。

在某些情况下，制备权威机构提供激励(stimuli)118并且通过RFID接口150接收数据D 120。在其它情况下，为了更快地制备，制备权威机构将RFID接口150旁路掉，转而通过分别与输入电焊盘166和输出电焊盘162直接电接触而提供激励118和/或接收数据D 120。

由电源模块168给ePUF标签100通电，该电源模块168通过RFID接口150接收电力。在某些实例中，即使使用了电焊盘输入/输出，在制备期间还是通过RF信号来给ePUF通电，而不是通过电焊盘提供电力。这种RF通电方式更为可取，因为它不需要额外的电路和/或电焊盘来提供电力。由于在某些实现方式中每次RF激发(excitation)只能存储相对较小数量的能量，而在制备期间可能需要读出相对较大数目的数据，当制备单个ePUF时可能会需要RF激发的多次重复(iteration)，在每次重复中提供了制备输出的不同部分。因为RF输出通常比通过电焊盘提供制备输出需要更多的时间和/或电力，如果RF输出用于从ePUF传输所述制备输出，那么使用多次RF激发就相当有益。

3认证

在如上所述已经登记ePUF标签100之后以及在标签均已脱离权威机构或其他可信赖的成员的保管之后的某些时间点上，在认证阶段中，通过认证站(例如便携式RFID读出器)对ePUF标签100进行认证。通过将存储在标签识别符存储器102中的标签识别符以及存储在PUF数据库124中的加密数据E(D)122提供给读出器，ePUF标签100对来自RFID读出器的无线射频信号做出响应。RFID读出器使用包含在标签识别符中的信息选择性地识别用来解密E(D)的解密密钥。解密数据D存储在一个存储器(该存储器在认证阶段可由RFID读出器存取)中并随后被安全地丢弃(discarded)。在认证期间，通过将数据D与由标签生成的响应进行比较来认证ePUF标签。

3.1索引生成

再次参考图1示出的实施例，ePUF标签100的认证根据索引值s_j的顺序而使用隐藏输出生成器104的重复操作，按此顺序，如上所述，针对每个索引值而生成一个隐藏输出h_j。基于从RFID读出器收到的第一随机生成的临时值(nonce)S和由ePUF标签自身生成的第二随机生成的临时值Q，由ePUF标签100上的安全电路152生成索引值。即，标签或者读出器都不能单独限定对应用到隐藏输出生成器的索引顺序的选择。

参考图1和图6，一旦RFID读出器已经解密数据E(D)而获得数据D，读出器就会向标签发送随机生成的64位临时值S 132，如步骤600。临时值S的接收会触发挑战生成器134来执行标签上的多个包含线性反馈移位寄存器A(LFSR_A)和线性反馈移位寄存器B(LFSR_B)的动作。LFSR_A是一个双多项式LFSR(即，LFSR_A0和LFSR_A1)，其被实现为与特征2的域值中两个不同程度的64位原始多项式相对应。

以随机数字生成模式操作的共享LFSR_A首先生成64位不确定性随机数字Q 133，如步骤602。在一个实施方式中，Q由下式确定：

a.LFSR_A使用初始状态0(64位)来加载

b.LFSR_A被设置为以随机数字生成模式操作

c.在随机数字生成阶段的第一变异(crank)期间，LFSR_A将其64位状态直接馈送至PUF电路110

d.当LFSR_A被重复变异512次时，PUF电路110的输出作为多项式选择器信号，所述多项式选择器信号对LFSR_A的状态进行从由LFSR_A0表示的值到由LFSR_A1表示的值之间的选择性切换，

e.第512次变异之后的LFSR_A的状态限定了64位不确定性随机数字Q

分别使用LFSR_A和LFSR_B中加载的S和Q，LFSR_A和LFSR_B都被旋转64次来作为128位循环(circular)移位寄存器。LFSR_B的状态在第64次旋转后限定由标签生成的64位的Q，所述由标签生成的Q随后存储在标签存储器中。LFSR_A和LFSR_B还旋转另外的32次来作为128位的移位寄存器，使得在每个LFSR中加载一半S和一半Q。例如，LFSR_A使用S[61:31]，Q[63:32]加载，而LFSR_B使用S[30:0]，Q[31:0]加载。

将Q的值发送回RFID读出器(如步骤604)，使得读出器和ePUF标签100都知道LFSR_A和LFSR_B的初始状态。使用移位寄存器的初始状态，并通过读出器而知道所给出的移位寄存器的生成器多项式，读出器就能生成与由ePUF标签100上的LFSR生成的状态序列相同的状态序列。

使用基于S和Q的初始状态而加载的两个LFSR，ePUF标签100随后生成将要应用到隐藏输出生成器104的顺序挑战s_j，如步骤606。尤其是，多个LFSR的每个时钟周期都生成16位索引寄存器值。索引寄存器136将每个索引寄存器值的n位(例如9位)指定为将要作为输入s_j而提供给隐藏输出生成器104的外部挑战。索引寄存器136还将索引寄存器值的一位(例如最次要位)指定为将要与隐藏输出生成器104的输出H(s_j)结合的极性位t_j，下文将讨论具体细节。

在某些情况下，对手可能会对具有多个LFSR的ePUF标签进行攻击，其中这些LFSR被配置为生成序列s₁，s₂，...，s_m，s_m+1，..，s_2m。即，对于LFSR(s_i＝s(x_i))的状态x_i而言，配置LSFR以使得s_i+1＝LFSR(s_i)。在这些实例中，由多个LFSR生成的序列(例如，s₁，...，s_m)的子集被用作对隐藏输出生成器的n位索引s_j输入。然后由隐藏输出生成器生成隐藏输出H(s₁，...，s_m)，H(s_m+1，..，s_2m)，...。在攻击中，对手可能会使用种子值S’和Q’来使多个LFSR生成输出序列s₁’，s₂’，...，其中s₁’＝s₂，s₂’＝s₃，等等。然后对手可能会通过使隐藏输出生成器生成PUF输出H(s2，...，s_m+1)，H(s_m+2，..，s_2m+1)等，从而用挑战的这种移位序列暴露隐藏输出生成器的H()函数。

为了避免这种类型的攻击，可以配置LFSR以生成长度为m的子序列，例如使得x_(i+1)m＝LFSR_A(x_im)以及使得x_j+1＝LFSR_B(x_jm)，其中j＝(i+1)m，...，(i+1)m+m-1，等。使用这种配置，对手不能使LFSR生成移位序列，进而不会暴露隐藏输出生成器的H()函数。对手最多只能知道与长度m的一个子序列相关的隐藏输出生成器的函数。

3.2位约简和响应生成

隐藏输出生成器104接收n位挑战s_j的序列，以及如上所述，针对每个挑战而生成隐藏输出h_j。由共位约简器126对所获得的隐藏输出序列130进行操作，以生成响应序列R’128。在认证阶段，通过RFID接口150从ePUF标签输出响应序列R’。前面的描述可以等效地应用到上述隐藏输出生成器的其它实施例中。

通常，N-部分的响应序列R’128的每个响应部分都是基于隐藏输出序列130中的M＝4m+2个隐藏输出而定，其中m是一个正整数。这样，为了生成N-部分的响应R’，隐藏输出生成器104生成N*M个隐藏输出h_j。例如，当m＝2，M＝10时，针对每个响应部分生成隐藏输出，或者生成1280个隐藏输出以确定N＝128-部分的响应序列R’。在另一实例中，通过将640位索引值s_j应用到隐藏输出生成器104来确定64位响应序列，其中隐藏输出序列130中的10个隐藏位的每个连续序列都用作对位约简函数的输入，以产生64位响应的一个位。

在某些实施例中，M个隐藏输出的相邻组用于生成每个响应部分。在其它实施例中，M个隐藏输出的不连续组用于生成每个响应部分。例如，共位约简器126可以在用于生成响应序列的第一响应部分的M个隐藏输出的第一组和用于生成响应序列的第二响应部分的M个隐藏输出的第二组之间实现随机偏置。

参考图7，在N个响应部分的每一个都是从M个隐藏位确定的情况下，可以对响应生成过程总结如下(不必与在RFID读出器或者ePUF标签中执行的步骤的顺序对应)：

a.获得S，Q(700)

b.基于S和Q确定索引序列s₀，...，s_NM-1(702)和极性位序列t₀，...，t_NM-1(704)

c.确定与每个索引s_k(706)关联的隐藏输出H(s_k)

d确定隐藏输出序列h₀，...，h_NM+1，其中

e确定响应序列r₀，...，r_NM+1，使得r_j＝R_jM(h_jM+1，...，h_(j+1)M-1)，其中R()是共位约简函数(710)

通常，共位约简函数R()是隐藏输出序列的非线性函数。由于非线性，我们排除了阈值内的线性函数，例如2模(modulo)计算，例如异或函数。例如，共位约简函数可以是一个索引函数(例如当隐藏输出H(s_j)被赋予多值时的最大H_i的索引)、表决函数、计数函数、或隐藏输出h_j的其它非线性组合或者由隐藏输出生成器生成的PUF输出H(s_j)。

例如，在某些实施例中，可以使用多数表决逻辑来实现共位约简函数R()。将每2m+1个进行重复，共位约简器126中的表决逻辑对之前生成的2m+1个隐藏输出应用多数表决逻辑，如果2m+1个隐藏输出中有m个或更少个是1，那么生成0，否则生成1。将每4m+2个进行重复，共位约简器126对之前多数表决逻辑的两个输出进行异或，以产生响应序列R’128的一个响应部分。因此该响应部分基于之前生成的4m+2个隐藏输出的值而定。针对(2m+2)*N个重复而重复地执行多数表决过程，以生成由响应部分的顺序序列限定的N-部分响应R’。

在其它实施例中，使用计数电路实现共位约简函数。这种情况下，针对4m+2个隐藏输出的每个组都生成响应序列R’128的一个响应部分。位约简函数确定4m+2个隐藏输出中的“1”的个数；如果1的个数大于阈值(例如，如果有多子2m+1个1)，那么位约简函数生成1；否则生成0。

ePUF标签100保持PUF函数H(s_j)的隐秘性。即使对手发现了大量数组{r，(s₀，s₁，...，s_M-1)，(t₀，t₁，...，t_M-1)}，适当的选择位约简函数R()也能防止其发现H()。虽然对于隐藏输出函数而言可能的索引输入s_j相对很少，但还是会有很多M-长度的索引s_j的序列。例如，使用512个不同的索引值s_j并且M＝10，那么就会有512¹⁰个不同的可能序列。通常，不希望对一个特定标签重复索引的任何特定序列。

3.3认证

每种认证的尝试都使用了对应用到隐藏输出生成器的索引s_j序列的随机选择。如上所述，在认证期间，由读出器选择的临时值S和由PUF标签自身获得的临时值Q确保了无论标签还是读出器都不能单独限定应用到隐藏输出生成器上的索引序列。

RFID读出器使用其知道的64位临时值S和由标签返回的64位临时值Q来有效模拟(simulate)ePUF标签100的操作，使用解密响应数据D 120而不是物理的隐藏输出生成器来获得预期响应R。如上所述，将由ePUF标签100生成的接收响应R’与预期响应R进行比较，以验证所接收的响应是否由ePUF标签生成，该ePUF标签的隐藏输出生成器具有与D对应的输入-输出特征。如果R’和R匹配，那么ePUF标签100通过验证。

尤其是，参考图9，RFID读出器900生成临时值S 132并从ePUF标签接收临时值Q 133。对于包含一组LFSR904的挑战生成器934，将值S和Q用作种子值。配置LFSR 904以与ePUF标签100上的挑战生成器134的LFSR同样运转(参见图1)。由索引寄存器136接收挑战生成器934(其生成外部挑战)的输出。基于外部挑战，RFID读出器900生成相同的索引序列s₀，...，s_NM-1以及由ePUF标签生成的相同的极性位序列t₀，...，t_NM-1。

RFID读出器900取回(retrieve)来自ePUF标签的加密响应数据E(D)122，并且在解密模块906中解密该数据以获得响应数据D 120。如上所述，响应数据D 120包括整组数据，使得读出器900能够针对任意可能的输入而模拟ePUF标签的隐藏输出生成器的输出。例如，对于0到2ⁿ-1(即，D＝(H(0)，...，H(2ⁿ-1))的索引输入，D可以被提供为具有其值等于PUF输出的位向量。

作为对D(其包含针对所述设备上的所有PUF的任意可能挑战的整组响应)的一种替代，在制备期间从ePUF接收一系列(s_i，H(s_i))对，而制备设备确定D以表示模型参数，即使在制备期间没有使用挑战或索引，对于任意s_j而言都能从该参数来预测

该模型试图匹配正在制备中的数据，但由于在认证期间将要使用不同的挑战，并且在多个实施方式中，不需要对模型的精确匹配来认证ePUF，因此不需要精确匹配。

在基于模型的方法中，读出器从ePUF接收挑战-响应对(s_i，H(s_i))的系列。在某些实施例中，例如基于从读出器提供的、并在随后使用ePUF上的LFSR生成的种子，在设备上确定挑战系列。在某些实施例中，是从读出器提供期望的挑战，而在其它实施例中，例如基于随机选择而在ePUF上生成全部期望的挑战。认证实体(所述认证实体例如是在读出器中实现的)随后会评估与所接收到的挑战响应对最匹配的模型参数D。可以使用各种评估程序，包括作为实例的参数的最大概似评估以及重复优化方法。

在如美国专利公开号为US2003/0204743A1(该申请的内容通过参考在此引入)所述的使用具有可选择部分的延迟线而实现的ePUF上的PUF的实施例中，模型参数表示根据对应的挑战位是0或是1而定的延迟PUF的每个阶段的输出之间引入的相对延迟。评估这些相对延迟参数的一种方法是使用随机数值来初始化这些参数，然后通过所接收的挑战-响应对、以及通过在被建模的响应匹配所接收的响应时增强相对延迟而在被建模的响应不匹配时减弱相对延迟来进行重复。

在认证期间，读出器接收E(D)，并使用模型参数来针对以隐藏方式内部应用到ePUF上的PUF的挑战值而预测PUF输出(即模拟位于设备上的隐藏PUF的操作)。须注意，当在ePUF上组合原始PUF输出之前，不对原始PUF输出进行存取，所以对手不能有效地根据从ePUF输出的信息来估测模型参数D。

使用由挑战生成器902生成的索引序列以及PUF的模型，模拟模块908确定与应用到隐藏位生成器上的每个索引s_k关联的模拟PUF输出H(s_k)。模拟模块908随后确定被模拟的隐藏输出序列h0，...，h_NM-1，其中

RFID读出器900还知道ePUF标签的共位约简函数，该模拟模块因此而能够通过对隐藏输出序列进行共位约简函数操作来确定模拟响应序列R 928。比较模块910将模拟响应序列R 928与从ePUF标签收到的响应R’128进行比较，以对标签进行认证。

R和R’之间的精确匹配情形理想的话，针对错码(bit error)而进行某种配发(allotment)直到达到预定阈值。如果响应R’和R的匹配具有少于阈值的错码，可以认为对ePUF标签100的认证具有充分的相似度。如果R’与R并不充分相似，该ePUF标签可能会被拒绝，此时可发布附加的挑战，或者可调用其它验证程序。在某些实施例中，在无效响应(例如，在128位响应中大致出现64个错误位(erroneous bit))和有效响应(例如在128位响应中大致出现12至16个错误位)之间存在明显的不同。通过设置适当的认证码距离阈值来平衡肯定性误认证(将冒名顶替设备识别为可信者)和否定性误认证(拒绝合法设备)的概率。其它确定充分相似度的方法(例如对不同错码进行不同的加权)也是可行的。

为了进一步加强ePUF标签100的安全性，在某些实例中，每个标签都包括在生成每个响应部分或生成响应序列之后进行增值的计数器。在生成预定的最大数目的响应部分之后，不允许再从ePUF标签传输另外的响应。对计数器的界限可以设置得足够高，从而允许标签认证获得合理的寿命，同时可以防止大量重复认证提供的充足数据使对手研究出对隐藏输出函数的大概估测。

在某些实例中，PUF数据库124的最后的512位可以用作计数器。在制备阶段，这512位最初被设置为0；针对芯片的每次使用而将其中的一个位设置为1。一旦所有的512个位都设置成1，标签就不再响应。通过将512个位的一部分在制备期间就设置成1，就能配置ePUF标签而将其使用限定到少于512次；可替代地，标签也可以被配置为忽略使用计数器并提供无限次使用。

4替代实施例

参考图2，在一个替代实施例中，ePUF标签200包括挑战生成器234，该挑战生成器234包括单个LFSR。从RFID读出器收到的种子S 232建立了LFSR的初始状态。LFSR的每个时钟周期都生成一个16位索引寄存器值。索引寄存器236将每个索引寄存器值的n位(例如9位)指定为将要作为输入sj而提供给隐藏输出生成器204的外部挑战。索引寄存器236还指定索引寄存器值的一个位(例如最次要位)作为极性位tj。

隐藏输出生成器204包括对合(involution)逻辑206，其接收n位索引s_j并生成内部挑战208的一个数组(tuple)s_i，π₁(s_i)，π₂(s_i)，...，π_M-1(s_i))。通过子序列254(其选择将要输入到一组PUF电路210中的内部挑战的组合)，接收内部挑战208。例如，生成一组M＝8的内部挑战，两个PUF电路210响应在提供给PUF的一系列四个内部挑战应用中所应用的内部挑战208的组合，生成一系列隐藏输出{h_j1，h_j2，...，h_jM}。通常，对于每个索引而言，每个PUF都使用多次以生成对应的多重隐藏输出。挑选函数π_m(s)，使得重复的应用返回原始值：π_m(π_m(s))＝s。该函数的一个实例是置换(permutation)，在该置换中可以交换在成对的位的位置(bit position)处的值。使用这种位扩展方法，每个PUF都将接收一组内部挑战(其为索引的全面置换)。这些置换的一种属性是：每个索引都是一个置换的有限集合的成员，如果它的位(即，置换组)是由置换π_m()生成的，并且不用考虑所述集合中的哪个成员被表示为提供给位扩展逻辑的索引；内部挑战是同一集合的所有成员。在其它实施例中，函数π_m()不必是索引的位的置换，但要保留这样的属性，即：其将索引空间的一部分限定到相对较小的部分中，使得在其中一个部分中对任意索引的函数应用都导致保留在该部分中的变换值。

由包含异或电路242和寄存器256的位约简(reduction)模块258接收隐藏输出{h_j1，h_j2，..，h_jm}。由异或电路242对输入到隐藏位生成器204的与挑战s_j对应的m个隐藏输出和极性位t_j进行(m+1)路异或。寄存器256向异或电路返回适当值来激活(m+1)路异或(即，寄存器256针对其后的使用h_j2的异或而返回部分结果t_j XOR h_j1)。位约简模块258的输出(t_j XOR h_j1XOR h_j2XOR...h_jm)构成响应序列R’228的一个响应位r_j，在认证期间，该响应序列R’228可以通过RFID接口150提供。

在制备ePUF标签200期间，制备权威机构(例如RFID读出器)向挑战生成器234提供种子S 232。然后挑战生成器234驱动生成将要用于ePUF标签的登记的一系列索引值sj。如果制备权威机构向存取电路138提供了正确的密码x 112，如之前结合图1所述，由PUF标签200提供来自隐藏位生成器204的隐藏输出{h_j1，h_j2，..，h_jm}作为数据D 120。制备权威机构接收数据D 120，并使用多种现有的加密技术中的任一种来从该数据D 120生成加密数据E(D)122。权威机构使用与ePUF标签200关联的信息，并且将其存储在标签识别符存储器102中以选择性地识别用以对数据D 120进行加密的密钥。该密钥为制备权威机构所知，但对ePUF标签200而言是未知的。权威机构然后将该加密数据E(D)122传送到ePUF标签200以存储在PUF数据库124中。PUF数据库124通常能够存储512或1024位的加密数据。一旦E(D)122存储在PUF数据库124中，制备阶段就结束了。

在某些情况下，制备权威机构通过RFID接口150提供种子232和接收数据D 120。在其它情况下，为了能更快地进行制备，制备权威机构将RFID接口150旁路掉，转而通过分别与输入电264和输出电焊盘262直接电接触而提供种子S 232和/或接收数据D 120。

由电源模块168(其通过RFID接口150接收电力)给ePUF标签100通电。在某些情况下，应用到ePUF标签100的激励118的数目和/或从ePUF标签100接收的数据D 120都足够多，从而在标签制备期间可以使用多重电力周期。

如与图4相关的描述，对合逻辑206在抵抗链攻击的威胁时有助于ePUF标签200的强壮性。由对合逻辑206实现的对合策略防止从隐藏位生成器204输出链信息；对手最多只能形成长度为两个的循环(loop)。即，即使对手将π(c)应用到PUF电路210，其能从隐藏位生成器204获得的信息最多也就是π(π(c))或c自身。

在某些实例中，由ePUF标签200实现的对合策略被概括为从一个单个PUF电路获得4路或8路异或。在其它实例中，使用两个PUF电路以获得8路或16路异或。即，每个认证输出会向PUF电路输入两个、四个、或八个挑战。通常，被异或的位的数目越多，ePUF标签抵抗攻击的强壮性就越好。

5其它实施方式

上述技术可以与2009年7月21日公开的、名称为“易失性装置键及其应用”的美国专利7,564,345中描述的系统结合使用，其全部内容通过参考在此引入。例如，这些技术可以用于对设备进行认证而不是近似模拟(proximity)设备。在用RFID和RFID读出器等术语描述这些技术时，应该了解其它设备(包括近似模拟设备和读出器)也可以利用这些技术。其它设备的实例包括：使用PUF电路以检验所连接的蓝牙激活装置、例如当下载媒体给设备时使用PUF电路以检验设备的便携式媒体设备、当联网时使用PUF电路以检验电话的手机。另外，可以在各种背景中看到RFID，包括在防伪产品(例如药品、电子产品或者公文包)中使用并携带个人信息(例如，安全证章，批量运输通行证或护照)。随着RFID的日益普及，RFID读出器也变得日益普及。例如，可以在手机中包含RFID读出器，使得用手机能通过与中心权威机构通信来认证RFID。不同的技术适用于不同的环境。

在其它实施例中，还可以使用不同的位约简函数。某些实例包括将隐藏输出序列分成多于两个组，并将表决函数应用到每个组。在某些实例中，被表决的隐藏输出的每个组都不必相同。在某些实例中，位约简函数被实现为一个查找表，或用查找表来实现。在某些实例中，不必将隐藏输出序列分成独自经历位约简函数的多个部分。然而，在某些这样的实例中，从隐藏输出序列到响应序列的整体约简，使得隐藏输出序列(例如作为精确隐藏输出函数的无重复性结果)中的输出的少量改变会导致有限部分的响应序列的改变。在隐藏输出的M个部分中使用表决的上述实例中，隐藏输出的每个变化仅影响该响应的一个响应部分。在其它实例中，在一个隐藏输出中的改变可以改变多于一个响应部分，但整体影响受到限制，使得这种认证在制备时段和认证时段之间的隐藏输出函数中仍然能具有适度的改变率。

在某些实例中，加密数据D不必存储在标签自身上。在数据D是从制备权威机构通过另一通道(例如，通过网络、使用数据库查找、或者通过诸如在记录介质上附有运输标签等安全传输)提供给读出器的情况下，这些实现途径也能加以应用。

在某些实例中，可以使用一次性可编程(OTP)存储器实现隐藏输出生成器，该OTP存储器在制备期间使用制备权威机构知道的密码(D)进行写入，但是不可从标签读出。然后，在标签上，制备权威机构在可读存储器中写入加密数据E(D)。所述标签随后将隐藏输出函数实现为数字D中的位的查找。在某些实例中，使用标签上生成的随机数字对OTP存储器写入，其中该随机数字被提供给认证权威机构。

在使用能够将制造变化加以利用的电路实现隐藏输出函数的实例中，可以使用各种类型的电路。例如，隐藏输出函数可以应用索引以选择设备或电路，所述输出则对应于设备或电路的特征。例如，所述索引可以选择一个晶体管，而所述输出可以对应晶体管的阈值水平。在其它实例中，所述索引可以选择一对振荡器电路，所述输出对应于对振荡器的振荡频率的比较。在其他实例中，所述索引可以选择一对延迟路径，所述输出可以对应于对两个路径中的延迟信号的比较。

上述方法的实例可以以硬件、软件或者二者结合的形式实现。例如，ePUF标签可以使用特定用途的集成电路和以软件实现的功能性(functionality)读出器来实现，该软件可以在读出器中的通用用途处理器上执行。硬件可以包括诸如现场可编程门阵列(FPGA)等客制化(custom)集成电路或可配置电路。可以根据存储在计算机可读介质上的电路的特定指令(例如，以FPGA配置数据方式或者以诸如verilog等硬件描述语言(HDL)形式)来指定硬件的实现方式。软件实现方式可以包括存储在计算机可读介质上的指令，用于控制通用用途或特定用途控制器或处理器的运行。例如，认证站可以包括通用用途处理器，其由所存储的程序加以控制，并且近似模拟设备可以包括特定用途控制处理器，其由存储在设备上的指令加以控制。

应当了解，上面的描述旨在实例性说明而不是限制本实用新型的范围，本实用新型的范围由所附权利要求的范围来限定。例如，虽然上述技术是在基于RFID的应用的环境下加以描述的，但是这些技术也能适用于对其它类型的集成电路的认证。

Claims

1.一种用于未联网RFID-PUF认证的集成电路，其特征在于，包括：

序列生成器(134，136；234，236)，被配置为生成挑战(s_j)系列；

隐藏输出生成器(104；204)，被配置为生成隐藏输出(111；211)系列，每个隐藏输出是所述挑战系列中的对应的挑战的函数；以及

位约简电路(126；258)，被配置为生成包括多个响应部分的响应序列(128)，每个响应部分是对应的多个隐藏输出的函数。

2.根据权利要求1所述的集成电路，其特征在于，还包括非易失性存储器(124)，被配置为存储加密数据(E(D))，所述加密数据(E(D))对应于所述隐藏输出系列或基于所述隐藏输出系列而得的参数的至少之一。

3.根据权利要求1所述的集成电路，其特征在于，其中所述序列生成器被配置为基于输入到所述集成电路中的第一种子生成所述挑战系列。

4.根据权利要求3所述的集成电路，其特征在于，其中序列生成器还被配置为基于由所述集成电路生成的第二种子生成所述挑战系列。

5.根据权利要求1所述的集成电路，其特征在于，其中所述序列生成器包括：

第一生成器(134；234)，被配置为生成生成器值系列；以及

索引寄存器(136；236)，被配置为选择每个生成器值的位的子集，每个子集形成所述挑战系列中的挑战。

6.根据权利要求5所述的集成电路，其特征在于，其中所述第一生成器包括线性反馈移位寄存器。

7.根据权利要求1所述的集成电路，其特征在于，其中所述响应序列中的每个响应部分是对应的多个隐藏输出中的非线性函数。

8.根据权利要求7所述的集成电路，其特征在于，其中基于对应的多个隐藏输出中的多个位确定所述响应序列中的每个响应部分，所述多个位在对应的多个隐藏输出中具有等于1的值。

9.根据权利要求7所述的集成电路，其特征在于，其中所述位约简电路包括：

计数电路，被配置为针对所述响应序列中的每个响应部分而对位的第一数目和位的第二数目进行计数，其中所述位的第一数目是在所述对应的多个隐藏输出的第一部分中具有等于1的值的位的数目，所述位的第二数目是在所述对应的多个隐藏输出的第二部分中具有等于1的值1的位的数目；以及

比较电路，被配置为对所述位的第一数目和所述位的第二数目进行比较；

其中所述比较的结果形成所述响应序列中对应的响应部分。

10.根据权利要求1所述的集成电路，其特征在于，其中所述隐藏输出生成器包括物理不可克隆功能电路，即PUF电路。

11.根据权利要求10所述的集成电路，其特征在于，其中所述PUF电路包括基于延迟的PUF电路。

12.根据权利要求10所述的集成电路，其特征在于，其中所述隐藏输出生成器还包括对合逻辑，所述对合逻辑被配置为将多个置换函数应用到每个挑战以生成对应的多个内部挑战；以及

其中所述隐藏输出生成器被配置为生成与所述挑战系列中的每个挑战对应的隐藏输出(h_ji)的子系列，通过将内部挑战中的一个挑战应用到所述PUF电路而生成所述隐藏输出的子系列中的每个隐藏输出。

13.根据权利要求12所述的集成电路，其特征在于，还包括比较电路(242)，该比较电路(242)被配置为对所述隐藏输出的子系列中的隐藏输出(h_ji)进行比较。

14.根据权利要求10所述的集成电路，其特征在于，其中所述隐藏输出生成器(204)包括：

第一PUF电路(210a)和第二PUF电路(210b)，每个PUF电路被配置为基于所述挑战系列中的第一挑战生成PUF输出；以及

比较电路(142)，被配置为对由所述第一PUF电路生成的PUF输出(H₁(s_j))和由所述第二PUF电路生成的PUF输出(H₂(s_j))进行比较，所述比较的结果形成对应于所述第一挑战的隐藏输出(h_j)。

15.根据权利要求10所述的集成电路，其特征在于，其中所述PUF电路(310)被配置为基于所述挑战系列中的第一挑战生成第一PUF输出(H₁(s_j))以及基于所述挑战系列中的第二挑战生成第二PUF输出(H₁(LFSR(s_j)))，以及

其中所述隐藏输出生成器(304)还包括比较电路(142)，该比较电路(142)被配置为对所述第一PUF输出和所述第二PUF输出进行比较，所述比较的结果形成对应于所述第一挑战的隐藏输出(h_j)。

16.根据权利要求10所述的集成电路，其特征在于，其中所述隐藏输出生成器(104)还包括位扩展电路(106)，该位扩展电路(106)被配置为基于所述挑战系列中的第一挑战(s_j)生成内部挑战，所述内部挑战长于所述第一挑战；

其中所述PUF电路(110)被配置为基于所述内部挑战生成PUF输出(111)。

17.根据权利要求16所述的集成电路，其特征在于，还包括比较电路(142)，该比较电路(142)被配置为将每个PUF输出(H(s_j))与对应的极性位(t_j)进行比较，每次比较的结果形成隐藏输出。

18.根据权利要求1所述的集成电路，其特征在于，还包括存取控制电路(138)，该存取控制电路(138)被配置为接收输入到所述集成电路(112)中的值，以及基于所接收的值而允许从所述集成电路输出所述隐藏输出系列。

19.根据权利要求18所述的集成电路，其特征在于，其中所述存取控制电路(138)包括：

单路电路(114)，被配置为将单路函数应用到所接收的值；

比较电路，被配置为将所述单路函数的结果与存储在所述集成电路中的设备特定值进行比较；以及

激活器电路(140)，被配置为接收所述比较的结果并且基于所接收的结果而允许从所述集成电路输出所述隐藏输出系列。

20.根据权利要求19所述的集成电路，其特征在于，其中所述单路电路的至少一部分形成所述序列生成器的电路的一部分。

21.根据权利要求1所述的集成电路，其特征在于，其中每个隐藏输出是所述隐藏输出生成器的特征的函数，所述隐藏输出生成器的特征根据多个相似的集成电路中的制造特征而变化。