KR101360696B1

KR101360696B1 - 비-네트워크 알에프아이디-피유에프 인증

Info

Publication number: KR101360696B1
Application number: KR1020117014936A
Authority: KR
Inventors: 스리니바스 데바다스
Original assignee: 베라요, 인크.
Priority date: 2008-11-21
Filing date: 2009-11-23
Publication date: 2014-02-07
Also published as: TWI498827B; CA2744161A1; JP5319783B2; CN201638251U; CN102224705B; TW201025144A; JP2012510210A; CA2744161C; EP2368338B1; US20100127822A1; EP2368338A2; KR20110095921A; WO2010060005A2; CN102224705A; US8683210B2; WO2010060005A3

Abstract

집적 회로는 일련의 첼린지들을 생성하도록 구성되는 시퀀스 생성기와; 일련의 히든 출력들-여기서, 각각의 히든 출력은 상기 일련의 첼린지들 내의 상응하는 첼린지의 함수임-을 생성하도록 구성되는 히든 출력 생성기; 및 복수의 응답부분들-여기서, 각각의 응답 부분들은 상응하는 복수의 히든 출력들의 함수임-을 포함하는 응답 시퀀스를 생성하도록 구성되는 비트 감소 회로를 포함한다.

Description

비-네트워크 알에프아이디-피유에프 인증{NON-NETWORKED RFID-PUF AUTHENTICATION}

명세서와 관련된 크로스-레퍼런스(Cross-Reference to Related Application)

본 발명은 2008년 11월 21일에 출원된 미국 가출원 제61/116,700호의 "비-네트워크 RFID-PUF 인증"과; 2009년 3월 18일에 출원된 제61/161,218호의 "비-네트워크 RFID 인증"; 및 2009년 9월 30일에 출원된 제61/247,195호의 "비-네트워크 RFID 인증"의 우선권을 주장하며, 상기 모든 내용은 본 명세서에서 참고문헌으로 삽입(incorporated)된다.

본 발명은 미국 가출원 제60/973,505호의 "물리적 복제방지 함수들과 관련되는 인증"과 제61/018,618호의 "시큐어(secure) RFID"에 관한 것이다.

본 발명은 또한 2004년 11월 12일에 출원된 미국 가출원 제60/627,605와; 2004년 11월 22일에 출원된 제60/629,953호; 및 2005년 1월 27일에 출원된 제 60/647,575의 이익을 주장하는 2009년 7월 21일에 등록 및 2005년 11월 14일에 출원된 미국 특허 7,564,345, "휘발성 장치 키들 및 그의 어플리케이션즈"에 관한 것이다. 상기 출원의 내용은 위에서 명시된 본 명세서에 참고문헌으로 삽입(incorporated)된다.

본 발명은 비-네트워크 RFID 인증에 관한 것이다.

장거리에 걸쳐서 서로 다른 엔티티들(entities)(기업들 또는 개인들)의 책임하에 다수의 지역을 가로질러 이동하는 상품들의 성질은 공급 망(supply chain)이 훼손되는 많은 기회들을 제공한다. 럭셔리 상품들, 스포츠 용품들, 의학품들과 같은 고부가가치의 상품들의 컨테이너들(containers)은, 상기 공급 망 내에서 다양한 점에서 접속될 수 있으며, 일반적인 공급 망 활동의 일시적인 중단으로 모조 및 훼손된 상품으로 대체될 수 있다.

최근, RFID(radio frequency identification device) 기술은 고부가가치 상품들의 제작자들에 의해 채택되어 상기 고부가가치의 상품들이 상기 공급 망을 통해 이동하는 동안 상품들을 추적 및 보호한다. RFID 태그들은 보통 통합된 "실리콘 칩-안테나" 유니트를 이용한 접착상표방식을 취한다. 본 상표는 개별 상품들에 접착(또는 달리 부착)될 수 있거나 다수의 상품들을 수용하는 컨테이너들을 봉인하는데 이용될 수 있다. 각각의 RFID 태그는 RFID 트랜시버(RFID transceiver)로부터 무선 주파수 신호(radio frequency signal)를 수신하고 응답하는 작동이 가능하다. 상기 태그의 전자 메모리(electronic memory)는 멀리서 판독되거나 기록될 수 있기 때문에, 상품 또는 컨테이너를 이용한 시야의 직접 경로(a direct line of sight)의 행방을 반드시 추적할 필요가 없다. 상품들은 여러 중개인들(즉, 유통 업체들 및 소매상들)을 통해 상기 제작자에서부터 상기 상품들의 최종 목적지까지 이동하는 동안 추적되며, 태그 또는 상품이 지정된 경로로부터 어느 정도 벗어나면 태그 리더들(tag readers)에게 통지된다.

일반적인 일 실시 형태에 있어서, 집적 회로는 일련의 첼린지들(challenges)을 생성하도록 구성되는 시퀀스 생성기(sequence generator); 일련의 히든 출력들(hidden outputs)-여기서, 각각의 히든 출력은 상기 일련의 첼린지들 내의 상응하는 첼린지의 함수임-을 생성하도록 구성되는 히든 출력 생성기(hidden output generator); 및 복수의 응답 부분들(response parts)-여기서, 각각의 응답 부분(response part)은 상응하는 복수의 히든 출력들의 함수임-을 포함하는 응답 시퀀스(response sequence)을 생성하도록 구성되는 비트 감소 회로(bit reduction circuitry)를 포함한다.

실시예들은 다음 중 하나 이상을 포함할 수 있다. 상기 집적 회로는 상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들(parameters) 또는 상기 일련의 히든 출력들의 적어도 하나에 상응하는(corresponding) 암호화된 데이터 (E(D))을 저장하도록 구성되는 비휘발성 메모리(nonvolatile memory)을 더 포함한다.

상기 시퀀스 생성기는 상기 집적 회로로 입력되는 제 1 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하도록 구성된다. 상기 시퀀스 생성기는 상기 집적 회로에 의해 생성되는 제 2 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하도록 더 구성된다. 상기 시퀀스 생성기는 일련의 생성기 값들을 생성하도록 구성되는 제 1 생성기; 및 각각의 생성기 값의 비트들의 서브세트(subset)-여기서, 각각의 서브세트는 상기 일련의 첼린지들 내의 첼린지를 형성함-을 선택하도록 구성되는 인덱스 레지스터를 포함한다. 상기 제 1 생성기는 선형 피드백 쉬프트 레지스터(linear feedback shift register)를 포함한다.

상기 응답 시퀀스 내의 각각의 응답 부분(reponse part)은 상기 상응하는 복수의 히든 출력들의 비선형 함수(nonlinear function)이다. 상기 응답 시퀀스 내의 각각의 응답 부분은 상기 상응하는 복수의 히든 출력들 중에서 일(one)의 값을 가지는 복수의 비트들을 기초로 하여 결정된다. 상기 비트 감소 회로는 상기 응답 시퀀스 내의 각각의 응답 부분에 대해서, 상기 상응하는 복수의 히든 출력들의 제 1 부분(portion) 내의 일(one)의 값을 가지는 비트들의 제 1 갯수 및 상기 상응하는 복수의 히든 출력들 제 2 부분 내의 일(one)의 값을 가지는 비트들의 제 2 갯수를 카운트(count)하도록 구성되는 카운팅 회로(counting circuitry); 및 상기 비트들의 제 1 갯수와 상기 비트들의 제 2 갯수를 비교하도록 구성되는 비교 회로(comparison circuitry)를 포함한다. 상기 비교 결과는 상기 응답 시퀀스 내의 상기 상응하는 응답 부분을 형성한다.

상기 히든 출력 생성기는 물리적 복제 방지 함수(physically unclonable function)(PUF) 회로를 포함한다. 상기 PUF 회로는 지연-기반(delay-based) PUF 회로를 포함한다. 각각의 히든 출력은 복수의 유사 집적 회로들(a plurality of like integrated circuits) 중에서 제조 특성들(fabrication characteristics) 때문에 변하는 상기 히든 출력 생성기의 특성들의 함수이다.

상기 히든 출력 생성기는 상응하는 복수의 이너 첼린지들(inner challenges)을 생성하기 위해 복수의 순열 함수들(permutation functions)을 각각의 첼린지에 적용하도록 구성되는 인볼루션 논리(involution logic)을 더 포함한다. 상기 히든 출력 생성기는 상기 일련의 첼린지들 내의 각각의 첼린지들과 상응하는 서브시리즈(subseries)의 히든 출력들-여기서, 히든 출력들의 서브시리즈(subseries)의 각각의 히든 출력은 상기 이너 첼린지들 내의 하나를 상기 PUF에 인가함으로써 상기 PUF회로에 생성됨-을 생성하도록 구성된다. 상기 집적 회로는 상기 서브시리즈(subseries)의 히든 출력들 내의 상기 히든 출력들을 비교하도록 구성되는 비교 회로를 더 포함한다.

상기 히든 출력 생성기는 제1 PUF 회로와 제 2 PUF회로-여기서, 각각의 PUF 회로는 상기 일련의 첼린지들의 제1 첼린지를 기초로 하여 PUF출력을 생성하도록 구성됨-; 및 상기 제1 PUF 회로에 의해 생성되는 상기 PUF 출력과 상기 제2 PUF회로에 의해 생성되는 상기 PUF 출력을 비교하도록 구성되는 비교 회로를 포함하며, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력으로 구성된다.

상기 PUF 회로는 상기 일련의 첼린지들의 제 1 첼린지를 기초로 하여 제 1 PUF 출력 및 상기 일련의 첼린지들의 제 2 첼린지를 기초로 하여 제 2 PUF 출력을 생성하도록 구성된다. 상기 히든 출력 생성기는 상기 제 1 PUF 출력과 상기 제 2 PUF 출력을 비교하도록 구성되는 비교 회로를 포함하며, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력을 형성한다.

상기 히든 출력 생성기는 상기 일련의 첼린지들의 제 1 첼린지를 기초로 하여 이너 첼린지-여기서, 상기 이너 첼린지는 상기 제 1 첼린지보다 길이가 김-을 생성하도록 구성되는 비트 확장 회로(bit expansion circuitry)를 포함한다. 상기 PUF 회로는 상기 이너 첼린지를 기초로 하여 PUF 출력을 생성하도록 구성된다. 상기 집적회로는 각각의 PUF 출력을 상응하는 극성 비트와 비교하도록 구성되는 비교 회로를 포함하며, 각각의 비교 결과는 히든 출력을 형성한다.

상기 집적 회로는 상기 집적 회로로 입력되는 값을 수신하도록 구성되며, 상기 수신된 값을 기초로 하여 상기 집적 회로로부터 상기 일련의 히든 출력들이 출력될 수 있게 수락하도록 구성되는 접속 제어 회로(access control circuitry)를 포함한다. 상기 접속 제어 회로는 일방향 함수(one-way function)를 상기 수신되는 값에 인가하도록 구성되는 일방향 회로(one-way circuitry); 상기 일방향 함수의 결과를 상기 집적 회로에 저장되는 장치특유값(device-specific value)과 비교하도록 구성되는 비교 회로(comparison circuitry); 및 상기 비교 결과를 수신하도록 구성되며, 상기 수신되는 결과를 기초로 하여 상기 집적 회로로부터 상기 일련의 히든 출력들이 출력될 수 있게 허용하도록 구성되는 인에이블러 회로(enabler circuitry)를 포함한다. 상기 일방향 회로의 적어도 하나의 부분(part)은 상기 시퀀스 생성기의 상기 회로의 부분을 형성한다.

또 다른 일반적인 일 실시형태에 있어서, 인증 스테이션을 이용한 집적 회로의 인증 방법은, 상기 집적 회로에서, 일련의 첼린지들(challenges)을 생성하는 단계; 일련의 히든 출력들(hidden outputs)-여기서, 각각의 히든 출력은 상기 일련의 첼린지들 내의 상응하는 첼린지의 함수임-을 생성하는 단계; 및 복수의 응답 부분들(response parts)-여기서, 각각의 응답 부분(response part)은 상응하는 복수의 히든 출력들의 함수임-을 포함하는 응답 시퀀스(response sequence)를 생성하는 단계를 수행한다.

실시예들은 상기 다음 중 하나 이상을 포함할 수 있다. 상기 방법은 상기 응답 시퀀스를 상기 인증 스테이션으로 제공하는 단계를 포함한다. 상기 방법은, 상기 인증 스테이션에서, 상기 집적 회로로부터 상기 일련의 히든 출력들을 수신하는 단계; 상기 집적 회로로부터 상기 응답 시퀀스를 수신하는 단계; 상기 일련의 히든 출력들을 이용하여 모의 응답 시퀀스(simulated response sequence)를 결정하는 단계; 및 상기 수신되는 응답 시퀀스가 상기 모의 응답 시퀀스와 실질적으로 동일한지를 결정하는 단계를 수행한다.

상기 방법은 상기 집적 회로를 등록하는 단계를 포함한다. 상기 집적 회로를 등록하는 단계는 상기 일련의 히든 출력들의 적어도 하나 또는 상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들(parameters)을 상기 인증 스테이션으로 제공하는 단계; 상기 인증 스테이션으로부터 상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들 또는 상기 일련의 히든 출력들과 상응하는 암호화된 데이터를 수신하는 단계; 및 비휘발성 메모리(nonvolatile memory) 내의 상기 암호화된 데이터를 상기 집적 회로에 저장하는 단계를 포함한다. 상기 일련의 히든 출력들을 기초로 하여 파생되는 상기 파라미터들은 상기 일련의 히든 출력들의 파라미터화된 형태(parameterized form)를 포함한다. 상기 일련의 히든 출력들은 상기 인증 스테이션으로부터 수신되는 암호를 기초로 하여 상기 인증 스테이션으로 제공된다. 상기 집적 회로를 등록하는 단계는 상기 인증 스테이션으로부터 상기 암호를 수신하는 단계; 상기 암호에 대해 일방향 함수(one-way function)를 수행하는 단계; 상기 일방향 함수의 결과를 상기 집적 회로에 저장되는 값과 비교하는 단계; 및 상기 비교 결과를 기초로 하여 상기 일련의 출력들을 상기 인증 스테이션으로 제공하는 단계를 포함한다.

상기 일련의 첼린지들을 생성하는 단계는 상기 인증 스테이션에 의해 생성되는 제 1 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하는 단계를 포함한다. 상기 일련의 첼린지들을 생성하는 단계는 상기 집적 회로에 의해 생성되는 제 2 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하는 단계를 포함한다. 상기 일련의 첼린지들을 생성하는 단계는 일련의 생성기 값들을 생성하는 단계; 및 각각의 생성기 값의 비트들의 서브세트를 선택하는 단계-여기서, 각각의 선택되는 서브세트는 상기 일련의 첼린지들의 첼린지를 형성함-를 포함한다.

상기 응답 시퀀스를 생성하는 단계는 상기 응답 시퀀스 내의 각각의 응답 부분에 대해서 비선형 함수(nonlinear function)를 이용하여 상기 상응하는 복수의 히든 출력들을 연산(operating)하는 단계를 포함한다. 일련의 히든 출력들을 생성하는 단계는 물리적 복제 방지 함수(PUF) 회로를 이용하여 상기 일련의 히든 출력들을 생성하는 단계를 포함한다. PUF 회로를 이용하는 단계는 지연-기반(delay based) PUF 회로를 이용하는 단계를 포함한다.

상기 일련의 히든 출력들을 생성하는 단계는 상기 일련의 첼린지들 내의 각각의 첼린지와 상응하는 서브시리즈(subseries)의 히든 출력들을 생성하는 단계를 포함한다. 상기 일련의 히든 출력들을 생성하는 단계는 상응하는 복수의 이너 첼린지들(inner challenges)을 생성하기 위해 복수의 순열 함수들(permutation function)을 제 1 첼린지에 인가하는 단계; 상기 제 1 첼린지와 상응하는 히든 출력들의 서브시리즈(subseries) 내의 상응하는 히든 출력을 생성하기 위해 각각의 이너 첼린지(inner challenge)를 PUF 회로에 인가하는 단계; 및 상기 제 1 첼린지와 상응하는 서브시리즈(subseries) 내의 상기 히든 출력들을 비교하는 단계를 포함한다.

상기 일련의 히든 비트 출력들을 생성하는 단계는 제 1 PUF 회로를 이용하여 상기 일련의 첼린지들의 제 1 첼린지를 기초로 하여 제 1 PUF 출력을 생성하는 단계; 제 2 PUF 회로를 이용하여 상기 제 1 첼린지를 기초로 하여 제 2 PUF 출력을 생성하는 단계; 및 상기 제 1 PUF 출력과 제 2 PUF 출력을 비교하는 단계를 포함하되, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력을 형성한다.

상기 일련의 히든 출력들을 생성하는 단계는 상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 제 1 PUF 출력을 생성하는 단계; 상기 일련의 첼린지들 내의 제 2 첼린지를 기초로 하여 제 2 PUF 출력을 생성하는 단계; 및 상기 제 1 PUF 출력과 상기 제 2 PUF 출력을 비교하는 단계를 포함하되, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력을 형성한다.

상기 일련의 히든 출력들을 생성하는 단계는 상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 이너 첼린지-여기서, 상기 이너 첼린지는 상기 제 1 첼린지보다 길이가 김-를 생성하는 단계; 및 상기 이너 첼린지를 기초로 하여 상기 히든 출력을 생성하기 위해 상기 PUF 회로를 이용하는 단계를 포함한다.

다른 장점들 중에서, 본 발명에 기재된 상기 장치들 및 방법들은 상품의 공급 망의 무결성을 유지하기 위한 아이템 레벨(item-level) 인증 접근법에 응용이 가능하다. 본 발명에서 기재된 바와 같이, 상기 RFID태그들의 이용은 태그들의 "복제"를 방지하거나, 적어도 이러한 복제를 계산할 엄두를 못 낼 만큼 비싸게 한다.

본 명세서에 상기 기재된 바와 같이 RFID 태그들은 비-네트워크(non-networked) 또는 제한-네트워크(limited networked), 또는 창고 또는 운송 시설과 같이 상기 PUF 데이터베이스들이 각각의 개별적인 태그보다 상기 네트워크상에 중앙 서버에 저장되는 네트워크 환경에서 인증될 수 있다. 본 발명에 기재된 상기 인증 스킴들(authentication schemes)은 높은 등급의 신뢰할 수 있는 인증 보안을 종래의 암호화 기술들보다 낮은 가격으로 제공한다.

도 1은 강화된 PUF 기반(ePUF) RFID 태그의 블록 다이어그램이다.
도 2는 ePUF RFID 태그의 제2 실시예의 블록 다이어그램이다.
도 3은 히든 출력 생성기의 블록 다이어그램이다.
도 4는 히든 출력 생성기의 다른 실시예의 블록 다이어그램이다.
도 5는 상기 프로비저닝(provisioning) 과정의 순서도이다.
도 6은 상기 인덱스 생성(index generation) 과정의 순서도이다.
도 7은 상기 응답 생성 과정(response generation)의 순서도이다.
도 8은 쉬프트 레지스터(shift register)의 블록 다이어그램이다.
도 9는 RFID 리더의 블록 다이어그램이다.

일반적으로, 전자 회로의 물리적 복제 방지 함수(physical unclonable function)(PUF)는, 예를 들면 일반 디자인(common design)(즉, 일반 마스크(common mask))에 따라 제작되는 다른 칩들(chips)이 어느 정도 다른 특성들을 가지게 하는 제조상 변이(fabrication variations)를 기초로 하여, 다른 집적 회로들("칩들")을 서로 구별할 수 있는 방법을 제공한다. PUF를 이용하여 다른 칩으로부터 하나의 칩을 구별하는 기능은 집적 회로들(integrated circuits)을 인증할 수 있는 잠재적으로 가치 있는 방법이다. 아래에 기재된 하나 이상의 접근법들(approaches)은 RFID 태그들(Radio Frequency Identification tags)과 같은 근접 장치들(proximity devices) 내의 이용에 적합한 특정한 PUF 구현에 관한 것이다.

어떤 실시예들에서는, RFID 태그 제작자(RFID tag manufacturer)는 배치 RFID 태그들(a batch of RFID tags)을 생성한다. 상기 배치(batch) 중 각각의 RFID 태그(본 설명을 참조하면 강화된 PUF 기반 RFID 태그(enhanced PUF-based RFID tag), 또는 간단히 "e-PUF 태그(e-PUF tag)"로서 언급됨)는 히든 출력 생성 함수(hidden output generation function) 및 퍼블릭 비트 감소 함수(public bit reduction function)로 구현되며, 일부는 판독-전용(read-only)이고 다른 것들은 기록-전용(write-) 또는 판독/기록이 가능한(read/write-capable) 다수의 메모리 구성 요소들(memory components)을 포함한다.

도 1을 참조하면, 바람직한 ePUF 태그(100)는 RFID 통신 인터페이스(RFID communication interface)(150) 및 보안 회로(security circuitry)(152)를 포함한다. ePUF 태그(100)의 제1 판독-전용 메모리 구성 요소(first read-only memory component), 태그 식별자 메모리(Tag Identifier Memory)(102)는 128-비트 길이의 전자 상품 코드(electronic product code)(EPC)와 같은 특별한 태그 식별자(unique tag identifier)를 저장한다. 상기 태그 식별자의 인코딩 스킴(encoding scheme)에 따라 상기 태그 식별자의 구조는 태그(100)와 연관된 배치(batch), 운송 컨테이너 코드(shipping container code), 목적지 코드(destination code), 또는 상품 코드(product code)를 식별하는 필드들(fields)을 포함할 수 있다. 다른 및/또는 서로 다른 정보 또한 상기 태그 식별자에 포함될 수 있다.

1 응답 생성(response generation)

ePUF 태그(100)에서 구현된 히든 출력 생성 함수(hidden output generation function)는 상기 ePUF 태그의 검사(examination)를 기초로 하여 결정될 수 없거나, 결정되는데 적어도 상당한 노력을 요구하는 예측 불가능한 입출력 특성(unpredictable input-output characteristic)을 가진다. 상기 히든 출력 생성 함수의 특성들은 이와 같이 상대방(adversary)에 의해 효과적으로 획득될 수 없다고 간주될 수 있다. 상기 히든 출력 생성 함수는 n-비트 인덱스(n-bit index)

(예를 들어, 9-비트(9-bit) 또는 12-비트 인덱스(12-bit index))를 입력으로 받고 히든 출력(hidden output)

를 생성하는 히든 출력 생성기(hidden output generator)에 의해 ePUF 태그(100)에서 구현된다. 어떤 실시예들에서는, 히든 출력

는 하나의 비트이며; 다른 실시예들에서는, 히든 출력

는 다수의 비트들을 포함한다.

도 1을 참조하면, 일 실시예에서는, 히든 출력 생성기(hidden output generator)(104)는 상기 9비트 인덱스

를 받고 64-비트(64-bit) 이너 첼린지(inner challenge)(108)를 생성하는 캐스케이드(cascade) 형태의 비트 확장 논리(bit expansion logic)(106); 및 이너 첼린지(108)에 응답하여 PUF 출력

를 생성하는 PUF 회로(PUF circuit)(110)로 구현된다. 예를 들면, PUF 회로는 2006년 6월 1일에 출원된 미국 출원 공개 번호 제US 2006/0221686 A1호의 "회로의 동화상 특성을 이용한 집적 회로"로 명칭된(entitled) 지연기반 PUF(delay-based PUF)로 구현될 수 있으며, 상기 특허의 내용은 본 명세서에서 참고문헌으로 삽입(incorporated)된다. 본 실시예에서는, 이너 첼린지(108)는 지연 경로들의 집합(a set of delay paths)을 구성하고 히든 출력

는 구성되는 경로들의 상대적 지연들(relative delays)을 기초로 한다.

어떤 예들에서는, 비트 확장 논리(bit expansion logic)(106)는 64-비트 첼린지들로 전환되는 9- 또는 12-비트 인덱스 값들의 일대일 맵핑(one-to-one mapping)을 제공하는 첼린지 테이블(challenge table)을 결정하는 ePUF 태그(100)의 제 2 판독전용 메모리 구성 요소(a second read-only memory component)(미도시)를 이용하여 구현된다. 어떤 예들에서는, 배치(batch)의 모든 ePUF 태그(100)는 동일한 첼린지 테이블(identical challenge table)을 갖는다. 다른 예들에서는, 배치(a batch)의 ePUF 태그들의 서브세트들(subsets)(예를 들어, 운송 컨테이너 코드, 목적지 코드, 상품 코드 등으로 그룹핑되는)은 다른 첼린지 테이블들을 갖는다. 다른 예들에서는, 비트 확장 논리(106)는, 예를 들면, 인덱스

의 비트들의 쌍들을 XOR연산함으로써 n(n-1)/2 비트들을 생성하고 인덱스 비트들의 쌍들을 XNOR연산함으로써 다른 n(n-1)/2 비트들을 생성하는 조합 회로(combinational circuitry)에 의해 구현된다. 이러한 회로는, 주어진 인덱스(given index)

에 대해서, 상기 비트 확장 논리에 의해 생성되는 첼린지(challenge)는 항상 동일한 것을 보장한다.

각각의 PUF 출력

는 반전 회로(inversion circuitry)(142)에 의해 인덱스

(아래에 논의됨)에 상응하는 극성 비트(polarity bit)

의 값에 따라 선택적으로 반전된다(즉, XOR로 연산됨). XOR 함수로부터 출력들의 시퀀스(즉,

)는 ePUF 태그(100)의 바깥(outside)에 개시(disclosed)되지 않은 히든 출력 시퀀스(hidden output sequence)(130)를 형성한다. 히든 출력 시퀀스(130)는 퍼블릭 비트 감소기(public bit reducer)(126)에 의해 구현되는 퍼블릭 비트 감소 함수(public bit reduction function) R()을 이용하여 더 짧은 응답 시퀀스(response sequence) R'(128)로 감소된다(아래에 자세히 논의됨). 응답 시퀀스(response sequence) R'(128)의 각각의 응답 부분(response part) r(예를 들어, 각각의 비트 또는 비트들의 각각의 그룹)은 히든 출력 시퀀스(130)의 서브시퀀스(subsequence)에 대하여 비트 감소 함수를 적용하여 결정된다. 상기 응답 시퀀스 R'는 인증 단계 기간 동안 RFID 인터페이스(RFID interface)(150)를 통해 ePUF 태그(100)로부터 출력된다.

어떤 대체 실시예들에서는, 상기 히든 출력 생성기는 비트 확장 논리(bit expansion logic)를 포함하지 않으며, 상기 인덱스

는 첼린지(challenge)로서 상기 PUF 회로에 직접적으로 제공된다. 비트 확장 논리 없이, PUF 회로의 일부 디자인들에 대해서, 상기 PUF 회로의 행동은 공격자(attacker)에 의해 비교적 쉽게 모델링 될 수 있으며, 그 결과 상기 ePUF 태그의 보안을 약화시킨다. 이러한 모델링 공격들(modeling attacks)을 피하기 위해, 상기 PUF 회로의 출력은 서로 다른 첼린지를 기초로 하여 동일한 PUF 회로의 다른 출력(또는 출력들)을 이용하여 선택적으로 반전되거나(즉, XOR연산됨), 다른 PUF 회로의 출력(an output)을 이용하여 선택적으로 반전된다(즉, XOR연산됨). 다수의 이러한 구현은 아래에서 기재된다.

도 3을 참조하면, 히든 출력 생성기(hidden output generator)(304)는 제1 PUF 회로(PUF circuit)(310a) 및 제2 PUF 회로(PUF circuit)(310b)를 포함한다. 각각의 PUF 회로(310a, 310b)는 상기 첼린지

를 받고 PUF 출력

및

을 각각 생성한다. 상기 PUF 출력들

및

는 XOR 회로(XOR circuitry)(142)에 의해 XOR연산된다. 전술한 바와 같이, 상기 결과는 퍼블릭 비트 감소기(public bit reducer)(126)에 의해 연산되는 상기 히든 출력 시퀀스(330) 의 j 번째 구성 요소(예를 들어,

)를 형성한다. 어떤 실시예들에서는, 히든 출력 생성기(304)는 두개보다 많은 PUF 회로들-여기서, 각각의 PUF 회로는 첼린지

를 받고 PUF 출력

를 반환함-을 포함한다. n개의 PUF 회로들로부터 상기 결과적인 PUF 출력들(resulting PUF outputs)은 n방향(n-way) XOR연산되어 상기 히든 출력 시퀀스의 상응하는 구성 요소

를 생성한다. 예를 들면, 4개의 PUF 회로들을 갖는 히든 출력 생성기(hidden output generator)에 대해서, 상기 4개의 결과적인 출력들은 4방향(4-way) XOR연산되며; 8개의 PUF 회로들을 갖는 히든 출력 생성기(hidden output generator)에 대해서, 상기 8개의 결과적인 출력들은 8방향(8-way) XOR연산된다. 다수의 PUF 회로들은 상대방(adversary)이 히든 출력 생성기(304)의 행동을 모델링 하는 것을 더 어렵게 하여, 그 결과, 상기 ePUF 태그의 보안을 향상시킨다. 그러나, 많은 PUF 회로들은 보안 회로(152)의 레이아웃(layout) 내에서 막대한 공간을 차지한다.

도 4를 참조하면, 다른 실시예의 히든 출력 생성기(404)는 하나의 PUF 회로(PUF circuit)(410)로 구현된다. PUF 회로(410)는 제 1 첼린지 입력

를 받고 그 응답으로 제1 출력

를 생성한다. PUF 회로(410)는 또한 제 2 첼린지 입력

를 받아 제 2 PUF 출력

를 생성한다. 상기 제 2 첼린지는 선형 피드백 쉬프트 레지스터(linear feedback shift register)(LFSR; 상기 LFSR의 구현의 논의에 대해서는 아래를 확인할 것)로 제 1 첼린지

를 연산함으로써 상기 ePUF 태그 내에 생성된다. 일반적으로, 상기 제1 첼린지

는 LFSR에 대한 시드 값(a seed value) 역할을 수행하며, 상기 제2 첼린지

는 초기 스테이트(an initial state)

로부터 하나의 클록(one clock) 후, 상기 LFSR의 출력 스테이트(output state)를 나타낸다. 상기 두개의 PUF 출력들

및

는 XOR 회로(XOR circuitry)(142)에 의해 상응하는 극성 비트

로 3방향(three-way) XOR연산된다. 상기 결과는 전술한 바와 같이 퍼블릭 비트 감소기(126)에 의해 연산되는 히든 출력 시퀀스(hidden output sequence)(430)(즉,

)의 하나의 구성 요소를 형성한다.

히든 출력 생성기(hidden output generator)(404)를 이용하는(employing) ePUF 태그(An ePUF tag)는 상기 두개의 PUF 출력들을 연산하는 XOR연산을 "제거(remove)"할 수 있는 연쇄 공격(chaining attack)에 취약할 수 있다. 상기 태그를 공격하는 상대방(adversary)은 PUF 회로(310)로 전송되는 C값을 제어할 수 있다. LFSR(C)가 상기 ePUF 태그에서 회로에 의해 결정되더라도, 상기 상대방은 LFSR(C)=D라고 인식한다. 상기 상대방은 이와 같이 D를 적용할 수 있으며,

를 획득할 수 있다. LFSR(D)=E이면, 그 이후 상대방은 또한

등을 획득할 수 있다. 그 결과, C의 정확한 추측과 함께, 히든 출력 생성기(hidden output generator)(304)에 의해 수행되는 XOR연산들(XOR operations)의 결과를 인식하여, 상기 상대방은 상기 다른 PUF 출력들(예를 들어,

등)의 값들을 결정할 수 있다. 이러한 연쇄 공격의 위험을 피하기 위해, ePUF 태그(200)의 대체 실시예는 도 2를 참조하여 아래에서 기재된다.

2 프로비저닝(provisioning)

ePUF 태그(100)의 배치(deployment)에 앞서, 상기 ePUF 태그의 인증 및/또는 상기 태그가 첨부되는 상품의 진위 여부(authenticity)를 설정하는 초기 파티(initial party)인 권한을 가진 주체(authority)는 상기 ePUF 태그를 프로비전(provisions)한다(예를 들어, 등록한다). 프로비저닝(provisioning) 기간 동안, 상기 권한을 가진 주체(authority)는 이후 상기 태그의 인증(authentication)에 이용될 정보를 안전하게 획득하고 암호화한다. 어떤 실시예들에서는, 상기 권한을 가진 주체(authority)는 상기 태그의 제작자와 동일한 파티(party)이다.

도 1 및 도 5를 참조하면, 특정한 태그의 프로비저닝(provisioning) 기간 동안, 상기 태그에 히든 출력 생성기(104)의 입출력 특성들은 상기 초기 파티(initial party)에 의해 결정된다. 권한이 부여되지 않은 다른 파티들이 이러한 특성들을 유사하게 결정하는 것을 방지하기 위해, ePUF 태그(100)를 프로비저닝(provisioning) 상기 권한을 가진 주체(authority)는, 예를 들면 RFID 인터페이스(150)를 통해, 반드시 정확한 암호 x(112)를 상기 ePUF 태그에 접속 회로(138)로 적용해야 한다(단계 500). 암호(112)는, 예를 들어, 256비트 값 또는 512 비트 값이다. 암호(112)는 ePUF 태그(100)의 실리콘에 형성되는 일방향 함수(one-way function)(114)와 같은 스테이트 머신(state machine)을 스테이트(state) F(x)로 전송한다(단계 502). 접속 회로(138)은 태그(100)의 상기 제작 마스크(fabrication mask)에 따라 이전에 결정되거나 또는 이전의 프로비저닝(provisioning) 단계(provisioning stage) 내에서 설정되는 F(Y)의 값을 저장하는 레지스터(116)를 포함한다. 상기 계산된 F(x)의 값이 상기 F(Y)의 값과 동일하면(단계 504), 조회하는 파티(inquiring party)는 ePUF 태그(100)의 프로비전(provision)하도록 허용되는 정당한 엔티티(legitimate entity)로 설정된다. 그 이후, 논리 신호(logic signal)는 접속 인에이블러(access enabler)(140)에 의해 인에이블되어 상기 조회하는 파티가 히든 출력 생성기(104)의 입출력 특성들(input-output characteristics) D(120)를 접속하도록 허용한다(단계 508). F(x)와 F(Y)의 값들이 일치하지 않으면, 상기 조회하는 파티는 상기 ePUF 태그의 프로비전(provision)하도록 허용되지 않는다(단계 510). 값 Y가 비밀로 남아있다면, 마스크 복사(mask copying)는 ePUF 태그(100)에 대한 공격(attack)으로서 비효과적이라는 것을 유의해야 한다. 예를 들면, F(Y)가 상대방(an adversary)에 의해 발견되더라도, 함수 F()는 F(X)=F(Y)인 X를 찾아내는 것을 사실상(virtually) 불가능하게 한다.

어떤 실시예들에서는, 상기 일방향 함수(114)는 유한 상태 기계(finite state machine)(FSM) 도달 가능성 문제(reachability problem)의 어려움을 이용함으로써 비교적으로 비싸지 않은 계산(a relatively inexpensive computation)(예를 들어, 계산적으로 저렴한 및/또는 회로 레이아웃 영역 측면 또는 전력 요구 측면에서 저렴한)을 구현한다. 상기 일방향 함수(114)의 요구들은 일부 다른 응용들 내에서 이용되는 일방향 해쉬 함수(one-way hash function)의 요구들 보다 덜 까다롭다. 특히, 상기 일방향 함수(114)는 주어진 F(Y)에 대해서 Y를 결정하기 어려운 함수 F(x)를 구현한다; 예를 들어, 값 F(Y)가 공개되더라도(public), 접속 회로(138)의 보안은 유지된다. 함수 F(Z)가 Z의 다른 값들에 대해서 반전되는 것이 반드시 어렵지는 않고; 상기 일방향 함수(114)의 다른 출력들 F(Z)는 쉽게 반전되어 Z를 결정할 수 있다는 것을 유의해야 한다. 게다가, 해쉬 함수(hash function)(114)는 오직 하나의 값 (Y)을 연산하거나, 상기 함수의 도메인 내의 가능한 값들 중에서 상대적으로 작은 부분을 연산하는데 이용되기 때문에, 상기 함수의 범위 내에서 상기 일방향 함수(114)가 충돌을 피하는 것에 대한 어떠한 요구도 없다.

도 8을 참조하면, 일 구현에서는, 상기 암호 x(112)는 상기 일방향 함수(114)의 일실시예에 적용된다. 암호 x(112)의 각각의 비트는 128-비트 레지스터 또는 256-비트 레지스터와 같은 FSM 레지스터(802)를 스테이트(state) 간 이동시키는데 이용된다. FSM 레지스터(802)는 A[i] 값들의 2비트 쌍들을 연산한다. FSM 레지스터(802)로부터 출력들은 A[k]의 비트들의 비트간(bit-wise) XOR연산 또는 A[k] 내의 두 개의 비트들의 교환(swaps)과 같은 선택된 A[k]의 비선형 논리 연산들(non-linear logic operations)을 수행하는 조합 논리 모듈(combinatorial logic module)(804)에 공급된다. 조합 논리 모듈(804)의 출력은 해쉬 함수(114)의 결과 F(x)를 궁극적으로 출력하는 FSM 레지스터(802)로 쉬프트된(shifted)다. 어떤 실시예들에서는, 상기 일방향 함수(114)의 실시예는 ePUF 태그에 공간을 보존하기 위하여 첼린지 생성기(challenge generator)(134)의 선형 피드백 쉬프트 레지스터(linear feedback shift register)(LFSR)의 일 실시예와 회로를 공유한다. 예를 들면, 막대한 회로 영역을 소모하는 상기 FSM 레지스터(802)는 또한 상기 첼린지 생성기(134) 내의 상기 LFSR을 구현하는데 이용된다. 전술한 상기 장치에 저장되는 공개 키(public key)와 일치하는 개인 키(private key)를 제공하는 파티(party)를 요구하는 것과 같은 암호화 기술들(cryptographic techniques)의 이용하는 상기 일방향 함수는 훨씬 더 효과적으로 구현될 수 있다는 점을 또한 유의해야 한다.

상기 프로비저닝(provisioning) 과정은 상기 권한을 가진 주체(authority)가 자극(stimuli)(118)을 ePUF 태그(100)(예를 들어, RFID 인터페이스(150)을 통해서)의 입력에 적용하여 인덱스 입력들의 종합적인(comprehensive) 집합을 히든 출력 생성기(104)로 제공하게 하는 등록 단계(enrollment phase)를 포함한다(단계 512). 인덱스 입력들의 상기 집합과 상응하는PUF 출력들

는 상기 히든 출력 생성기에 의해 생성되며, 데이터 D로서 일괄적으로 상기 프로비저닝(provisioning) 권한을 가진 주체(authority)로 제공된다(단계 514). 입력들의 "종합적인(comprehensive)" 집합은 상기 권한을 가진 주체(authority)가 가능한 임의의 입력에 대해서 히든 출력 생성기(104)의 상기 출력을 예상하도록 허용하기 위하여 충분한 데이터 D가 상기 권한을 가진 주체(authority)로 제공되도록 한다. 예를 들면, 히든 출력 생성기(104) 중에서 상기 비트 확장 논리(106)가 첼린지 테이블(challenge table)을 기초로 하는 상기 실시예에서는, 상기 첼린지 테이블 내의 모든 첼린지는 상기 등록 단계 기간 동안 PUF 회로(110)로 제공된다. 상기 첼린지들이 제공되는 오더(order)는 중요하지 않다. 어떤 실시예들에서는, 히든 출력 생성기(104)의 상기 입출력 특성들은 인덱스 입력들 0 부터

까지에 대한 PUF 출력들과 동일한 값들의 벡터로서 제공된다(예를 들어, D=(H(0), ... , H(

)). 예를 들면, 각각의 첼린지에 대해서 9-비트 입력을 받고 1-비트 PUF 출력을 생성하는 히든 출력 생성기(hidden output generator)에 대해서, D(120)는 512 비트 벡터로 나타내어진다(D=(H(0), ...,

). 다른 실시예들에서는, D(120)는 128개의 비트들의 PUF출력들을 포함한다.

상기 일방향 함수 F(X)의 이용은, 물리적 링크들(예를 들어, 퓨즈(fuses))의 단절(severing)과 같은 비반전 록킹(non-invertible locking) 기술들의 요구 없이, 권한이 부여되지 않은 파티들(unauthorized parties)에게 상기 PUF 특성들이 개시(disclosure)되는 것을 방지한다는 점을 유의한다. 또한, 상기 레지스터 값들(예를 들어, 광, 자기, 또는 RF 신호를 이용하여)을 물리적으로 삭제하는 첨부(attach)가 상기 일방향 함수 접근법에 대해서 효과적이지 못한 점에서, 상기 PUF특성들이 판독되고 나서 설정되는 일회-기록 레지스터들(write-once registers)을 이용한 본 접근법이 더 안전할 수 있다. 게다가, 상기 암호 (X)를 인식하고 있는 파티(party)는 상기 PUF 특성들을 판독할 수 있는 상기 권한(authority)을 다른 파티에게 위임할 수 있고, 권한이 부여된 파티들(authorized parties)은 상기 동일한 장치를 이용하여 상기 등록 함수(enrollment function)를 수 차례 수행할 수 있다.

상기 권한을 가진 주체(authority)는 ePUF 태그(100)로부터 데이터 D(120)를 수신하며, 다수의 모든 종래의 암호화 기술들을 이용하여 데이터 D(120)로부터 암호화된 데이터 E(D)(122)를 생성한다(단계 516). 상기 권한을 가진 주체(authority)는 ePUF 태그(100)와 연관되고 상기 태그 식별자 메모리(102) 내에 저장되는 정보를 이용하여 데이터 D(120)를 암호화하는 암호화 키(encryption key)를 선택적으로 식별한다. 상기 권한을 가진 주체(authority)는 그 이후 PUF 데이터베이스(PUF database)(124) 내의 저장에 위하여 상기 암호화된 데이터 E(D)(122)를 ePUF 태그(100)로 전송한다(단계 518). PUF 데이터베이스(124)는 일반적으로 512개 비트들의 암호화된 데이터 또는 1024개 비트들의 암호화된 데이터를 저장할 수 있다. E(D)(122)가 PUF 데이터베이스(124) 내에 저장되면, 상기 등록 단계는 종료된다.

상기 히든 출력 생성기가 두개 이상의 PUF 회로들을 포함하는 실시예들에서는, 상기 앞서 언급된 프로비저닝(provisioning) 절차는 각각의 PUF 회로에 적용된다. 예를 들면, 두개의 PUF 회로들의 경우에서는, 입력들의 종합적인(comprehensive) 집합은 각각의 PUF 회로에 적용되어 상기 제 1 PUF 회로(PUF circuit)의 충분한 데이터

및 상기 제 2 PUF 회로(PUF circuit)의 데이터

가 상기 권한을 가진 주체(authority)로 제공된다. 상기 권한을 가진 주체(authority)는 그 이후 가능한 임의의 입력에 대해서 상기 PUF 출력을 예상할 수 있다. 전술한 바와 같이, 상기 데이터

및

는 상기 권한을 가진 주체(authority)에 의해 암호화되며 PUF 데이터베이스(124) 내에 저장된다.

어떤 실시예들에서는, 상기 프로비저닝(provisioning) 절차는 단 한번만 유효하다. 보안 회로가 정확한 암호(112)의 적용에 의해 "언록트(unlocked)"되었다면, 난수(arbitrary number)의 첼린지들이 입력될 수 있다. 상기 태그로부터 데이터를 추출하기 전에 첼린지(challenge)를 상기 ePUF 태그 안에(into) 입력하는 것은 선택적(optional)이지만, 상기와 같이 입력하지 않는 것은 데이터 추출 시퀀스(data extraction sequence)를 정수 시드로(constant seed) 한정한다. 어떤 실시예들에서는, 상기 ePUF 태그의 상기 프로비저닝 함수(provisioning function)는 외부적으로 금지(disabled)될 수 있다.

어떤 경우들에서는, 상기 프로비저닝(provisioning) 권한을 가진 주체(authority)는 RFID 인터페이스(150)를 통해서 자극(118)을 제공하며 데이터 D(120)를 수신한다. 다른 경우들에서는, 더 빠른 프로비저닝(provisioning)을 가능하게 하기 위해, 상기 프로비저닝(provisioning) 권한을 가진 주체(authority)는 RFID 인터페이스(150)를 바이패스(bypasses)하며, 그대신 입력 전자 패드(input electrical pad)(166) 및 출력 전자 패드(output electrical pad)(162)에 각각 직접적인 전자 접점(electrical contact)을 통해 자극(118)을 제공하며/제공하거나 데이터 D(120)를 수신한다.

ePUF 태그(100)는 RFID 인터페이스(150)를 통해 전력을 수신하는 전력 모듈(power module)(168)에 의해 전력이 공급된다. 어떤 실시예들에서는, 전자 패드 입/출력(electrical pad input/output)이 이용되더라도, 상기 ePUF는 전자 패드들을 통해 전력을 공급하는 기간보다는 프로비저닝(provisioning) 기간 동안 RF 신호들에 의해 전력이 공급된다. 이러한 RF 전력 공급(RF powering)은 전력을 제공하는 것에 대해서 추가적인 회로 및/또는 전자 패드들을 요구하지 않게 될 때 바람직할 수 있다. 어떤 구현들에 있어서, RF 여기(excitation)마다 저장될 수 있는 상대적으로 소량의 에너지 및 프로비저닝(provisioning) 기간 동안 판독되어야 하는 상대적으로 대량의 데이터 때문에, 하나의 ePUF를 프로비저닝(provisioning)할 때 각각의 반복(iteration) 내에서 제공되는 상기 프로비저닝(provisioning) 출력의 서로 다른 부분들(parts)에 대하여 다수의 반복적(multiple iterations)인 RF 여기(excitation)가 필요할 수 있다. RF 출력은 일반적으로 상기 출력들을 전자 패드들(electrical pads)을 거쳐 제공하는 것 보다 더 많은 시간 및/또는 전력을 요구하기 때문에, RF 출력이 상기 ePUF로부터 상기 프로비저닝(provisioning) 출력을 전송하는데 이용 되면 다수의 RF 여기들(multiple RF excitations)의 이용은 특히 유용하다.

3 인증(Athentication)

전술한 바와 같이 ePUF 태그(100)가 등록되었던 후에 일부 시점 및 상기 태그가 상기 권한을 가진 주체(authority) 또는 다른 신뢰할 수 있는 파티(trusted party)에 관리에서 벗어난 일부 시점에서, ePUF 태그(100)는 인증 스테이션(authentication station)(예를들어 포터블 RFID 리더)에 의해 인증 단계 내에서 인증된다. 상기 ePUF 태그(100)는 태그 식별자 메모리(102) 내에 저장되는 자신의 태그 식별자 및 PUF 데이터베이스(PUF database)(124) 내에 저장되는 암호화된 데이터 E(D)(122)를 상기 리더에게 제공함으로써 RFID의 무선 신호들(radio frequency signals)에 응답한다. 상기 RFID 리더는 상기 태그 식별자 내에 포함되는 정보를 이용하여 E(D)를 복호화하는 복호화 키(decyption key)를 선택적으로 식별한다. 상기 복호화된 데이터 D는 상기 인증 단계 기간 동안 상기 RFID 리더에 의해 접속이 가능한 메모리 내에 저장된 다음 안전하게 폐기된다. 상기 ePUF 태그는 상기 데이터 D를 인증 기간에 상기 태그에 의해 생성되는 응답들과 비교함으로써 인증된다.

3.1 인덱스 생성(Index generation)

도 1에 도시된 실시예를 다시 참조하면, ePUF 태그(100)의 인증은 전술한 바와 같이 인덱스 값들

의 시퀀스에 따라 상기 시퀀스 내의 각각의 인덱스 값에 대해서 생성되는 하나의 히든 출력

을 이용하여 히든 출력 생성기(104)의 반복되는 연산을 이용한다. 상기 인덱스 값들은 상기 RFID 리더로부터 수신되는 제 1 랜덤 생성 논스 S(first randomly generated nonce S) 및 상기 ePUF 태그 자신에 의해 생성되는 제 2 랜덤 생성 논스 Q(second randomly generated nonce Q)를 기초로 하여 ePUF 태그(100)의 보안 회로(152)에 의해 생성된다. 예를 들어, 상기 태그 또는 상기 리더는 어느 쪽도 단독으로는 상기 히든 출력 생성기에 인가되는 인덱스 시퀀스의 선택을 제한할 수 없다.

도 1 및 도 6을 참조하면, 상기 RFID 리더가 상기 데이터 E(D)를 복호화하여 데이터 D를 획득했으면, 상기 리더는 랜덤 생성 64비트 논스 S(randomly generated 64-bit nonce S)(132)을 상기 태그로 전송한다(단계 600). 상기 논스 S의 수신은 첼린지 생성기(134)을 트리거(triggers)하여, 상기 태그에서 선형 피드백 쉬프트 레지스터들 A(linear feedback registers A)(LFSR_A) 및 선형 피드백 쉬프트 레지스터들 B(linear feedback registers B)(LFSR_B)을 포함하는 다수의 동작들을 수행한다. LFSR_A은 상기 특성 2 도메인 내의 두개의 서로 다른 등급(degree)의 64개의 초기 다항식들(primitive polynomials)과 일치하도록 구현되는 이중다항식 LFSR(dual-polynomial LFSR)(예를 들어, LFSR_A0 및 LFSR_A1)이다.

난수(random number) 생성 모드에서 작동하는 상기 공유되는 LFSR_A는 처음에는 64비트의 비결정성 난수 Q(64-bit non-deterministic random number Q)(133)를 생성한다(단계 602). 일 구현에서는, Q는 다음과 같이 결정된다:

a. LFSR_A는 초기 스테이트 0(64 비트들의)으로 로드된다.

b. LFSR_A는 난수 생성 모드(random number generation mode) 내에서 작동하도록 설정된다.

c. 상기 난수 생성 단계(random number generation phase)의 제 1 크랭크(first crank) 기간 동안, LFSR_A는 상기 LFSR_A의 64비트 스테이트(state)를 직접적으로 PUF 회로(110)로 공급(feeds)한다.

d. LFSR_A이 반복적으로 512회 크랭크되는 동안, PUF 회로(100)의 상기 출력은 LFSR_A0 및 LFSR_A1에 의해 나타나는 값들 사이에서 LFSR_A 스테이트(state)를 선택적으로 전환하는 다항 선택기 신호(polynomial selector signal)로서 기능을 수행한다.

e. 상기 512번째 크랭크 후, LFSR_A의 상기 스테이트(state)는 상기 64비트의 비결정성 난수 Q를 정의한다.

각각 LFSR_A 및 LFSR_B내에서 로드되는 S 및 Q을 이용하여, LFSR_A 및 LFSR_B은 128-비트의 순환 쉬프트 레지스터(circular shift register)로서 64회 로테이트된다. 상기 64번째 로테이션(rotation) 후에 LFSR_B의 스테이트(state)는 그 때 상기 태그의 메모리에 저장되는 상기 64비트의 태그 생성 Q(tag-generated Q)를 결정한다. LFSR_A 및 LFSR_B는 128비트의 쉬프트 레지스터(128-bit shift register)로서 추가적으로 32회 더 로테이트되며, S의 절반 및 Q의 절반은 각각의 LFSR 내에 로드된다. 예를 들면, LFSR_A는 S[61:31], Q[63:32]로 로드되며, LFSR_B은 S[30:0], Q[31:0]으로 로드된다.

Q의 상기 값은 상기 RFID 리더에 재 전송되어(단계 604), 상기 리더 및 ePUF 태그(100) 둘 다 LFSR_A 및 LFSR_B의 초기 스테이트들을 인식한다. 상기 쉬프트 레지스터들의 상기 초기 스테이트들과 함께, 상기 쉬프트 레지스터들의 상기 생성기 다항식들(generator polynomials)이 상기 리더에 의해 인식되면, 상기 리더는 ePUF 태그(100)에서 상기 LFSR들에 의해 생성되는 스테이트들의 시퀀스와 동일한 스테이트들의 시퀀스를 생성할 수 있다.

S 및 Q를 기초로 하여 자신들의 초기 스테이트들로 로드되는 상기 두개의 LFSR들을 이용하여, 그 이후 ePUF 태그(100)는 히든 출력 생성기(104)에 적용되는 상기 순차적인 첼린지들(sequential challenges)

를 생성한다(단계 606). 구체적으로, 상기LFSR들의 각각의 클록(clock)은 16-비트의 인덱스 레지스터 값을 생성한다. 인덱스 레지스터(index register)(136)는 각각의 인덱스 레지스터 값의 n개의 비트들(예를 들어, 9개의 비트들)을 상기 입력

으로서 히든 출력 생성기(104)로 제공되는 아우터 첼린지(outer challenge)로 지정한다. 아래에 자세히 논의된 바와 같이, 인덱스 레지스터(136)는 또한 상기 인덱스 레지스터 값의 하나의 비트(예를 들어, 최하위 비트)를 히든 출력 생성기(104)의 출력

와 조합되는 극성 비트(polarity bit)

로 지정한다.

어떤 경우들에서는, 상대방(adversary)은 시퀀스

등을 생성하도록 구성되는LFSR들을 이용하여 ePUF 태그를 공격할 수 있다. 예를 들어, 상기 LFSR의 스테이트

에 대해서

, 상기 LFSR은

와 같이 구성된다. 이러한 예들에서는, 상기 LFSR들에 의해 생성되는 상기 시퀀스의 서브세트(예를들어,

)는 상기 히든 출력 생성기에 입력되는 상기 n-비트 인덱스

로 이용된다. 히든 출력들

은 그 이후 상기 히든 출력 생성기에 의해 생성된다. 공격 시, 상대방(adversary)은 시드 값들(seed values) S' 및 Q'을 적용하여 상기 LFSR들이 출력 시퀀스

(여기서,

등임)을 생성하게 한다. 그 다음, 상기 상대방(adversary)은 첼린지들의 이러한 쉬프티드 시퀀스(shifted sequence)를 이용하여 상기 히든 출력 생성기가 PUF 출력들

등을 생성하게 함으로써, 상기 히든 출력 생성기의 H() 함수를 노출(expose)시킬 수 있다.

이러한 종류(type)의 공격을 피하기 위해, 상기 LFSR은

및

(여기서,

등임)가 되도록 길이m(length m)의 서브시퀀스들(subsquences)을 생성하도록 구성될 수 있다. 본 구성과 함께, 상대방(adversary)은 LFSR들이 쉬프티드 시퀀스(shifted sequence)를 생성하게 할 수 없고, 그 결과, 상기 히든 출력 생성기의 H() 함수를 노출(expose)시킬 수 없다. 기껏해야, 상기 상대방은 길이 m의 하나의 서브시퀀스(subsequence)에 관계된 상기 히든 출력 생성기의 함수를 알 수 있을(learn)뿐이다.

3.2 비트 감소 및 응답 생성(Bit reduction and response generation)

전술한 바와 같이, 히든 출력 생성기(104)는 n-비트의 첼린지들

의 시퀀스를 수신하며, 각각의 첼린지에 대해서, 히든 출력

를 생성한다. 상기 결과적인 히든 출력 시퀀스(hidden output sequence)(130)는 퍼블릭 비트 감소기(126)에 의해 처리되어 응답 시퀀스 R'(128)를 생성한다. 상기 응답 시퀀스 R'는 RFID 인터페이스(150)을 통해 상기 인증 단계 기간 동안 ePUF 태그로부터 출력된다. 전술한 바와 같이, 상기 앞서 언급된 설명은 상기 히든 출력 생성기의 다른 실시예들에 동일하게 적용된다.

일반적으로, N-부분 응답 시퀀스(N-part response sequence) R'(128)의 각각의 응답 부분(response part)은, m이 양의 정수일 때, 히든 출력 시퀀스(130) 내의 M= 4m+2 히든 출력들을 기초로 한다. 그 결과, N-부분 응답 R'를 생성하기 위해, 히든 출력 생성기(104)는 N*M개의 히든 출력들

를 생성한다. 예를 들면, m=2에 대해서, M=10인 히든 출력들이 각각의 응답 부분(response part)에 대해서 생성되거나, 1280개의 히든 출력들이 생성되어 N=128인 부분 응답 시퀀스(N=128-part response sequence) R'를 결정한다. 다른 예로, 64-비트 응답 시퀀스는, 히든 출력 시퀀스(130) 내의 10개의 히든 비트들의 각각의 연속적인 시퀀스(successive sequence)가 상기 비트 감소 함수에 입력으로 이용되어 상기 64 비트 응답 중의 하나의 비트(one bit)를 산출할 때, 640개의 인덱스 값들

를 히든 출력 생성기(104)에 인가함으로써 결정된다.

어떤 실시예들에서는, M개의 히든 출력들의 인접 그룹들(adjacent groups)은 각각의 응답 부분(response part)을 생성하는데 이용된다. 다른 실시예들에서는, M개의 히든 출력들의 비인접 그룹들(non-contiguous groups)은 각각의 응답 부분(response part)을 생성하는데 이용된다. 예를 들면, 퍼블릭 비트 감소기(126)는 상기 응답 시퀀스의 제1 응답 부분(response part)을 생성하는데 이용되는 M개의 히든 출력들의 제 1그룹(group) 및 제2 응답 부분(response part)을 생성하는데 이용되는 M개의 히든 출력들의 제2 그룹(group) 사이에서 랜덤 오프셋(random offset)을 구현할 수 있다.

도 7을 참조하면, N개의 응답 부분(response part)들의 각각이 M개의 히든 비트들로부터 결정되는 경우, 응답 생성 과정은 다음과 같이 요약될 수 있다(RFID 리더 또는 ePUF 태그 내의 아래의 단계들이 수행되는 순서(order)와 반드시 일치하지는 않음):

a: S, Q을 획득한다(700)

b: S 및 Q을 기초로 하여 인덱스 시퀀스

을 결정하고(702), 극성 비트 시퀀스

을 결정한다(704)

C: 각각의 인덱스

와 연관된 히든 출력

을 결정한다(706)

d: 히든 출력 시퀀스

(여기서,

임)을 결정한다(708)

e: 응답 시퀀스

을

(여기서, R()은 상기 퍼블릭 비트 감소 함수임)와 같이 결정한다(710)

일반적으로, 상기 퍼블릭 비트 감소 함수 R()은 상기 히든 출력 시퀀스의 비선형 함수(nonlinear function)이다. XOR 함수들과 같은 비선형(non-linear)에 의해, 우리는 모듈로 2(modulo 2)와 같은 도메인들(domains)을 통해 선형적인 함수들을 제외시킨다. 예를 들면, 상기 퍼블릭 비트 감소 함수는 인덱스 함수(index function)(예를 들어, 상기 히든 출력

이 다수의 값일 때, 최상위

의 인덱스(index of the greatest

), 보우팅 함수(voting function), 카운츠 함수(counts function), 또는 상기 히든 출력들

의 다른 비선형 결합(nonlinear combination)이거나 상기 히든 출력 생성기에 의해 생성되는 PUF 출력들

일 수 있다.

예를 들면, 어떤 실시예들에서는, 상기 퍼블릭 비트 감소 함수 R()은 다수 보우팅 논리(majority voting logic)로 구현된다. 매 2m+1 반복들 마다, 퍼블릭 비트 감소기(126) 내의 보우팅 논리(voting logic)는 상기 이미 생성된 2m+1개의 히든 출력들에서 다수 보우팅 논리(majority voting logic)를 적용하여, m 또는 2m+1 보다 적은 히든 출력들이 복수의 일(ones) 및 그렇지 않다면 하나의 1이면 하나의 0을 생성한다. 매 4m+2 반복들마다, 상기 퍼블릭 비트 감소기(126)는 다수 보우팅 논리의 이전의 두 개의 출력들을 XOR연산하여 응답 시퀀스 R'의 하나의 응답 부분(response part)을 생성한다. 그 결과, 상기 응답 부분(response part)은 상기 이미 생성된 4m+2개의 히든 출력들의 값들을 기초로 한다. 상기 다수의 보우팅 과정은 (2m+2)*N 반복들에 대해서 반복적으로 수행되어 상기 응답 부분(response part)들의 오더드 시퀀스(ordered sequence)에 의해 정의되는 N-부분 응답(N-part response) R'을 생성한다.

다른 실시예들에서는, 퍼블릭 비트 감소 함수는 카운트원스 회로(count-ones circuitry)로 구현된다. 본 경우에서는, 4m+2개의 히든 출력들의 각각의 집합에 대해서 응답 시퀀스 R'(128)의 하나의 응답 부분(response part)이 생성된다. 상기 비트 감소 함수는 상기 4m+2개의 히든 출력들 내의 "일들(ones)"의 갯수를 결정하며; 상기 일들(ones)의 갯수가 임계값보다 크면(예를 들어, 2m + 1개보다 많으면), 그 이후 상기 비트 감소 함수는 1을 생성하고; 그렇지 않으면, 상기 비트 감소 함수는 0을 생성한다.

ePUF 태그(100)는 상기 PUF 함수 의 비밀(secrecy)을 유지한다. 상대방 파티(adverse party)가 다수의 튜플들(tuples)

을 발견할지라도, 상기 비트 감소 함수 R()의 적절한 선택(appropriate selection)이 H()의 발견을 억제한다. 상기 히든 출력 함수에 대해 비교적 적은 가능한 인덱스 입력들

가 있을 수 있더라도, 인덱스들(indices)

의 다수의 M 길이의 시퀀스들(M-long sequences)이 있다. 예를 들면, 512개의 다른 인덱스 값들

및 M=10과 함께,

개의 서로 다른 가능한 시퀀스들이 있다. 일반적으로, 특정한 태그에 대해서 인덱스들의 임의의 특정한 시퀀스가 반복될 것이라고는 예상되지 않는다.

3.3 인증(Authentication)

각각의 인증 시도(authentication attempt)는 히든 출력 생성기에 적용되는 인덱스들

의 시퀀스의 랜덤 선택(random selection)을 이용한다. 상기 논의된 바와 같이, 상기 리더에 의한 상기 논스 S(nonce S)의 선택 및 상기 ePUF 태그에 의한 상기 논스 Q(nonce Q)의 선택은 상기 태그 또는 상기 리더가 스스로 단독으로는 인증 기간 동안 상기 히든 출력 생성기에 인가되는 상기 인덱스 시퀀스를 억제할 수 없다는 것을 보장한다.

상기 RFID 리더는, 예상되는 응답 R을 획득하기 위해서, 물리적 히든 출력 생성기(physical hidden output generator) 보다 상기 복호화된 응답 데이터 D(120)를 이용함으로써, 64-비트 논스 S 및 태그-반환(tag-returned) 64-비트 논스 Q의 상기 RFID 리더의 지식(knowledge)을 이용하여 ePUF 태그(100)의 연산을 모의 실험(simulate)한다. 전술한 바와 같이, ePUF 태그(100)에 의해 생성되는 상기 수신된 응답 R'는 예상되는 응답 R과 비교되어 상기 수신되는 응답이 D와 상응하는 입출력(input-output) 특성들을 가지는 히든 출력 생성기의 ePUF 태그에 의해 생성됐던 것을 확인(verify)한다. R'과 R이 일치하면, 그 이후 ePUF 태그(100)은 인증된다.

더욱 상세하게, 도 9를 참조하면, RFID 리더(900)는 논스 S(nonce S)(132)를 생성하고 ePUF 태그로부터 논스 Q(nonce Q)(133)를 수신한다. 상기 값들 S 및 Q 는 LFSR들(904)의 집합을 포함하는 첼린지 생성기(challenge generator)(934)에 대해서 시드 값들(seed values)로 이용된다. LFSR들(904)는 ePUF 태그(100)에서 상기 첼린지 생성기(134)의 상기 LFSR들과 동일하게 행동하도록 구성된다(도1을 확인할 것). 첼린지 생성기(934)의 상기 출력은 아우터 첼린지(outer challenge)를 생성하는 인덱스 레지스터(index register)(136)에 의해 수신된다. 그 결과, 상기 아우터 첼린지(outer challenge)를 기초로 하여, RFID 리더(900)는 동일한 인덱스 시퀀스

및 ePUF 태그에 의해 생성되는 동일한 극성 비트 시퀀스

을 생성한다.

RFID 리더(900)는 상기 ePUF 태그로부터 상기 암호화된 응답 데이터 E(D)(122)을 불러들이고(retieves), 복호화 모듈(decryption module)(906) 내에서 상기 데이터를 복호화하여, 상기 응답 데이터 D(120)를 획득한다. 상기 논의된 바와 같이, 응답 데이터 D(120)는 종합적인 데이터의 집합을 포함하여 리더(900)는 가능한 임의의 입력에 대해서 상기 ePUF 태그의 상기 히든 출력 생성기의 출력을 모의 실험할 수 있다. 예를 들면, D는 인덱스 입력들 0부터

까지에 대한 PUF 출력들과 동일한 값들의 비트 벡터(bit vector)로서 제공될 수 있다(즉,

).

상기 장치에서 모든 PUF들에 의해 가능한 임의의 첼린지에 대해서 종합적인(comprehensive) 응답들의 집합을 포함하는 D의 대체로서, 일련의

쌍들(pairs)은 프로비저닝(provisioning) 기간 동안 상기 ePUF로부터 수신되고, 상기 프로비저닝 장치(provisioning device)는 상기 첼린지 또는 인덱스가 프로비저닝(provisioning) 기간 동안 이용되지 않더라도, 임의의

에 대해서 응답

가 예상되는 것으로부터 모델 파라미터들(model parameters)을 나타내도록 결정한다. 상기 모델은 상기 프로비저닝 데이터(provisioning data)를 일치시키려고 시도하지만, 인증 기간 동안 서로 다른 첼린지들의 이용이 다수 구현될 것이고, 상기 모델과의 정확한 일치는 상기 ePUF를 인증하는데 요구되지 않기 때문에, 정확한 일치는 반드시 요구되지는 않는다.

모델 기반의 접근법을 기초로 하는 상기 리더는 상기 일련의

첼린지-응답 쌍들(challenge-response pairs)을 상기 ePUF로부터 수신한다. 어떤 실시예들에서는, 상기 일련의 첼린지들은 장치에서, 예를 들면, 상기 리더로부터 제공되며 그 이후 상기 ePUF에서 LFSR을 이용하여 생성되는 시드를 기초로 하여 결정된다. 어떤 실시예들에서는, 상기 바람직한 첼린지들은 상기 리더로부터 제공되며, 다른 실시예들에서는, 상기 첼린지들은 상기 ePUF에서, 예를 들면 랜덤 선택(random selection)을 기초로 하여 모두 생성된다. 예를 들어 상기 리더 내에서 구현되는 인증하는 엔티티(authenticating entity)는, 그 이후 상기 수신되는 첼린지 응답 쌍들과 가장 일치하는 상기 모델 파라미터들 D를 평가한다. 다양한 평가 절차들(estimation procedures)은 예들로서 상기 파라미터들의 최대 우호도 평가(Maximum Likelihood estimation) 및 반복적인 최적화 접근법들(iterative optimization approaches)을 포함하여 이용될 수 있다.

본 명세서에서 참고문헌으로 삽입(incorporated)되는 미국 공개 특허 US2003/0204743A1에서 기재된 바와 같이, 선택 가능한 섹션들(selectable sections)과 함께 지연 라인들(delay line)을 이용하여 상기 ePUF에서 PUF들이 구현되는 실시예들에서는, 상기 모델 파라미터들은 상응하는 첼린지 비트(corresponding challenge bit)가 0 또는 1인지의 여부에 따라 지연 PUF의 각각의 단계의 출력들 사이에 소개되는 상대적 지연(relative delay)을 나타낸다. 이러한 상대적 지연 파라미터들(relative delay parameters)을 평가하는 하나의 접근법은 랜덤 양들(random quantities)로 상기 파라미터들을 초기화하며, 그 이후 수신되는 첼린지응답 쌍들(challenge-response pairs)을 통해 반복하고, 모델링된 응답(modeled response)이 상기 수신되는 응답과 일치할 때 상기 상대적 지연들을 강화하며, 모델링된 응답이 일치하지 않을 때 상기 상대적 지연들을 저하시킨다.

인증 기간 동안, 상기 리더는 E(D)를 수신하며, 상기 모델 파라미터들을 이용하여 숨겨진 방식으로 상기 ePUF에서 상기 PUF들로 내부적으로 인가되는 상기 첼린지 값들에 대하여 상기 PUF 출력들을 예상한다(예를 들어, 상기 장치에서 상기 히든 PUF들의 상기 연산을 모의 실험(simulate)한다). 상기 ePUF에서 로우(raw) PUF 출력들의 조합 이전에 상기 로우 PUF 출력들의 접속 없이, 상대방(adversary)은 상기 ePUF로부터 출력되는 상기 정보로부터 상기 모델 파라미터들 D를 효과적으로 평가할 수 없다라는 점을 유의해야 한다.

첼린지 생성기(902) 및 상기 PUF의 모델에 의해 생성되는 상기 인덱스 시퀀스를 이용하여, 시뮬레이션 모듈(simulation module)(908)은 상기 히든 비트 생성기(hidden bit generator)에 인가되는 각각의 인덱스

와 연관되는 모의 PUF 출력(simulated PUF output)

를 결정한다. 시뮬레이션 모듈(simulation module)(908)은 그 이후 모의 히든 출력 시퀀스(simulated hidden output sequence)

(여기서,

임)을 결정한다. RFID 리더(900)는 또한 상기 ePUF 태그의 상기 퍼블릭 비트 감소 함수(public bit reduction function)을 인식하며, 그 결과, 상기 시뮬레이션 모듈은 상기 퍼블릭 비트 감소 함수를 이용하여 상기 히든 출력 시퀀스를 연산함으로써 모의 응답 시퀀스 R(simulated response sequence R)(928)을 결정할 수 있다. 비교 모듈(comparison module)(910)은 상기 모의 응답 시퀀스 R(928)을 상기 ePUF 태그로부터 수신되는 상기 응답 R'(128)과 비교하여 상기 태그를 인증한다.

R 와 R'간의 정확한 일치는 이상(ideal)일지라도, 일부 할당(allotment)은 이미 결정된 임계값(threshold)까지의 비트에러들(bit-errors)에 대하여 이루어진다. 상기 응답 R'가 상기 임계값(threshold)보다 적은 비트에러로 R과 일치하면, ePUF 태그(100)의 인증은 충분히 유사하다고 간주된다. R'가 R과 충분히 유사하지 않으면, 상기 ePUF 태그는 거절될 수 있고, 추가적인 첼린지들(additional challenges)이 발급될 수 있거나, 다른 확인 절차들이 호출(invoked)될 수 있다. 어떤 실시예들에서는, 유효하지 않은 응답(invalid response)(예를 들어, 128-비트 응답에서 대략 64개의 오류 비트들)과 유효한 응답(valid response)(예를 들어, 128-비트 응답 내에서 대략 12개에서 16개의 오류 비트들) 사이에는 뚜렷이 서로 다르다. 가 긍정적(false positive) 인증들과 가 부정적(false negative) 인증들에 대한 개연성(probabilities)은 상기 적절한 인증 코드 거리 임계값(authentication code distance threshold)를 설정함으로써 균형을 이룰 수 있다. 서로 다른 비트에러들에 대하여 서로 다르게 가중치를 주는 것과 같이 충분한 유사성을 결정하는 다른 방법들 또한 가능하다.

어떤 예들에서는, ePUF 태그(100)의 보안을 더욱 강화하기 위해서, 각각의 태그는 각각의 응답 부분(response part)의 생성 후에 증가되는 카운터(counter)를 포함하거나, 응답 시퀀스의 생성 후에 증가되는 카운터를 포함한다. 미리 결정된 최대 개수의 응답 부분(response part)들의 생성 후, 더 이상 응답은 상기 ePUF 태그로부터 전송되도록 허용되지 않는다. 카운터의 한도(limit)는 매우 높게 설정될 수 있어서, 상대방이 히든 출력 함수의 적절한 평가를 개발하는 것을 허용하기에 충분한 데이터를 제공하는 것으로부터 다수의 반복되는 인증들을 여전히 방지하는 동안, 상기 태그의 인증의 합리적인 수명을 허용한다.

어떤 예들에서는, PUF 데이터베이스(124)의 마지막 512개의 비트들은 카운터로서 이용된다. 본 512개의 비트들은 프로비저닝(provisioning) 단계 기간 동안 처음에는 0으로 설정되며; 칩의 각각의 이용에 대해서, 상기 비트들 중에서 하나는 일(one)로 설정된다. 모든 512개의 비트들이 일(one)로 설정되면, 상기 태그는 더 이상 응답하지 않는다. 상기 ePUF 태그는 프로비저닝(provisioning) 기간 동안 512개의 비트들의 일부를 일(one)로 설정함으로써 상기 ePUF 태그의 이용을 512회보다 적게 제한하도록 구성될 수 있으며; 그렇지 않으면, 상기 태그는 또한 상기 이용 카운터(use counter)를 무시하고 무제한의 이용들을 제공하도록 구성될 수 있다.

4 대체 실시예(Alternative embodiment)

도 2를 참조하면, 일 대체실시예에서는, ePUF 태그(200)는 하나의 LFSR을 포함하는 첼린지 생성기(234)을 포함한다. RFID 리더로부터 수신되는 시드 S(seed S)(232)는 상기 LFSR 중에서 상기 초기 스테이트를 평가한다. 상기 LFSR의 각각의 클록은 16비트 인덱스 레지스터 값을 생성한다. 인덱스 레지스터(236)은 각각의 인덱스 레지스터 값의 n개의 비트들(예를 들어, 9개의 비트들)을 입력

로서 히든 출력 생성기(204)에 제공되는 아우터 첼린지(outer challenge)로 지정한다. 또한, 인덱스 레지스터(236)는 상기 인덱스 레지스터 값의 하나의 비트(예를 들어, 최하위 비트)를 극성 비트

로 지정한다.

히든 출력 생성기(204)는 상기 n비트 인덱스

를 수신하고 이너 첼린지들(208)의 튜플(tuple)을 생성하는 인볼루션 논리(involution logic)(206)를 포함한다

. 이너 첼린지들(208)은 PUF 회로들(210)의 집합에 입력되는 상기 이너 첼린지들의 조합들을 선택하는 서브시퀀서(subsequencer)(254)에 의해 수신된다. 예를 들면, M=8 이너 첼린지들의 집합이 생성되며, 두개의 PUF 회로들(210)은 PUF들로 4번 인가되는 이너 첼린지들의 시리즈 내의 이너 첼린지들(208)의 상기 인가되는 조합들에 따라서 일련의 히든 출력들

을 생성한다. 일반적으로, 각각의 PUF는 각각의 인덱스에 대해서 수차례 이용되어 상응하는 다수의 히든 출력들을 생성한다. 함수들

은 선택되고 반복되는 인가(application)가 초기 값(original value)을 반환하도록 한다:

. 이러한 함수의 예는 비트 포지션들(bit positions)의 쌍들에 값들이 교환되는 순열이다. 이러한 비트 확장 접근법으로, 각각의 PUF는 모두 인덱스의 순열들인 이너 첼린지들의 집합을 수신한다. 이러한 순열들의 일 속성(one property)은 각각의 인덱스가 자신의 비트들의 순열들의 유한 집합의 멤버이라는 점이다(즉, 순열들

에 의해 생성된 순열 그룹, 그리고 상기 집합(set)의 어느 멤버가 인덱스로 상기 비트 확장 논리에게 제시되느냐에 상관 없이, 이너 첼린지들은 상기 동일한 집합(set)의 모든 멤버들이다).

다른 실시예들에서는, 함수들

은 반드시 인덱스 비트들의 순열들일 필요는 없지만, 상기 함수들

은 인덱스 공간(index space)의 파티션(partition)을 작은 부분으로 각각 정의하여, 상기 부분들 중 하나의 인덱스로 상기 함수들이 적용되어 상기 부분에 남은 번형된 값들(transformed values)을 생성한다.

상기 히든 출력들

은 XOR 회로(XOR circuitry)(242) 및 레지스터(256)를 포함하는 비트 감소 모듈(bit reduction module)(258)에 의해 수신된다. 히든 비트 생성기(204)로 입력되는 첼린지

와 상응하는 m개의 히든 출력들 및 극성 비트 는 XOR 회로(XOR circuitry)(242)에 의해 (m+1)방향 XOR연산된다((m+1)-way XORed). 레지스터(256)는 적절한 값을 XOR 회로에 반환하여 (m+1)방향 XOR연산을 가능하게 한다(예를 들어, 레지스터(256)는

를 이용한 다음의 XOR연산에 대해서 일부 결과 을 반환한다). 비트 감소 모듈(258)의 출력 (

)은 인증 기간 동안 RFID 인터페이스(150)을 통해 제공되는 시퀀스 R'(228)의 하나의 응답 비트

를 형성한다.

ePUF 태그(200)의 프로비저닝(provisioning) 기간 동안, RFID 리더와 같은 프로비저닝(provisioning) 권한을 가진 주체(authority)는 시드 S(232)를 첼린지 생성기(234)에 제공한다. 그 이후, 첼린지 생성기(234)는 ePUF 태그의 등록에 대해서 이용되는 일련의 인덱스 값들

의 생성을 구동한다. 상기 프로비저닝(provisioning) 권한을 가진 주체(authority)가 적절한 적절한 암호 x(112)를 접속 회로(access circuitry)(138)에 제공하면, 도 1을 참조하여 상기 논의된 바와 같이, 히든 비트 생성기(204)의 히든 출력들

은 데이터 D(120)로서 ePUF태그(200)에 의해 제공된다. 상기 프로비저닝(provisioning) 권한을 가진 주체(authority)는 데이터 D를 수신하고, 모든 다수의 종래의 암호화 기술들을 이용하여 데이터 D(120)으로부터 암호화된 데이터 E(D)(122)를 생성한다. 상기 권한을 가진 주체(authority)는 ePUF 태그(200)와 연관되고 상기 태그 식별자 메모리(102)에 저장되는 정보를 이용하여 데이터 D(120)을 암호화하는 암호화 키(encryption key)를 선택적으로 식별한다. 상기 암호화 키(encryption key)는 상기 프로비저닝(provisioning) 권한을 가진 주체(authority)에게는 알려지지만, 상기 ePUF 태그(200)에게는 알려지지 않는다. 상기 권한을 가진 주체(authority)는 그 이후 PUF 데이터베이스(124) 내에 저장을 위해서 암호화된 데이터 E(D)(122)를 ePUF 태그(200)로 전송한다. PUF 데이터베이스(124)는 일반적으로 512개 비트들의 암호화된 데이터 또는 1024개 비트들의 암호화된 데이터를 저장할 수 있다. E(D)(122)가 PUF 데이터베이스(124) 내에 저장되면, 상기 프로비저닝 단계(provisioning phase)는 종료된다.

어떤 경우들에서는, 프로비저닝(provisioning) 권한을 가진 주체(authority)는 시드 S(232)를 제공하고 RFID 인터페이스(150)를 통해 데이터 D(120)를 수신한다. 다른 경우들에서는, 더 빠른 프로비저닝(provisioning)을 가능하게 하기 위해서, 프로비저닝(provisioning) 권한을 가진 주체(authority)는 RFID 인터페이스(150)를 바이패스(bypasses)하며, 그대신 입력 전자 패드(264) 및 출력 전자 패드(262)에 각각 직접적인 전자 접점(electrical contact)을 통해 시드 S(232)를 제공하고/제공하거나 데이터 D(120)를 수신한다.

ePUF 태그(100)는 RFID 인터페이스(150)를 통해 전력(power)을 수신하는 전력 모듈(power module)(168)에 의해 전력이 제공된다. 어떤 경우들에서는, ePUF 태그(100)로부터 수신되는 데이터 D(120)로 적용되는 자극(118)의 양(quantity)은 태그의 프로비저닝(provisioning) 기간 동안 다수의 전력 사이클들(power cycles)이 이용될 수 있을 정도로 충분히 높다.

도 4를 참조하여 전술한 바와 같이, 인볼루션 논리(involution logic)(206)는 ePUF 태그(200)가 연쇄 공격의 위험에 강해지도록 돕는다. 인볼루션 논리(206)에 의해 구현되는 상기 인볼루션 전략(involution strategy)은 히든 비트 생성기(204)가 출력들의 사슬들을 형성하는 것을 방지하며; 상대방은 최대한 길이 2의 루프들(loops)을 형성할 수 있다. 예를 들어, 상대방이 π(c)를 PUF 회로들(210)에 적용하더라도, 히든 비트 생성기(204)로부터 습득될 수 있는 대부분의 정보는 π(π(c)), 또는 c 자신이다.

어떤 예들에서는, ePUF 태그(200)에 의해 구현되는 인볼루션 전략(involution strategy)은 일반화되어 하나의 PUF 회로로부터 4방향 XOR 연산들 또는 8방향 XOR 연산들을 획득한다. 다른 예들에서는, 두개의 PUF 회로들은 8방향 XOR 연산들 또는 16방향 XOR 연산들을 획득하는데 이용된다. 예를 들어, 2개, 4개, 또는 8개의 첼린지들은 인증 출력(authentication output)마다 PUF 회로(들)로 입력된다. 일반적으로, XOR 연산된 비트들의 갯수가 많아질수록 ePUF태그는 공격에 대해 더 강해진다.

5 다른 구현들(Other Implementations)

전술한 기술들은 2009년 07월 21일에 issued, 미국 특허 7,564,345, "휘발성 장치 키들 및 그에 어플리케이션즈"에 기재된 상기 시스템들과 조합하여 이용될 수 있으며, 상기 특허의 내용은 본 명세서에서 참조문헌으로 삽입된다. 예를 들면, 상기 기술들은 근접 장치들 이외의 장치들을 인증하는데 이용될 수 있다. 상기 기술들이 RFID들 및 RFID 리더들에 관하여 기재되는 동안, (근접 장치들 및 리더들을 포함하는) 다른 장치들 역시 상기 기술들을 이용할 수 있다는 것을 유의하는 것이 좋다. 예들은 PUF 회로들을 이용하여 접속을 확인하는 블루투스(Bluetooth)가 가능한 장치들; PUF회로들을 이용하여, 예를 들어 상기 장치로 미디어(media)를 다운로드 할 때, 장치를 확인하는 포터블(portable)미디어 장치들; PUF 회로들을 이용하여 네트워크와 접속할 때, 상기 휴대폰을 확인하는 휴대폰들(cell phones)을 포함할 수 있다. 게다가, 다양한 맥락들에서, RFID들은 위조가공 상품들(counterfeit-proofing goods)(예를 들어, medications, electronics, or designer bags) 내의 이용을 포함 하고, 개인 정보(예를 들어, security badges, mass-transit passes, or passports)을 담고 있다고 보여진다. RFID들이 더 보급될 수록(prevalent), RFID 리더들 또한 더 보급된다. 예를 들면, 휴대폰들은 RFID 리더를 포함하도록 만들어질 수 있고, 그 이후 휴대폰은 중앙 권한(central authority)과의 통신에 의해 RFID를 인증하는데 이용될 수 있다. 다른 기술들은 다른 상황들에 적합하다.

다른 실시예들에서는, 다른 비트 감소 함수들은 이용될 수 있다. 일부 예들은 히든 출력들의 시퀀스들을 두개보다 많은 그룹들로 분할하는 단계 및 보우팅 함수(voting function)를 상기 그룹들 각각에 적용하는 단계를 포함한다. 어떤 실시예들에서는, 보우티드 히든 출력들(voted hidden outputs)은 반드시 동일하지 않아도 된다. 어떤 실시예들에서는, 비트 감소 함수는 룩업 테이블(lookup table)을 이용하여 구현된다. 어떤 실시예들에서는, 히든 출력 시퀀스는 비트 감소 함수를 통해 독립적으로 전달되는 섹션들(sections)로 반드시 분할되지 않아도 된다. 그러나, 그와 같은 일부 예들에서는(in some such examples), 히든 출력 시퀀스부터 응답 시퀀스까지 전체적인 감소(overall reduction)로 히든 출력 시퀀스 내의 소수(small number)의 출력들의 변화(예를 들어, 상기 정확한 히든 출력 함수의 비-반복성의 결과(a result of the non-repeatability of the exact hidden output function))가 응답 시퀀스 변화(response sequence changing)의 제한되는 수(limited number)의 부분들을 야기시킨다. 상기와 같이 M개의 히든 출력들의 섹션들 내의 보우팅(voting)을 이용한 예에 있어서, 히든 출력의 각각의 변화는 응답의 하나의 응답 부분에만 영향을 미친다. 다른 예들에서는(In other examples), 하나의 히든 출력 내의 변화는 하나의 응답 부분보다 많은 응답 부분을 변화시킬 수 있지만, 전체적인 효과(overall effect)는 제한되며 그 이후 프로비저닝(provisioning) 기간 및 상기 인증 기간 사이의 상기 히든 출력 함수 내의 일반적인 등급의 변화들에 의해 여전히 인증이 가능하다.

어떤 실시예들에서는, 암호화된 데이터 D는 스스로 태그에 반드시 저장되지 않아도 된다. 상기 접근법들은 상기 데이터 D가 다른 채널(channel)에 의해 프로비저닝(provisioning) 권한을 가진 주체(authority)로부터 상기 리더에 제공되는 경우, 예를 들면, 네트워크를 통해 데이터베이스 룩업(database lookup)을 이용하거나, 태그들의 수송(shipment)을 수반하는 기록 매체(recorded medium)에서와 같은 안전한 전송을 통해 적용될 수 있다.

어떤 실시예들에서는, 히든 출력 생성기는 프로비저닝(provisioning) 권한을 가진 주체(authority)에게 알려지는 비밀 숫자(secret number)(D)로 프로비저닝(provisioning) 기간 동안 기록되지만 태그로부터 판독될 수 없는 1회만의 기입이 가능한(one time programmable)(OTP) 메모리를 이용하여 구현될 수 있다. 그 이후, 프로비저닝(provisioning) 권한을 가진 주체(authority)는 판독 가능한 메모리(readable memory) 내의 태그에서 암호화된 숫자 E(D)를 기록한다. 그러면, 상기 태그는 숫자 D 내의 비트의 룩업(lookup)으로 히든 출력 함수를 구현한다. 어떤 실시예들에서는, OTP 메모리는 상기 태그상에 생성되는 난수(random number)로 기록되며, 상기 난수는 인증(authentication) 권한을 가진 주체(authority)로 제공된다.

제조상 변이를 이용한 회로를 이용하여 히든 출력 함수가 구현되는 예들에 있어서, 다양한 종류들의 회로들이 이용될 수 있다. 예를 들면, 히든 출력 함수는 인덱스를 적용하여 장치 또는 회로를 선택할 수 있으며, 상기 출력은 상기 장치 또는 회로의 특성과 일치한다. 예를 들면, 상기 인덱스는 트랜지스터를 선택할 수 있으며, 상기 출력은 상기 트랜지스터의 임계값 레벨(threshold level)과 일치할 수 있다. 다른 예에서는, 인덱스는 한 쌍의 오실레이터 회로들(oscillator circuits)을 선택할 수 있고 (출력은) 오실레이터들(oscillators)의 오실레이션 주파수들(oscillation frequencies)의 비교와 일치할 수 있다. 다른 예들에서는, 인덱스는 한 쌍의 지연 경로들(delay paths)을 선택할 수 있고, 출력은 상기 두개의 경로 내의 신호 지연(signal delay)의 비교와 일치 할 수 있다.

전술한 상기 접근법들의 예들은 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 예를 들면, ePUF 태그는 특별한 목적(special purpose) 집적 회로 및 상기 리더의 일반적인 목적 프로세서상에 구현되는 소프트웨어에서 구현되는 상기 리더의 상기 기능을 이용함으로써 구현될 수 있다. 하드웨어는 커스텀(custom) 집적회로들 또는 필드 프로그래머블 게이트 어레이(field Programmable Gate Array)(FPGAs)와 같은 설정 가능한 회로들을 포함할 수 있다. 하드웨어 구현은 컴퓨터 판독이 가능한(readable) 미디어 상에서, 예를 들면, 베릴로그(Verilog)와 FPGAs 및 하드웨어 하드웨어 디스크립션 랭귀지(Hardware Description Language)(HDL)형식을 위한 설정 데이터 형식에서 저장되는 회로 명시 명령에 따라 명시될 수 있다. 소프트웨어 구현은 일반 목적 또는 특별 목적의 컨트롤러 및 프로세서의 구현을 제어하기 위해 컴퓨터 판독 가능한(readable) 미디어에 저장된 명령들을 포함한다. 예를 들면, 인증 스테이션은 저장된 프로그램에 의해 제어되는 일반 목적 프로세서를 포함할 수 있고, 근접 장치는 상기 장치에 저장된 명령들에 의해 제어되는 특별한 목적 제어 프로세서를 포함할 수 있다.

앞서 언급된 설명은 상기 첨부되는 청구항들의 범위에 의해 정의되는 본 발명의 범위를 한정하지 않고 묘사하도록 의도된다고 이해되어지기 위함이다. 예를 들면, 전술한 기술들은 RFID기반 적용(RFID-based application)의 맥락 내에 기재되며, 상기 기술들은 다른 종류들의 집적 회로들(integrated circuits)의 인증에 적용된다.

Claims

일련의 첼린지들(challenges)
을 생성하도록 구성되는 시퀀스 생성기(sequence generator)(134, 136; 234, 236);
일련의 히든 출력들(hidden outputs)(111;211)-여기서, 각각의 히든 출력은 상기 일련의 첼린지들 내의 상응하는 첼린지의 함수임-을 생성하도록 구성되는 히든 출력 생성기(hidden output generator)(104;204);및
복수의 응답 부분들(response parts)-여기서, 각각의 응답 부분(response part)은 상응하는 복수의 히든 출력들의 함수임-을 포함하는 응답 시퀀스(response sequence)(128)을 생성하도록 구성되는 비트 감소 회로(bit reduction circuitry)(126;258)를 포함하는 집적 회로(integrated circuit).
제 1 항에 있어서,
상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들(parameters) 또는 상기 일련의 히든 출력들의 적어도 하나에 상응하는(corresponding) 암호화된 데이터 (E(D))을 저장하도록 구성되는 비휘발성 메모리(nonvolatile memory)(124)를 더 포함하는 집적 회로.
제 1 항에 있어서, 상기 시퀀스 생성기는,
상기 집적 회로로 입력되는 제 1 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하도록 구성되는 집적 회로.
제 3 항에 있어서, 상기 시퀀스 생성기는,
상기 집적 회로에 의해 생성되는 제 2 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하도록 더 구성되는 집적 회로.
제 1 항에 있어서, 상기 시퀀스 생성기는,
일련의 생성기 값들을 생성하도록 구성되는 제 1 생성기(134; 234); 및
각각의 생성기 값의 비트들의 서브세트(subset)-여기서, 각각의 서브세트는 상기 일련의 첼린지들 내의 첼린지를 형성함-을 선택하도록 구성되는 인덱스 레지스터(136; 236)을 포함하는 집적 회로.
제 5 항에 있어서, 상기 제 1 생성기는,
선형 피드백 쉬프트 레지스터(linear feedback shift register)를 포함하는 집적 회로.
제 1 항에 있어서, 상기 응답 시퀀스 내의 각각의 응답 부분(response part)은,
상기 상응하는 복수의 히든 출력들의 비선형 함수(nonlinear function)인 집적 회로.
제 7 항에 있어서, 상기 응답 시퀀스 내의 각각의 응답 부분은,
상기 상응하는 복수의 히든 출력들 중에서 일(one)의 값을 가지는 복수의 비트들을 기초로 하여 결정되는 집적 회로.
제 7항에 있어서, 상기 비트 감소 회로는,
상기 응답 시퀀스 내의 각각의 응답 부분에 대해서, 상기 상응하는 복수의 히든 출력들의 제 1부분(portion)내의 일(one)의 값을 가지는 비트들의 제 1 갯수 및 상기 상응하는 복수의 히든 출력들의 제 2 부분내의 일(one)의 값을 가지는 비트들의 제 2 갯수를 카운트하도록 구성되는 카운팅 회로(counting circuitry); 및
상기 비트들의 제 1 갯수와 상기 비트들의 제 2 갯수를 비교하도록 구성되는 비교 회로(comparison circuitry)를 포함하며, 상기 비교 결과는 상기 응답 시퀀스 내의 상기 상응하는 응답 부분을 형성하는 집적 회로.
제 1 항에 있어서, 상기 히든 출력 생성기는,
물리적 복제 방지 함수(physically unclonable function)(PUF) 회로를 포함하는 집적 회로.
제 10 항에 있어서, 상기 PUF 회로는,
지연 기반(delay-based) PUF 회로를 포함하는 집적 회로.
제 10 항에 있어서, 상기 히든 출력 생성기는,
상응하는 복수의 이너 첼린지들(inner challenges)을 생성하기 위해 복수의 순열 함수들(permutation functions)을 각각의 첼린지에 인가하도록 구성되는 인볼루션 논리(involution logic)를 더 포함하며,
상기 히든 출력 생성기는,
상기 일련의 첼린지들 내의 각각의 첼린지와 상응하는 서브시리즈(subseries)의 히든 출력들
-여기서, 히든 출력들의 서브시리즈(subseries)의 각각의 히든 출력은 상기 이너 첼린지들 내의 하나를 상기 PUF에 인가함으로써 상기 PUF 회로에 생성됨-을 생성하도록 구성되는 집적 회로.
제 12 항에 있어서,
상기 서브시리즈(subseries)의 히든 출력들 내의 상기 히든 출력들
을 비교하도록 구성되는 비교 회로(242)를 더 포함하는 집적 회로.
제 10 항에 있어서, 상기 히든 출력 생성기(204)는,
제 1 PUF 회로(210a)와 제 2 PUF 회로(210b)-여기서, 각각의 PUF 회로는 상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 PUF 출력을 생성하도록 구성됨-; 및
상기 제 1 PUF 회로
에 의해 생성되는 상기 PUF 출력과 상기 제 2 PUF 회로
에 의해 생성되는 상기 PUF 출력을 비교하도록 구성되는 비교 회로(142)를 포함하며, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력
을 형성하는 집적 회로.
제 10 항에 있어서, 상기 PUF 회로(310)는,
상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 제 1 PUF 출력
을 생성하도록 구성되고, 상기 일련의 첼린지들 내의 제 2 첼린지를 기초로 하여 제 2 PUF 출력
을 생성하도록 구성되며,
상기 히든 출력 생성기(304)는,
상기 제 1 PUF 출력과 상기 제 2 PUF 출력을 비교하도록 구성되는 비교 회로(142)를 더 포함하며, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력
을 형성하는 집적 회로.
제 10 항에 있어서, 상기 히든 출력 생성기(104)는,
상기 일련의 첼린지들 내의 제 1 첼린지
을 기초로 하여 이너 첼린지(inner challenge)(108)-여기서 상기 이너 첼린지는 상기 제 1 첼린지보다 길이가 김-을 생성하도록 구성되는 비트 확장 회로(bit expansion circuitry)(106)를 더 포함하며,
상기 PUF 회로(110)는 상기 이너 첼린지를 기초로 하여 PUF 출력(111)을 생성하도록 구성되는 집적 회로.
제 16 항에 있어서,
각각의 PUF 출력
을 상응하는 극성 비트(polarity bit)
와 비교하도록 구성되는 비교 회로(142)를 더 포함하며, 각각의 비교 결과는 히든 출력을 형성하는 집적 회로.
제 1항에 있어서,
상기 집적 회로(112)로 입력되는 값을 수신하도록 구성되며, 상기 수신되는 값을 기초로 하여 상기 집적 회로로부터 상기 일련의 히든 출력들이 출력될 수 있게 허용하도록 구성되는 접속 제어 회로(access control circuitry)(138)를 더 포함하는 집적 회로.
제 18 항에 있어서, 상기 접속 제어 회로(138)는,
일방향 함수(one-way function)를 상기 수신되는 값에 인가하도록 구성되는 일방향 회로(one-way circuitry)(114);
상기 일방향 함수의 결과를 상기 집적 회로 내에 저장되는 장치특유 값(device-specific value)과 비교하도록 구성되는 비교 회로; 및
상기 비교 결과를 수신하도록 구성되며, 상기 수신되는 결과를 기초로 하여 상기 집적 회로로부터 상기 일련의 히든 출력들이 출력될 수 있게 허용하도록 구성되는 인에이블러 회로(enabler circuitry)(140)를 포함하는 집적 회로.
제 19 항에 있어서, 상기 일방향 회로의 적어도 하나의 부분(part)은,
상기 시퀀스 생성기의 회로의 부분을 형성하는 집적 회로.
제 1 항에 있어서, 각각의 히든 출력은,
복수의 유사 집적 회로들(a plurality of like integrated circuits) 중에서 제조 특성들(fabrication characteristics) 때문에 변하는 상기 히든 출력 생성기의 특성들의 함수인 것을 특징으로 하는 집적 회로.
인증 스테이션(authentication station)을 이용한 집적 회로의 인증 방법은, 상기 집적 회로에서,
일련의 첼린지들(challenges)
을 생성하는 단계;
일련의 히든 출력들(hidden outputs)
-여기서, 각각의 히든 출력은 상기 일련의 첼린지 내의 상응하는 첼린지의 함수임-을 생성하는 단계; 및
복수의 응답 부분들(response parts)-여기서, 각각의 응답 부분(response part)는 상응하는 복수의 히든 출력들의 함수임-을 포함하는 응답 시퀀스(response sequence)(128;228)을 생성하는 단계를 수행하는 것을 특징으로 하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서,
상기 응답 시퀀스(128)를 상기 인증 스테이션으로 제공하는 단계를 더 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 23 항에 있어서, 상기 인증 스테이션에서,
상기 집적 회로로부터 상기 일련의 히든 출력들 (D)를 수신하는 단계;
상기 집적 회로로부터 상기 응답 시퀀스(128)을 수신하는 단계;
상기 일련의 출력들을 이용하여 모의 응답 시퀀스(simulated response sequence)를 결정하는 단계; 및
상기 수신되는 응답 시퀀스(128)가 상기 모의 응답 시퀀스와 실질적으로 동일한지를 결정하는 단계를 더 수행하는 것을 특징으로 하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서,
상기 집적 회로를 등록하는 단계를 더 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 25 항에 있어서, 상기 집적 회로를 등록하는 단계는,
상기 일련의 출력들(D)의 적어도 하나 또는 상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들(parameters)을 상기 인증 스테이션으로 제공하는 단계;
상기 인증 스테이션으로부터 상기 일련의 히든 출력들을 기초로 하여 파생되는 파라미터들 또는 상기 일련의 히든 출력들과 상응하는 암호화된 데이터 (E(D))를 수신하는 단계; 및
비휘발성 메모리(nonvolatile memory)(124) 내의 상기 암호화된 데이터를 상기 집적 회로에 저장하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 26 항에 있어서, 상기 일련의 히든 출력들을 기초로 하여 파생되는 상기 파라미터들은,
상기 일련의 히든 출력들의 파라미터화된 형태(parameterized form)를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 26 항에 있어서, 상기 일련의 히든 출력들
는,
상기 인증 스테이션으로부터 수신되는 암호(x 112)을 기초로 하여 상기 인증 스테이션으로 제공되는 것을 특징으로 하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 28 항에 있어서, 상기 집적 회로를 등록하는 단계는,
상기 인증 스테이션으로부터 상기 암호(x 112)을 수신하는 단계;
상기 암호에 대해 일방향 함수(one-way function)(114)을 수행하는 단계;
상기 일방향 함수(F(x))의 결과를 상기 집적 회로에 저장되는 (116 내의) 값 (F(Y))와 비교하는 단계; 및
상기 비교 결과를 기초로 하여 상기 일련의 히든 출력들 (D)을 상기 인증 스테이션으로 제공하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서, 상기 일련의 첼린지들을 생성하는 단계는,
상기 인증 스테이션에 의해 생성되는 제 1 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 30 항에 있어서, 상기 일련의 첼린지들을 생성하는 단계는,
상기 집적 회로에 의해 생성되는 제 2 시드(seed)를 기초로 하여 상기 일련의 첼린지들을 생성하는 단계를 더 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서, 상기 일련의 첼린지들을 생성하는 단계는,
일련의 생성기 값들을 생성하는 단계; 및
각각의 생성기 값의 비트들의 서브세트(subset)를 선택하는 단계-여기서, 각각의 선택되는 서브세트는 상기 일련의 첼린지들 내의 첼린지를 형성함-을 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서, 상기 응답 시퀀스를 생성하는 단계는,
상기 응답 시퀀스 내의 각각의 응답 부분에 대해서, 비선형 함수(nonlinear function)를 이용하여 상기 상응하는 복수의 히든 출력들을 연산(operating)하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서, 일련의 히든 출력들을 생성하는 단계는,
물리적 복제 방지 함수(physical unclonable function)(PUF) 회로를 이용하여 상기 일련의 히든 출력들을 생성하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 34 항에 있어서, PUF 회로를 이용하는 단계는,
지연-기반(delay-based) PUF 회로를 이용하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 22 항에 있어서, 상기 일련의 히든 출력들을 생성하는 단계는,
상기 일련의 첼린지들 내의 각각의 첼린지와 상응하는 서브시리즈(subseries)의 히든 출력들
을 생성하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 36 항에 있어서, 상기 일련의 히든 출력들을 생성하는 단계는,
상응하는 복수의 이너 첼린지들(inner challenges)(208)을 생성하기 위해 복수의 순열 함수들(permutation functions)을 제 1 첼린지
에 인가하는 단계;
상기 제 1 첼린지와 상응하는 히든 출력들의 서브시리즈(subseries) 내의 상응하는 히든 출력
을 생성하기 위해 각각의 이너 첼린지(inner challenge)를 PUF 회로에 인가하는 단계; 및
상기 제 1 첼린지와 상응하는 서브시리즈(subseries) 내의 상기 히든 출력들을 비교하는
단계를 더 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 34 항에 있어서, 상기 일련의 히든 비트 출력들을 생성하는 단계는,
제 1 PUF 회로를 이용하여 상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 제 1 PUF 출력
을 생성하는 단계;
제 2 PUF 회로를 이용하여 상기 제 1 첼린지를 기초로 하여 제 2 PUF 출력
을 생성하는 단계; 및
상기 제 1 PUF 출력과 상기 제 2 PUF출력을 비교하는 단계를 포함하되, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력
을 형성하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 34 항에 있어서, 상기 일련의 히든 출력들을 생성하는 단계는,
상기 일련의 첼린지들 내의 제 1 첼린지를 기초로 하여 제 1 PUF 출력
을 생성하는 단계;
상기 일련의 첼린지들 내의 제 2 첼린지를 기초로 하여 제 2 PUF 출력
을 생성하는 단계; 및
상기 제 1 PUF 출력과 상기 제 2 PUF 출력을 비교하는 단계를 포함하되, 상기 비교 결과는 상기 제 1 첼린지와 상응하는 상기 히든 출력
를 형성하는 것을 특징으로 하는 인증 스테이션을 이용한 집적 회로의 인증 방법.
제 34 항에 있어서, 상기 일련의 히든 출력들을 생성하는 단계는,
상기 일련의 첼린지들 내의 제 1 첼린지
을 기초로 하여 이너 첼린지(108)-여기서, 상기 이너 첼린지는 상기 제 1 첼린지보다 길이가 김-을 생성하는 단계; 및
상기 이너 첼린지를 기초로 하여 상기 히든 출력
을 생성하기 위해 상기 PUF 회로(110)를 이용하는 단계를 포함하는 인증 스테이션을 이용한 집적 회로의 인증 방법.