CN108075877B - 一种安全系统及终端芯片 - Google Patents

一种安全系统及终端芯片 Download PDF

Info

Publication number
CN108075877B
CN108075877B CN201611005512.2A CN201611005512A CN108075877B CN 108075877 B CN108075877 B CN 108075877B CN 201611005512 A CN201611005512 A CN 201611005512A CN 108075877 B CN108075877 B CN 108075877B
Authority
CN
China
Prior art keywords
clock signal
clock
random
gating
security
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611005512.2A
Other languages
English (en)
Other versions
CN108075877A (zh
Inventor
李德超
刘宇
王浩沣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201611005512.2A priority Critical patent/CN108075877B/zh
Priority to PCT/CN2017/111138 priority patent/WO2018090931A1/zh
Priority to TW106139535A priority patent/TW201820200A/zh
Publication of CN108075877A publication Critical patent/CN108075877A/zh
Priority to US16/412,145 priority patent/US20190266359A1/en
Application granted granted Critical
Publication of CN108075877B publication Critical patent/CN108075877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1408—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic by monitoring network traffic
    • H04L63/1416—Event detection, e.g. attack signature detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3234—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving additional secure or trusted devices, e.g. TPM, smartcard, USB or software token
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/127—Trusted platform modules [TPM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种安全系统，包括安全组件，以及时钟随机化处理单元，所述时钟随机化处理单元用于接收时钟信号，随机改变所述时钟信号中的高电平台阶或低电平台阶的排布，以及将改变后的时钟信号提供给所述安全组件。本发明实施例中的安全系统，在向安全组件输入时钟信号之前，首先对所述时钟信号进行随机化处理，然后再将随机化后的时钟信号输入给安全组件。所述随机化的时钟信号会导致其内部模块的工作不具有规律性，从而极大地增加侧信道攻击中的分析难度，提高安全组件的安全能力。

Description

一种安全系统及终端芯片
技术领域
本发明涉及芯片领域，尤其涉及一种用于防止侧信道攻击的安全系统，及采用了所述安全系统的终端芯片。
背景技术
随着智能终端的性能的提升，以及互联网应用的普及，通过智能终端的无线网络进行在先支付等金融活动已经成了人们日常生活的一部分。为了降低随之而来的金融安全风险，智能终端一般都要搭配安全组件。所述安全组件往往内置协处理器、用于加解密和验证的安全应用以及对应协议平台。所述安全组件在金融交易过程中，为智能终端的用户提供身份验证和信息加密的服务。
现在存在一种侧信道攻击形式，通过向安全组件中注入信息，观察安全组件各个部分的反应，用功耗分析等方式确定加密密钥等敏感信息，从而达到窃取安全芯片内的敏感信息的目的。
因此，有必要针对功耗分析攻击提供一种安全系统。
发明内容
本发明实施例提供一种安全系统。所述安全系统包括安全组件，以及时钟随机化处理单元，所述时钟随机化处理单元用于接收时钟信号，随机改变所述时钟信号中的高电平台阶或低电平台阶的排布，以及将改变后的时钟信号提供给所述安全组件。
本发明实施例中的安全系统，在向安全组件输入时钟信号之前，首先对所述时钟信号进行随机化处理，然后再将随机化后的时钟信号输入给安全组件。所述随机化的时钟信号会导致其内部模块的工作不具有规律性，从而极大地增加侧信道攻击中的分析难度，提高安全组件的安全能力。
所述安全组件用于身份验证或信息加密等安全服务。
所述安全组件中包括协处理器、安全总线和验证模块。
所述随机化处理单元包括随机门控模块，所述随机门控模块用于随机地消除所述时钟信号中的高电平台阶或者低电平台阶。
所述随机门控模块包括随机使能单元和门控电路，所述随机使能单元随机生成使能信号，所述门控电路基于所述使能信号对所述时钟信号的高电平台阶和低电平台阶进行门控。
所述随机门控模块还可以包括计数去门控单元，所述计数去门控单元用于通过计数的方式，保证不会出现连续n个高电平台阶或者低电平台阶被门控，或者，保证在一定周期内不会出现过多的门控。通过这种方式，使得安全组件在所述随机化的时钟信号的控制下工作时，不会因为长时间没有高电平台阶和低电平台阶造成任务处理延时过大。
所述随机化处理单元也可以包括随机延迟模块，所述随机延迟模块用于为所述时钟信号的高电平台阶的上升沿或者低电平台阶的下降沿提供随机延时。
所述随机延时包括“不延时”的情况。
所述安全组件用于为安全应用提供加解密、验证等服务。
本发明实施例还提供一种终端芯片，所述终端芯片包括安全组件及上述安全系统。
本发明实施例还提供一种保护安全组件的方法，包括：接收时钟信号；对所述时钟信号进行随机化处理；以及将经过随机化处理的时钟信号发送给安全组件。所述随机化处理随机改变所述时钟信号中的高电平台阶或低电平台阶的排布。
所述随机化处理包括：随机地消除所述时钟信号中的高电平台阶或者低电平台阶。
所述随机化处理也可以包括：随机地消除所述时钟信号中的高电平台阶或者低电平台阶。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1所示为本发明实施例下的终端设备的示意图；
图2所示为时钟信号在本发明实施例的随机化处理下的变化视图；
图3所示为本发明实施例的随机门控模块的示意图；
图4所示为本发明实施例中的随机门控模块的逻辑电路示例；
图5所示为本发明实施例中的随机延迟模块的逻辑电路示例；
图6所示为本发明又一实施例中的随机门控模块的示意图；以及
图7所示为本发明实施例的保护安全组件的方法的示意图。
具体实施方式
如图1所示，本发明实施例的终端设备包括终端芯片10。所述终端芯片10内的功能模块包括应用处理器12，总线14(Bus),震荡锁相环15，各种功能模块16，时钟随机化处理单元17以及安全组件18。
所述应用处理器12，一般即为所谓的中央处理器(Central Processing Unit，简称CPU)，用于按照各种应用程序的指示执行任务。所述应用处理器12通过总线13与所述主芯片10内的各种功能模块16进行交互。所述应用处理器12执行的应用程序分为两类：一类是不具有安全需求或者仅具有较低安全需求的普通应用，比如网页浏览，媒体文件播放等；另一类则是有安全需求的安全应用，比如金融支付、身份验证等。
所述安全组件18为内嵌式的独立安全系统，其内包括用于运算的协处理器182，以及用于执行安全验证的验证模块185。
当所述应用处理器12执行安全应用时，所述安全应用需要利用所述安全组件18中的验证模块185进行安全验证。所述应用处理器12可以通过交互接口19将请求发送给所述安全组件18。所述交互模块可以为所述应用处理器12和所述协处理器182均能访问的共享缓存。
集成电路的工作需要由时钟信号来控制节奏。所述终端设备还包括晶振40。所述晶振40作为所述终端芯片10的时钟源，向所述终端芯片10发送时钟信号。
所述终端芯片10中包括震荡锁相环15。所述震荡锁相环15用于接收所述晶振40发出的时钟信号，将所述时钟信号根据所述终端芯片中的各个模块的需求进行处理(比如倍频)后，将处理后的时钟信号发送给所述终端芯片10内的各个模块。
为了在功耗分析攻击下提高安全组件的安全性能，本发明实施例的终端芯片10还包括时钟随机化处理单元17，所述时钟随机化处理单元用于对所述震荡锁相环15发往所述安全组件18的时钟信号先进行随机化处理，然后再将随机化处理后的时钟信号提供给所述安全组件18，来作为所述安全组件18内的各个模块的工作时钟。本发明实施例通过将时钟信号进行随机化处理来消除安全组件18的时钟信号的周期特性，从而能极大地提高功耗分析的难度，避免攻击者通过功耗分析等侧信道攻击的方式窃取安全组件内的敏感信息。
一般来说，终端芯片中由震荡锁相环15发出的时钟信号是由1(高电平)和0(低电平)这两种电平构成的矩形方波，从另一种角度，时钟信号也可以被视为由连续的高电平台阶或者低点平台阶构成，如图2中的所示的时钟信号。随机化处理可以被理解为改变输入时钟信号的高电平或者低电平台阶的出现规律。
在本发明实施例中，所述随机化处理包括随机门控(Gating)和随机延迟(Jitter)。
随机gating的作用是随机抹除掉时钟信号中本该产生的高电平台阶或者低电平台阶。如图2所示，在随机gating处理后，时钟信号中本该出现的第二、第五、第七、第九和第十个高电平台阶并没有产生，而替换为低电平信号。当然如果随机gating处理的目的是抹平低电平台阶，那被抹除的低点平台阶处则会被留下高电平信号。
随机jitter的作用是随机延迟高电平台阶或者低电平台阶出现的时间。如图2所示，随机jitter使得随机gating后的时钟信号的第一个高电平台阶延迟出现，使得第二个高电平台阶延迟更久出现。随机Jitter造成的延迟时间是随机的，也有可能不延迟，如图2中的随机jitter后的时钟信号的第四个高电平台阶就没有发生任何延迟。
如上所述，通过随机gating和随机jitter的作用，使得安全组件18的输入时钟产生较大的改变，而且隐藏其原有的周期性，能极大提高功耗分析等侧信道攻击的难度。不过，在可选择的实施例中，仅采用随机gating或者随机jitter也能一定程度的改变时钟信号的特性，从而影响功耗分析。此外，本发明实施例的随机gating和随机jitter仅仅是随机化处理的举例，为了消除时钟信号的周期性，或者，去除高电平台阶或者低电平台阶的出现规律，本领域技术人员基于本发明的思想，应该能提出其他的解决方案，比如以只有芯片或终端供应商才知道的规律，来对时钟信号的高电平台阶或者低电平台阶进行门控或者jitter，由于外界无法不经分析就知晓其规律，这其实也是在对时钟信号进行随机化处理。
图3所示为本发明实施例的随机gating模块的示意图。所随机gating模块包括随机使能单元172和时钟门控单元174。
所述随机使能单元172用于随机生成使能信号，比如随机生成0或者1。在随机使能单元172中内置有随机数产生器，通过将所述随机数产生器的值与设定值进行比较，并根据比较结果生成使能信号。
所述时钟门控单元174用于接收时钟信号，并且基于所述随机使能单元172输出的使能信号，对所述时钟信号进行门控。门控电路是集成电路中的基本电路器件，本发明实施例中不对其工作原理进行详细的阐述。
在可选择的实施例中，所述随机gating模块还包括计数去门控单元176。所述计数去门控单元176用于通过计数的方式，保证不会出现连续n个高电平台阶或者低电平台阶被门控，或者，保证在一定周期内不会出现过多的门控。所述n为预设值，可以根据应用处理器在通过安全应用访问安全组件时设置的应答超时时间(timeout)来设置。
图4为本发明的一个可选择实施例中的随机gating模块的逻辑电路示例。其中，trng_numb为随机数(由随机数发生器产生)，仅使用1bit作为随机源；hi_freq_chrgy、hi_freq_limt[1:0]、hi_freq_en(～hi_freq_en为hi_freq_en取反)为寄存器配置值。随机gating模块，使用trng产生的随机数(trng_numb)，进行随机控制；当随机数与配置值(hi_freq_chrgy)相同时，则将gate_hit值置1；否则为0。随机数1bit，命中的概率为1/2。当配置值hi_freq_limt[1:0]与门控的gate_cnt值进行比较，满足配置需求时(即gate_cnt比配置值hi_freq_limt[1:0]小)，则将gate_num值置1；否则为0。当gate_hit与gate_num均为1时，则gate_en使能，门控器件执行门控；当gate_hit为1同时gate_num不为1时，则说明本轮满足gate的使用已经使用完，不进行门控，仅将gate_cnt进行加1操作。当gate_cnt值为4(即gate_cnt[2]取1)时，清空gate_cnt值，重新开始。hi_freq_en也可以用作控制随机门控gating功能的开启和关闭。
图4中的随机gating模块的逻辑电路仅供参考，要实现图3所示的各个模块的功能，在本发明实施里的启发下，本领域的技术人员应能找到多种逻辑电路的设计方式，因此图4中的逻辑电路不应构成本发明实施的限制。
随机jitter模块，如前所述，用于为高电平台阶的上升沿或者低电平台阶的下降沿提供随机延时。其可以通过多路选择的延时电路来实现。图5所示为本发明实施例中的随机jitter模块示例。如图所示。随机jitter使用随机数发生器产生随机数，通过独热编码(one hot)产生一个4bit的选通信号，所述4bit的选通信号仅有一个bit位为1，其余bit为0。通过插入延迟buffer以及所述选通信号，图5中所示的逻辑电路相当于被分成了四条时钟路径，四条时钟路径分别具有0个、N个、2N个、3N个延迟buffer提供延迟。通过这种方式，时钟信号在随机jitter模块中，高电平信号随机通过一条路径，从而具有0个、N个、2N个或者3N个延迟buffer所带来的延迟效果。只要随机数产生器的随机数与时钟信号中的高电平信号或者低电平信号的到来时机相匹配，图5中所述的随机jitter模块就可以准确的为每一个高电平台阶或者低电平台阶提供延时。要想随机数产生器的随机数与时钟信号中的高电平信号或者低电平信号的到来时机相匹，一个可行的做法就是以原始时钟周期为依据来生成随机数。因为随机gating模块只是消除了台阶，并没有改变剩余台阶的出现时间，因此，随机数生成器完全可以依据进入所述随机gating模块之前的时钟信号来生成随机数。
图5中的随机Jitter电路也仅是一个示例，要实现随机jitter的功能，在本发明实施里的启发下，本领域技术人员应能找到多种逻辑实现的方式。因此图5中的逻辑电路不应构成本发明实施的限制。
图6是本发明又一可选择实施例的随机化处理模块的示意图。如图所示，本发明实施例的随机化处理模块包括如上文所述的随机gating模块56和随机jitter模块58。所述随机化处理模块还包括选择开关59，用于使得所述时钟随机化处理单元的输入时钟不经过所述随机gating模块56和随机jitter模块58，而直接通过旁路路径被直接发送到安全组件。本发明实施例的旁路路径的设计使得在需要的情况下能够立刻向安全组件中输入正常时钟，以应对测试、系统报错等情况的需要。
图7是本发明实施例提供的保护安全组件的方法流程图。本发明实施例提供的保护安全组件的方法包括：
S701:接收时钟信号；
S702:对所述时钟信号进行随机化处理；以及
S703：将经过随机化处理的时钟信号发送给安全组件。
本发明实施例中提到的随机化处理的具体内容可参照上述实施例的内容。
在本申请所提供的实施例中，应该理解到，所揭露的系统可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络节点上。可以根据实际的需要选择其中的部分或者全部节点来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个物理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种安全系统，包括安全组件，以及时钟随机化处理单元，所述时钟随机化处理单元用于接收时钟信号，随机改变所述时钟信号中的高电平台阶或低电平台阶的排布，以及将改变后的时钟信号提供给所述安全组件；其中，所述时钟随机化处理单元包括随机门控模块和随机延迟模块，所述随机门控模块用于随机地消除所述时钟信号中的高电平台阶或者低电平台阶，所述随机延迟模块用于为随机门控后的时钟信号的高电平台阶的上升沿或者低电平台阶的下降沿提供随机延时；
所述时钟随机化处理单元还包括选择开关，所述选择开关用于使得所述时钟随机化处理单元的输入时钟直接通过旁路路径发送到所述安全组件。
2.如权利要求1所述的安全系统，其特征在于，所述随机门控模块包括随机使能单元和门控电路，所述随机使能单元用于随机生成使能信号，所述门控电路用于基于所述使能信号对所述时钟信号的高电平台阶和低电平台阶进行门控。
3.如权利要求2所述的安全系统，其特征在于，所述随机门控模块还包括计数去门控单元，所述计数去门控单元用于通过计数的方式，保证不会出现连续n个高电平台阶或者低电平台阶被门控，或者，保证在一定周期内不会出现过多的门控。
4.如权利要求1所述的安全系统，其特征在于，所述随机延迟模块将随机延时后的时钟信号通过所述选择开关发送到所述安全组件。
5.一种终端芯片，其特征在于，包括如权利要求1-4中任一项所述的安全系统。
6.如权利要求5所述的终端芯片，其特征在于，所述终端芯片还包括震荡锁相环，所述震荡锁相环用于从所述终端芯片外部接收时钟源信号，将所述时钟源信号处理后得到所述时钟信号，以及将所述时钟信号发送给所述时钟随机化处理单元。
7.一种保护安全组件的方法，其特征在于，包括：
时钟随机化处理单元接收时钟信号；
所述时钟随机化处理单元对所述时钟信号进行随机化处理；以及
所述时钟随机化处理单元将经过随机化处理的时钟信号发送给安全组件；
其中，所述随机化处理随机改变所述时钟信号中的高电平台阶或低电平台阶的排布，所述随机化处理包括随机门控，用于随机地消除所述时钟信号中的高电平台阶或者低电平台阶，还用于为随机门控后的时钟信号的高电平台阶的上升沿或者低电平台阶的下降沿提供随机延时；
所述时钟随机化处理单元接收输入时钟；
所述时钟随机化处理单元中的选择开关控制所述输入时钟直接通过旁路路径发送到所述安全组件。
8.如权利要求7所述的保护安全组件的方法，其特征在于，还包括：
将随机延时后的时钟信号通过所述选择开关发送到所述安全组件。
CN201611005512.2A 2016-11-15 2016-11-15 一种安全系统及终端芯片 Active CN108075877B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611005512.2A CN108075877B (zh) 2016-11-15 2016-11-15 一种安全系统及终端芯片
PCT/CN2017/111138 WO2018090931A1 (zh) 2016-11-15 2017-11-15 一种安全系统及终端芯片
TW106139535A TW201820200A (zh) 2016-11-15 2017-11-15 安全系統及終端晶片
US16/412,145 US20190266359A1 (en) 2016-11-15 2019-05-14 Security system and terminal chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611005512.2A CN108075877B (zh) 2016-11-15 2016-11-15 一种安全系统及终端芯片

Publications (2)

Publication Number Publication Date
CN108075877A CN108075877A (zh) 2018-05-25
CN108075877B true CN108075877B (zh) 2022-04-29

Family

ID=62145204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611005512.2A Active CN108075877B (zh) 2016-11-15 2016-11-15 一种安全系统及终端芯片

Country Status (4)

Country Link
US (1) US20190266359A1 (zh)
CN (1) CN108075877B (zh)
TW (1) TW201820200A (zh)
WO (1) WO2018090931A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11736517B2 (en) * 2020-02-10 2023-08-22 Seagate Technology Llc Data storage device with security module
US11698975B2 (en) 2020-02-26 2023-07-11 Seagate Technology Llc Distributed data storage system with backward attestation
CN111581676B (zh) * 2020-05-07 2023-05-23 浙江大学 一种双核锁步容错下的处理器抗dpa攻击系统
CN116522351A (zh) * 2022-01-20 2023-08-01 瑞昱半导体股份有限公司 降低成功率的方法、密码系统处理电路及电子装置
TWI818503B (zh) * 2022-04-11 2023-10-11 新唐科技股份有限公司 加密裝置以及加密方法
CN115276993B (zh) * 2022-09-30 2022-12-13 四川九洲空管科技有限责任公司 一种基于旁瓣随机抖动抗欺骗处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190830A (zh) * 1997-01-16 1998-08-19 日本电气株式会社 伪随机数产生电路及其在数据通信系统的应用
CN102254110A (zh) * 2010-05-20 2011-11-23 中国人民解放军国防科学技术大学 寄存器翻转时刻随机化控制电路
CN103986571A (zh) * 2014-01-15 2014-08-13 上海新储集成电路有限公司 一种智能卡多核处理器系统及其防御差分功耗分析的方法
CN105097003A (zh) * 2015-09-18 2015-11-25 芯佰微电子（北京）有限公司 一种用于安全芯片的内建密钥只读存储器保护电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030115503A1 (en) * 2001-12-14 2003-06-19 Koninklijke Philips Electronics N.V. System for enhancing fault tolerance and security of a computing system
US7154313B2 (en) * 2004-09-30 2006-12-26 Intel Corporation Wideband spread spectrum clock
CN101175268B (zh) * 2006-10-31 2010-09-08 华为技术有限公司 控制通信终端芯片操作权限的方法及装置
US8619935B2 (en) * 2010-10-26 2013-12-31 Lsi Corporation Methods and structure for on-chip clock jitter testing and analysis
US8378710B1 (en) * 2011-09-20 2013-02-19 Nxp B.V. Secure device anti-tampering circuit
US8698539B1 (en) * 2013-01-11 2014-04-15 Texas Instruments Incorporated Interference mitigation in mixed signal integrated circuits (ICs)
CN103902929B (zh) * 2014-03-10 2017-06-27 杭州晟元数据安全技术股份有限公司 基于双延时链的物理不可克隆函数电路结构
CN105704526B (zh) * 2015-12-30 2019-02-12 北方联合广播电视网络股份有限公司 数字电视的drm实现方法和系统、电视网关和终端

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190830A (zh) * 1997-01-16 1998-08-19 日本电气株式会社 伪随机数产生电路及其在数据通信系统的应用
CN102254110A (zh) * 2010-05-20 2011-11-23 中国人民解放军国防科学技术大学 寄存器翻转时刻随机化控制电路
CN103986571A (zh) * 2014-01-15 2014-08-13 上海新储集成电路有限公司 一种智能卡多核处理器系统及其防御差分功耗分析的方法
CN105097003A (zh) * 2015-09-18 2015-11-25 芯佰微电子（北京）有限公司 一种用于安全芯片的内建密钥只读存储器保护电路

Also Published As

Publication number Publication date
WO2018090931A1 (zh) 2018-05-24
TW201820200A (zh) 2018-06-01
US20190266359A1 (en) 2019-08-29
CN108075877A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN108075877B (zh) 一种安全系统及终端芯片
Liang et al. A double PUF-based RFID identity authentication protocol in service-centric internet of things environments
US9037895B2 (en) System and methods for silencing hardware backdoors
KR101946509B1 (ko) 클락 지연들을 변동시킴으로써 부채널 공격들로부터 보호하는 시스템 및 방법
CN113557516A (zh) 警报处置
Mahmoud et al. Electrical-level attacks on CPUs, FPGAs, and GPUs: Survey and implications in the heterogeneous era
Johnson et al. Remote dynamic partial reconfiguration: A threat to Internet-of-Things and embedded security applications
CN101593254A (zh) 一种笔记本电脑安全输入方法及系统
CN111046381A (zh) 一种嵌入式cpu抗差分功耗分析装置及方法
Islam et al. PMU-Trojan: On exploiting power management side channel for information leakage
Zhang et al. Trusttokenf: A generic security framework for mobile two-factor authentication using trustzone
Ammar et al. Delegated attestation: scalable remote attestation of commodity cps by blending proofs of execution with software attestation
Kumar et al. A comprehensive survey on hardware-assisted malware analysis and primitive techniques
Gross et al. Fpganeedle: Precise remote fault attacks from fpga to cpu
Mahmoud et al. DFAulted: Analyzing and exploiting CPU software faults caused by FPGA-driven undervolting attacks
Kokila et al. Enhanced authentication using hybrid PUF with FSM for protecting IPs of SoC FPGAs
Rahimi et al. Trends and challenges in ensuring security for low-power and high-performance embedded SoCs
Mohd et al. Run-time monitoring and validation using reverse function (RMVRF) for hardware trojans detection
Marchand et al. Firmware Integrity Protection: A Survey
Sunkavilli et al. Dpredo: Dynamic partial reconfiguration enabled design obfuscation for fpga security
Köylü et al. Exploiting PUF variation to detect fault injection attacks
Gross et al. CPU to FPGA Power Covert Channel in FPGA-SoCs
Ashkenazi et al. Platform independent overall security architecture in multi-processor system-on-chip integrated circuits for use in mobile phones and handheld devices
CN115698992A (zh) 用于安全分析框架的仲裁器系统
Jafarzadeh et al. Real vulnerabilities in partial reconfigurable design cycles; case study for implementation of hardware security modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant