CN111046381A - 一种嵌入式cpu抗差分功耗分析装置及方法 - Google Patents

一种嵌入式cpu抗差分功耗分析装置及方法 Download PDF

Info

Publication number
CN111046381A
CN111046381A CN201911382805.6A CN201911382805A CN111046381A CN 111046381 A CN111046381 A CN 111046381A CN 201911382805 A CN201911382805 A CN 201911382805A CN 111046381 A CN111046381 A CN 111046381A
Authority
CN
China
Prior art keywords
random
generation module
embedded cpu
interrupt
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911382805.6A
Other languages
English (en)
Inventor
习伟
李鹏
姚浩
黄凯
陈群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
CSG Electric Power Research Institute
Southern Power Grid Digital Grid Research Institute Co Ltd
Original Assignee
Zhejiang University ZJU
CSG Electric Power Research Institute
Southern Power Grid Digital Grid Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU, CSG Electric Power Research Institute, Southern Power Grid Digital Grid Research Institute Co Ltd filed Critical Zhejiang University ZJU
Priority to CN201911382805.6A priority Critical patent/CN111046381A/zh
Publication of CN111046381A publication Critical patent/CN111046381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种嵌入式CPU抗差分功耗分析装置及方法，装置包括嵌入式CPU、随机中断产生模块、随机指令产生模块以及真随机数发生器；真随机数发生器用于生成真随机数，随机中断产生模块用于根据真随机数生成随机中断信号，随机指令产生模块用于根据真随机数生成随机指令，嵌入式CPU根据随机中断信号执行随机指令。本发明通过使用随机指令的插入方式，打乱嵌入式CPU执行加解密运算时产生的功耗，在不修改原嵌入式CPU的情况下，对其进行抗DPA防护，保护CPU的加解密过程，从而使得用户在使用嵌入式CPU进行加解密时，能够抵御攻击者通过DPA破解密钥，保护加密信息不被泄露。

Description

一种嵌入式CPU抗差分功耗分析装置及方法
技术领域
本发明涉及系统安全防护技术领域，尤其涉及一种嵌入式CPU抗差分功耗分析装置及方法。
背景技术
随着信息化产业发展，物联网世界的逐步到来，信息安全成为芯片设计中相当重要的一部分。为了保证信息在传输过程中不被泄露，往往采用各种加密算法将信息进行转化为密文后进行传输。攻击者即使截获到发送的信息，由于缺少密钥，也无法将密文转化为明文。然而，近年来，一种称为侧信道攻击的攻击方法被频繁采用，攻击者可利用该方法轻松获取密钥和加密信息。该方法通过分析硬件电路在运算加密算法过程中泄露出来的时间，电磁辐射，功耗等信息，来破译加密算法密钥。其中，功耗分析攻击又分为SPA(simplepower analysis)和DPA(Differential power analysis)。1998年，Paulkocher就首次证明使用DPA成功破解了DES加密算法的密钥。因此，实现加密算法的抗差分功耗分析能力成为信息安全中一项十分重要的指标。
目前，关于防御功耗攻击的方法研究主要是针对专门的硬件加密电路，如密码算法模块，密码芯片等，而对于使用软件实现的加密系统研究较少。这里的软件加密，主要是指区别于专门的硬件密码算法模块，使用软件程序实现加密步骤，由嵌入式CPU执行运算，完成加密过程。由于嵌入式CPU在运行加解密算法时，源程序首先会通过编译器生成相应的汇编代码，也就是一连串汇编指令的集合。当CPU在执行汇编指令时，会根据不同的指令类型和不同的操作数，产生相应的功耗，攻击者自然也可以通过这些功耗信息得到加解密算法的密钥。因此，破坏嵌入式CPU运行中产生的功耗与加解密过程间的关系，以抵御差分功耗分析成为一种抗攻击方法。
已有的一些方法，如在嵌入式CPU的流水架构中插入一些随机指令或延迟等待的方式，破坏功耗与加解密算法间的相关性。但这些方法需要对嵌入式CPU内部架构进行修改，嵌入式CPU内部的逻辑极为复杂，牵一发则动全身，对于不熟悉嵌入式CPU结构和内部实现细节的人来说，修改嵌入式CPU的代价较大。还有一些是在软件层面本身做抗攻击技术，如在软件加密的同时设计相应的掩码操作，平衡功耗用于保护。但这种方法不具有通用性，掩码方式需要根据不同的加密算法分别进行设计。同时，对于加密算法中的非线性运算部分，加入的掩码部分往往会带来大量的计算过程，甚至超过加密算法本身所带来的消耗，这会让加密效率本就不高的软件加密，效率进一步大大降低。
综上所述，现有技术中存在着通过对处理器进行功耗分析从而窃取软件加密密钥的不足。
发明内容
本发明提供了一种嵌入式CPU抗差分功耗分析装置及方法，用于解决现有技术中通过对处理器进行功耗分析从而窃取软件加密密钥的技术问题。
本发明提供的一种嵌入式CPU抗差分功耗分析装置，包括嵌入式CPU、随机中断产生模块、随机指令产生模块以及真随机数发生器；
所述真随机数发生器用于生成真随机数并将随机数传送至随机中断产生模块以及随机指令产生模块中；
所述随机中断产生模块用于根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；
所述随机指令产生模块用于根据真随机数生成随机指令；
所述嵌入式CPU用于根据随机中断信号执行随机指令产生模块中的随机指令。
优选的，所述随机中断产生模块包括有控制寄存器以及计数器；
所述控制寄存器用于产生随机中断信号以及随机中断清除信号；
所述计时器用于对随机中断信号产生的时间进行倒计时。
优选的，所述控制寄存器包括有1bit使能位，1bit清中断位以及一组掩码位；
所述使能位用于使能随机中断信号的产生；
所述清中断位用于清除已产生的随机中断信号；
所述掩码位用于对真随机数发生器送入的真随机数进行掩码选择，设置随机中断信号产生的间隔时间范围。
优选的，所述计数器对掩码后的真随机数按时钟递减，在随机中断允许发生的条件下，当真随机数减至0时，随机中断产生模块产生随机中断信号。
优选的，所述随即指令产生模块包括有寄存器，所述寄存器用于存储生成的随机指令供嵌入式CPU读取。
优选的，所述随机指令包括进入保存，随机运算及恢复退出。
优选的，随机运算指令包括乘法运算，加法运算，以及清除中断的内存访问操作。
优选的，所述随机指令产生模块在随机指令中以受限随机化的选择方式选择出一条随机指令供嵌入式CPU进行读取。
优选的，所述随机指令产生模块利用真随机数生成不同的指令。
一种嵌入式CPU抗差分功耗分析方法，所述方法基于上述的一种嵌入式CPU抗差分功耗分析装置，包括以下步骤：
真随机数生成器生成真随机数，并将真随机数传送至随机中断产生模块以及随机指令产生模块中；
随机中断产生模块根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；
随机指令产生模块根据真随机数生成随机指令，并存储在随机指令产生模块的寄存器中；
嵌入式CPU在接收到随机中断信号后，执行随机指令产生模块中存储的随机指令。
从以上技术方案可以看出，本发明具有以下优点：
本发明实施例通过使用随机指令的插入方式，打乱嵌入式CPU执行加解密运算时产生的功耗，在不修改原嵌入式CPU的情况下，对其进行抗DPA防护，保护CPU的加解密过程，从而使得用户在使用嵌入式CPU进行加解密时，能够抵御攻击者通过DPA破解密钥，保护加密信息不被泄露。
本发明实施例还具有以下另一个优点：
本发明实施例不单独针对一种算法，具有通用性，并且无需进行额外的硬件设计来保证CPU状态的保存与恢复，实现方式简单。
本发明实施例还具有以下另一个优点：
本发明实施例使用硬件产生的随机中断服务程序，减小了对应的软件实现带来的性能损失，提高了计算效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的装置框架图。
图2为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的随机中断产生模块的框架图。
图3为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的随机指令产生模块的框架图。
图4为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的随机指令内容说明图。
图5为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的某一乘法指令框架图。
图6为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的方法流程图。
具体实施方式
本发明实施例提供了一种嵌入式CPU抗差分功耗分析装置及方法，用于解决现有技术中通过对处理器进行功耗分析从而窃取软件加密密钥的技术问题。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的装置框架图。
本发明提供的一种嵌入式CPU抗差分功耗分析装置，包括嵌入式CPU、随机中断产生模块、随机指令产生模块以及真随机数发生器；
真随机数发生器用于生成真随机数并将随机数传送至随机中断产生模块以及随机指令产生模块中；
随机中断产生模块用于根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；
随机指令产生模块用于根据真随机数生成随机指令，并存储在寄存器组中；
嵌入式CPU用于根据随机中断信号执行随机指令产生模块中存储的随机指令。
进一步的，对本装置的工作原理进行进一步的说明，
本装置运行时，控制真随机数生成器生成真随机数，并将真随机数传送至随机中断产生模块以及随机指令产生模块中；随机中断产生模块根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；随机指令产生模块根据真随机数生成随机指令，；嵌入式CPU在接收到随机中断信号后，执行随机指令产生模块中存储的随机指令。从而使用随机指令的插入方式，打乱嵌入式CPU执行加解密运算时产生的功耗。
作为一个优选的实施例，为了扰乱功耗的变化情况，可以在嵌入式CPU执行加解密程序时，间歇插入随机指令。如果在嵌入式CPU的流水线处插入随机指令，要保证每个随机指令执行后，不改变嵌入式CPU的运行状态和通用寄存器值，对应的设计复杂。然而通过利用嵌入式CPU内部的中断处理机制，无需多余的硬件逻辑，可以更为简单的实现这一要求。因此，采用随机中断的方式，进行随机指令的插入随机中断产生模块的设计框图如图2所示，随机中断产生模块包括有控制寄存器以及计数器；
控制寄存器用于产生随机中断信号以及随机中断清除信号；
计时器用于对随机中断信号产生的时间进行倒计时。
作为一个优选的实施例，控制寄存器包括有1bit使能位，1bit清中断位以及一组掩码位；
使能位用于使能随机中断信号的产生；在嵌入式CPU不进行加解密运算时，可以不使能随机中断，程序运行连贯一致，不影响嵌入式CPU的运行效率。当进行加解密运算时，可以使能该随机中断，程序的运行在不影响加解密结果的同时被随机扰乱，功耗与加解密过程的相关性被扰乱，嵌入式CPU的抗DPA性得以保证。
清中断位用于清除已产生的随机中断信号；嵌入式CPU在处理完中断时，设置清中断位，清除中断，回到正常程序的执行过程。
掩码位用于对真随机数发生器送入的真随机数进行掩码选择，设置随机中断信号产生的间隔时间范围。
作为一个优选的实施例，计数器对掩码后的真随机数按时钟递减，在随机中断允许发生的条件下，当真随机数减至0时，随机中断产生模块产生随机中断信号。
作为一个优选的实施例，在进入中断后希望使用随机指令进行运算，然而嵌入式CPU进入中断执行程序存在一定的周期损耗，使用软件实现随机指令运算则会消耗更多的周期数，所以为了减少嵌入式CPU的性能损耗，使用硬件提供随机指令，尽可能减少为扰乱运算功耗而带来的性能损失。随机指令产生模块的设计框图如图3所示，随即指令产生模块包括有寄存器，寄存器用于存储生成的随机指令供嵌入式CPU指令总线读取并执行，在软件上需确保寄存器的基地址作为随机中断对应的入口地址。
作为一个优选的实施例，如图4所示，随机指令包括进入保存，随机运算及恢复退出。进入保存和恢复退出的指令均为固定的指令，进入中断时，进入保存指令用于保存将参与计算的通用寄存器的初始值，恢复退出指令用于恢复参与计算的通用寄存器初始值，并且最后一条指令应为返回指令以返回正常程序继续进行加解密运算，为了能正常返回正常程序，需保证中断清除的内存访问操作一定存在。
作为一个优选的实施例，随机运算指令包括乘法运算，加法运算，以及清除中断的内存访问操作。
作为一个优选的实施例，随机指令产生模块在随机指令中以受限随机化的选择方式选择出一条随机指令供嵌入式CPU进行读取。
作为一个优选的实施例，随机指令产生模块利用真随机数生成不同的指令。由于不同的嵌入式CPU有其固定的指令格式，假设一乘法指令格式为如图5所示，除了操作寄存器RZ和RX可变外，其余位为定值。因此可以利用相应的掩码和真随机数，生成操作类型相同但操作数不同的指令。同样的方法可以生成对应的加法操作和内存访问操作。
请参阅图6，图6为本发明实施例提供的一种嵌入式CPU抗差分功耗分析装置及方法的方法流程图。
如图6所示，一种嵌入式CPU抗差分功耗分析方法，方法基于上述的一种嵌入式CPU抗差分功耗分析装置，包括以下步骤：
真随机数生成器生成真随机数，并将真随机数传送至随机中断产生模块以及随机指令产生模块中；
随机中断产生模块根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；
随机指令产生模块根据真随机数生成随机指令，并存储在随机指令产生模块的寄存器中；
嵌入式CPU在接收到随机中断信号后，执行随机指令产生模块中存储的随机指令。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种嵌入式CPU抗差分功耗分析装置，其特征在于，包括嵌入式CPU、随机中断产生模块、随机指令产生模块以及真随机数发生器；
所述真随机数发生器用于生成真随机数并将随机数传送至随机中断产生模块以及随机指令产生模块中；
所述随机中断产生模块用于根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；
所述随机指令产生模块用于根据真随机数生成随机指令；
所述嵌入式CPU用于根据随机中断信号执行随机指令产生模块中的随机指令。
2.根据权利要求1所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述随机中断产生模块包括有控制寄存器以及计数器；
所述控制寄存器用于产生随机中断信号以及随机中断清除信号；
所述计时器用于对随机中断信号产生的时间进行倒计时。
3.根据权利要求2所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述控制寄存器包括有1bit使能位，1bit清中断位以及一组掩码位；
所述使能位用于使能随机中断信号的产生；
所述清中断位用于清除已产生的随机中断信号；
所述掩码位用于对真随机数发生器送入的真随机数进行掩码选择，设置随机中断信号产生的间隔时间范围。
4.根据权利要求3所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述计数器对掩码后的真随机数按时钟递减，在随机中断允许发生的条件下，当真随机数减至0时，随机中断产生模块产生随机中断信号。
5.根据权利要求1所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述随机指令产生模块包括有寄存器，所述寄存器用于存储生成的随机指令供嵌入式CPU读取。
6.根据权利要求5所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述随机指令包括进入保存，随机运算及恢复退出。
7.根据权利要求6所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，随机运算指令包括乘法运算，加法运算，以及清除中断的内存访问操作。
8.根据权利要求7所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述随机指令产生模块在随机指令中以受限随机化的选择方式选择出一条随机指令供嵌入式CPU进行读取。
9.根据权利于要求8所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，所述随机指令产生模块利用真随机数生成不同的指令。
10.一种嵌入式CPU抗差分功耗分析方法，所述方法基于上述权利要求1～权利要求9任一项所述的一种嵌入式CPU抗差分功耗分析装置，其特征在于，包括以下步骤：
真随机数生成器生成真随机数，并将真随机数传送至随机中断产生模块以及随机指令产生模块中；
随机中断产生模块根据真随机数生成随机中断信号，并将随机中断信号传输至嵌入式CPU；
随机指令产生模块根据真随机数生成随机指令，并存储在随机指令产生模块的寄存器中；
嵌入式CPU在接收到随机中断信号后，执行随机指令产生模块中存储的随机指令。
CN201911382805.6A 2019-12-27 2019-12-27 一种嵌入式cpu抗差分功耗分析装置及方法 Pending CN111046381A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911382805.6A CN111046381A (zh) 2019-12-27 2019-12-27 一种嵌入式cpu抗差分功耗分析装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911382805.6A CN111046381A (zh) 2019-12-27 2019-12-27 一种嵌入式cpu抗差分功耗分析装置及方法

Publications (1)

Publication Number Publication Date
CN111046381A true CN111046381A (zh) 2020-04-21

Family

ID=70240817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911382805.6A Pending CN111046381A (zh) 2019-12-27 2019-12-27 一种嵌入式cpu抗差分功耗分析装置及方法

Country Status (1)

Country Link
CN (1) CN111046381A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581676A (zh) * 2020-05-07 2020-08-25 浙江大学 一种双核锁步容错下的处理器抗dpa攻击系统
CN112199073A (zh) * 2020-09-22 2021-01-08 深圳市微特自动化设备有限公司 一种基于单片机的随机数生成方法
CN112241556A (zh) * 2020-12-18 2021-01-19 鹏城实验室 控制电路的中断管理方法、装置、设备及存储介质
CN113065140A (zh) * 2021-06-02 2021-07-02 南方电网数字电网研究院有限公司 一种芯片化控制保护装置内嵌安全防护系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101695021A (zh) * 2009-10-22 2010-04-14 杭州晟元芯片技术有限公司 一种抗spa/dpa攻击的系统和方法
CN102710413A (zh) * 2012-04-25 2012-10-03 杭州晟元芯片技术有限公司 一种抗dpa/spa攻击的系统和方法
CN103324467A (zh) * 2013-05-28 2013-09-25 戴葵 一种基于随机指令延迟的抗旁路攻击处理器架构
US20180323958A1 (en) * 2017-05-03 2018-11-08 Seagate Technology, Llc Defending against a side-channel information attack in a data storage device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101695021A (zh) * 2009-10-22 2010-04-14 杭州晟元芯片技术有限公司 一种抗spa/dpa攻击的系统和方法
CN102710413A (zh) * 2012-04-25 2012-10-03 杭州晟元芯片技术有限公司 一种抗dpa/spa攻击的系统和方法
CN103324467A (zh) * 2013-05-28 2013-09-25 戴葵 一种基于随机指令延迟的抗旁路攻击处理器架构
US20180323958A1 (en) * 2017-05-03 2018-11-08 Seagate Technology, Llc Defending against a side-channel information attack in a data storage device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
段凌霄 等: "基于随机延时的嵌入式CPU抗DPA硬件架构", 《计算机应用与软件》 *
陈琳等: "ECC处理器时间随机化抗DPA攻击设计", 《电子技术应用》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581676A (zh) * 2020-05-07 2020-08-25 浙江大学 一种双核锁步容错下的处理器抗dpa攻击系统
CN111581676B (zh) * 2020-05-07 2023-05-23 浙江大学 一种双核锁步容错下的处理器抗dpa攻击系统
CN112199073A (zh) * 2020-09-22 2021-01-08 深圳市微特自动化设备有限公司 一种基于单片机的随机数生成方法
CN112199073B (zh) * 2020-09-22 2024-02-02 深圳市微特自动化设备有限公司 一种基于单片机的随机数生成方法
CN112241556A (zh) * 2020-12-18 2021-01-19 鹏城实验室 控制电路的中断管理方法、装置、设备及存储介质
CN113065140A (zh) * 2021-06-02 2021-07-02 南方电网数字电网研究院有限公司 一种芯片化控制保护装置内嵌安全防护系统及方法
CN113065140B (zh) * 2021-06-02 2021-09-24 南方电网数字电网研究院有限公司 一种芯片化控制保护装置内嵌安全防护系统及方法

Similar Documents

Publication Publication Date Title
CN111046381A (zh) 一种嵌入式cpu抗差分功耗分析装置及方法
US8065532B2 (en) Cryptographic architecture with random instruction masking to thwart differential power analysis
Moore et al. Improving smart card security using self-timed circuits
Gullasch et al. Cache games--bringing access-based cache attacks on AES to practice
CN104734845B (zh) 基于全加密算法伪操作的旁路攻击防护方法
US20040025032A1 (en) Method and system for resistance to statiscal power analysis
Kaminsky et al. An overview of cryptanalysis research for the advanced encryption standard
JP2013138496A (ja) 処理装置に対する特異な電力攻撃を最小限にする方法および装置
CN110825672B (zh) 用于联机加密处理的高性能自主硬件引擎
EP3316177B1 (en) Attack prevention method, apparatus and chip for cipher engine
Ambrose et al. MUTE-AES: A multiprocessor architecture to prevent power analysis based side channel attack of the AES algorithm
Šišejković et al. Control-lock: Securing processor cores against software-controlled hardware trojans
CN109165531B (zh) 一种aes掩码方法、电子设备及存储介质
CN108075877A (zh) 一种安全系统及终端芯片
CN114327367A (zh) 伪数据处理方法、装置、执行单元以及处理器
JP2007328789A (ja) 入力データに関するアドレスを使用して入力データを符号化するための暗号システム、エラー検出回路、及びそれの動作方法
US11838411B2 (en) Permutation cipher encryption for processor-accelerator memory mapped input/output communication
EP3475825B1 (en) Cryptographic operations employing non-linear share encoding for protecting from external monitoring attacks
Chhabra et al. Hardware obfuscation of AES IP core using combinational hardware Trojan circuit for secure data transmission in IoT applications
Martinasek et al. Crucial pitfall of DPA Contest V4. 2 implementation
CN109993005A (zh) 对cpu总线的数据信号加解扰的方法及装置
CN114205104A (zh) 针对功率和电磁侧信道攻击的对认证标签计算的保护
Yoshikawa et al. Hardware Trojan for security LSI
Rahaman et al. Side channel attack prevention for AES smart card
Gebotys A split-mask countermeasure for low-energy secure embedded systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421

RJ01 Rejection of invention patent application after publication