CN101695021A - 一种抗spa/dpa攻击的系统和方法 - Google Patents

Abstract

本发明涉及一种抗SPA/DPA攻击的系统和方法，包括控制模块、功率消耗单元、定时器单元、随机数发生器单元和加解密模块，控制模块，在整个加解密运算的过程中，用于从随机数发生器单元中获得随机数，根据随机数设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭；功率消耗单元，用于在控制模块控制下打开或关闭；定时器单元，用于在控制模块的控制下产生定时信号；随机数发生器单元，用于产生随机数据供控制模块设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭；加解密模块，用于实现加解密算法的模块。本发明有益的效果是：当该方法用于特定算法的仿SPA/DPA攻击时，无需对算法进行特殊考虑，本发明中的方法更容易实现，成本更低。

Description

一种抗SPA/DPA攻击的系统和方法

技术领域

本发明涉及SoC集成电路设计领域，尤其是一种抗SPA/DPA攻击的系统和方法。

背景技术

在现有的嵌入式SoC系统中，用于进行信息保护或者签名认证的加密算法(如RSA，DES，AES等)通常采用软件或硬件电路的方法实现。攻击者可以通过分析软件算法或硬件电路的实现方法，并通过静态功耗分析(SPA)或者动态功耗分析(DPA)的方法对系统进行攻击，获得算法加密用的密钥等信息，进而获得加密的信息或者进行签名伪装。

传统的用于防止SPA/DPA攻击的方法主要是通过修改加密算法的软件实现或者硬件电路，尽量使每一步计算0或计算1所消耗的功耗相同，从而是攻击者无法通过功耗分析知悉算法每一步是计算的0还是计算的1，以达到抵抗SPA/DPA攻击的目的。

但是这种方法不仅实现难度很大，而且一种方案只能针对某一种特定的加密算法，具有较大的局限性。

发明内容

本发明的目的正是要解决上述现有技术的缺点，而提供一种抗SPA/DPA攻击的系统和方法，是一种防止SPA攻击及增加DPA攻击难度的方法和装置。

本发明利用嵌入式SoC系统中控制单元控制的随机数发生器单元和定时器单元，随机地控制系统中功率消耗单元的打开或关闭，使系统在进行加解密运算时的功耗随机变化，降低加解密的数据与系统功率消耗间的相关性，达到系统消耗电力无法预测，使其不能被分析与统计，有效地解决抵抗SPA/DPA攻击的问题。本方法不针对某一特定算法；用于已有的SoC系统时无需添加额外硬件资源，可以方便地利用嵌入式系统中现有资源；同时可以采用纯硬件或者软硬件结合的方法实现；与现有方法相比，具有通用性强，灵活度高，消耗资源少，易于实施等特点。

本发明解决其技术问题采用的技术方案：这种抗SPA/DPA攻击的系统，包括控制模块、功率消耗单元、定时器单元、随机数发生器单元和加解密模块，其中控制模块，在整个加解密运算的过程中，用于从随机数发生器单元中获得随机数，根据随机数设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭，同时启动加解密模块进行加解密运算；功率消耗单元，用于在控制模块控制下打开或关闭，打开时消耗功耗，关闭时则无消耗；定时器单元，用于在控制模块的控制下产生固定或不固定的定时信号；随机数发生器单元，用于产生随机数据供控制模块设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭；加解密模块，用于实现一种或多种加解密算法的模块。

所述的控制模块为嵌入式系统的可编程器件或专用硬件逻辑器件。

所述的功率消耗单元是一个专用的噪声发生器，或系统中闲置的功能模块。

本发明所述的这种抗SPA/DPA攻击的方法，包括如下步骤：

(1)、嵌入式系统启动，控制模块从随机数发生器单元中获得随机数，根据随机数设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭，同时启动加解密模块进行加解密运算；

(2)、定时器单元根据控制模块的设置，产生定时信号，当控制模块检测到定时器单元定时溢出时，产生中断，再次从随机数发生器单元获得随机数，根据此随机数重新设置定时器单元，并根据另一组重新获得的随机数打开或关闭功率消耗单元；

(3)、重复以上步骤，直至加解密模块完成相应的加解密运算，控制模块从加解密模块获得加解密的结果，进行后继工作。

作为优选，该方法具体包括如下步骤：

(1)、计算加解密模块进行加解密运算所需的平均时间T，确定定时器单元的最小定时间隔T_min和最大定时间隔T_max；

(2)、根据加解密处理所依赖的系统资源，采用现有的或增设的功率消耗单元；现有的功率消耗单元是选取系统中闲置的功能模块，断开其与外部的连接，关闭其时钟信号，使它们处于不消耗功耗的状态；

(3)、启动随机数发生器单元产生一组随机数，根据该随机数设置定时器单元的定时间隔T_o，若定时间隔大于Tmax，则T_o取Tmax，如果定时间隔小于Tmin，则T_o取Tmin；所述定时间隔T_o与加解密运算所需平均时间T有关，而且T_min≤T_o≤T_max，其中：

(4)、启动随机数发生器单元产生一组新的随机数，根据该随机数的值决定是否打开功率消耗单元，随机地配置现有的或增设的功率消耗单元的功耗模式；配置现有的功率消耗单元步骤为：根据该随机数的值决定是否打开功能模块的时钟，并根据随机数的值设置这些模块内部的分频电路及工作状态，通过这些设置，使功能模块处于随机的功率消耗状态。

(5)、启动加解密模块进行加解密运算，功率消耗单元处于随机的功率消耗状态；

(6)、当定时器单元的定时溢出时，产生中断信号；控制模块检测到中断信号，进入中断服务程序，启动随机数发生器单元产生两组新的随机数，并采用步骤(3)和步骤(4)的方法重新设置定时器单元及功率消耗单元；

(7)、中断处理完成后，继续进行加解密运算；

(8)、重复步骤(6)和步骤(7)，直至加解密处理完成。

本发明有益的效果是：

(1)、各个部件都是SoC系统的常用部件，无需额外配置资源。

(2)、实现灵活，可以采用纯软件，软硬结合及纯硬件的方法实现，与现有的采用白噪声发生器及随机数加电容的方法相比，更易于实现硬件开销小，额外功耗低的系统。

(3)、当该方法用于特定算法的仿SPA/DPA攻击时，无需对算法进行特殊考虑，与现有通过修改算法本身实现仿SPA/DPA攻击的方法相比，本发明中的方法更容易实现，成本更低。

附图说明

图1是本发明的一种抗SPA/DPA攻击的系统结构示意图；

图2是本发明的一种抗SPA/DPA攻击的SoC系统实例图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明：

如图1所示，本发明所述的抗SPA/DPA攻击的系统，包括控制模块1(Control Unit)，功率消耗单元2(Power Consumer)，定时器单元3(Timer)，随机数发生器单元4(RNG)，及加解密模块5(EncryptionModule)。控制模块1从随机数发生器单元4获得随机数，根据随机数设置定时器单元3的定时间隔T_o，和功率消耗单元2的打开或关闭，同时启动加解密模块5进行加解密运算。在整个加解密过程中，功率消耗单元2的功耗根据不同的随机数不停发生变化，系统消耗的电力无法被分析和统计，从而达到抗SPA/DPA攻击的目的。

控制单元1一般为嵌入式系统的可编程器件(如RISC处理器，DSP等)，通过软件可以快捷地实现其控制功能，也可以是一个专为抗SPA/DPA攻击系统设计的硬件电路，两者相比，前者消耗更少的资源。

功率消耗单元2是一个专用的噪声发生器，或系统中的某一闲置的功能模块，它在控制模块1的控制下随机地打开或关闭，打开时消耗一定的功耗，关闭时则无消耗。

定时器单元3在控制模块1的控制下产生固定或不固定的定时间隔T_o，在定时器溢出时产生中断信号通知控制模块1重新获取随机数。

随机数发生器单元4产生随机的数据，控制模块1根据该随机数据对功率消耗单元2进行随机控制。随机数发生器单元4根据具体实现的不同，可以是伪随机数发生器、真随机数发生器或者随机数和真随机数结合的发生器，三者相比，采用真随机数发生器，抗SPA/DPA攻击的效果最好。

加解密模块5是一个可以实现一种或多种加解密算法的模块，在设计时无需考虑抗SPA/DPA攻击的要求，可以采用软件方法、硬件方法或者软件硬件结合的方法实现。

本发明所述的抗SPA/DPA攻击的方法是这样工作的：嵌入式系统启动，控制模块1从随机数发生器单元4中获得随机数，根据随机数设置定时器单元的定时间隔T_o和功率消耗单元2的打开或关闭，同时启动加解密模块进行加解密运算。定时器单元3根据控制模块1的设置，产生定时信号，当控制模块1检测到定时器单元3定时溢出时，产生中断，再次从随机数发生器单元4获得随机数，根据此随机数重新设置定时器单元3，并根据另一组重新获得的随机数打开或关闭功率消耗单元。重复以上步骤，直至加解密模块5完成相应的加解密运算。控制模块1从加解密模块获得加解密的结果，进行后继工作。

如图2所示的一个SoC系统：该系统包含一个32位的RISC处理器6(Cordis 5+RISC Processor)、RSA模块9(RSA)和DES/3DES加密模块10(DES/3DES)，其中，RISC处理器6包括两个32位的定时器电路7(Timer)及中断处理部件8(Interrupt System)，RSA模块9和DES/3DES加密模块10用于实现RSA和DES高速加解密运算。该SoC系统采用Arbiter总线15(Arbiter Bus)和Bridge总线16(Bridge Bus)双总线结构，Arbiter总线15用于连接串行FLASH接口SQI17(SQI)、SDRAM控制器18(SDRAMController)、片外SRAM控制器19(SRAM Controller)、128K字节片上SRAM20(128KB On-chip SRAM)及RSA模块9和DES/3DES加密模块10等高速设备，Bridge总线16用于连接实时时钟模块1I(RTC)、功耗管理模块12(Power Management)，片上非易失性存储器OTP13(OTP ROM)、多功能串行接口USART21(USART)、比较/捕获/脉宽调制模块CCP22CCP、通用输入输出模块GPIO23(GPIO)、智能卡接口模块SCI24(SCI)、USB接口模块25(USB 2.0FS)及随机数发生器模块14(Random Number Generator)等低速设备。

本实施例中的SoC系统，RSA的加解密及密钥生成功能是采用软硬件结合的方式实现：每个模块都有中断信号与RISC处理器6相连；随机数发生器模块14根据RISC处理器6的设置产生真随机数和伪随机数；RSA模块9用于实现RSA运算中的模幂、素数判断等耗时操作，DES/3DES加密模块10采取硬件的方式实现全部的DES/3DES加解密操作，RISC处理器6采用软件的方法实现其余各项功能；另外，信息安全算法如SHA，AES等由RISC处理器6采用软件的方法实现。

基于上述SoC系统构架，以下为采用本发明方法实现抗SPA/DPA攻击的RSA运算的具体实施方法。

在SoC系统上进行RSA运算的加解密及密钥生成算法，需要RSA模块9、128K字节片上SRAM 20和串行FLASH接口SQI 17等用于加速关键运算及存放数据和程序。根据应用的需要会用到SRAM控制器19及SDRAM控制器18连接外部存储器以存放更多的数据和程序。

在本实施例的SoC系统中，所有与外部有连接的模块与外部的连接状态都可设置为断开或连接状态，可以在RISC处理6的控制下断开与外部的连接；每个模块的时钟都可以由RISC处理器6采用软件的方法关断；每个模块都可以由RISC处理器6采用软件的方法对其进行复位和启动。因此，该SoC系统在进行加解密及密钥对生成过程中各个闲置模块都满足本发明中作为功率消耗单元2的要求。作为优选，采用CCP模块22，USART模块21和SCI模块24作为本实施例的功率消耗单元。

具体实施步骤如下：

1)SoC系统启动，首先单独运行若干次RSA算法，得出在系统上运行RSA加解密及密钥对生成所需的平均时间T，确定定时器最小定时间隔Tmin和最大定时间隔Tmax。其中Tmax和Tmin应在T的1/100到1/1000之间。在实际应用中，步骤1)可以在整个系统第一次使用的时候测量一次，无需每次运算都测量。

2)RISC处理器6设置CCP模块22、USART模块21及SCI模块24，断开其与外部的连接，关闭其时钟信号，使它们均处于不消耗功耗的状态。

3)RISC处理器6启动随机数发生器模块14产生一组随机数，根据该随机数模块设置Timer模块7的定时间隔To，若定时间隔大于Tmax，则To取Tmax，如果定时间隔小于Tmin，则To取Tmin。

4)RISC处理器6启动随机数模块14产生一组新的随机数，根据该随机数的值决定是否打开CCP模块22、USART模块21及SCI模块24的时钟，并根据随机数的值设置这些模块内部的分频电路及工作状态，对于USART模块21和SCI模块24，还应根据随机数的值设置它们需要发送的数据。通过这些设置，使CCP模块22、USART模块21及SCI模块24处于随机的功率消耗状态。

5)启动要进行的RSA运算，开始真正的数据运算。

6)定时器模块7定时溢出，产生中断信号，通知RISC处理器6；

7)RISC处理器6检测到中断，进入中断服务程序，启动随机数发生器模块14产生两组新的随机数，并采用步骤3和步骤4的方法重新设置定时器模块7及CCP模块22、USART模块21和SCI模块24功率消耗模块。

8)中断处理完成，处理器返回，继续进行RSA运算。

9)重复步骤6)，步骤7)和步骤8)，直至RSA运算完成。

10)RSA运算完成，处理器模块关闭CCP模块22、USART模块21及SCI模块24的时钟信号，使它们处于不消耗功耗的状态，整个运算过程结束。

除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。

Claims (7)

1.一种抗SPA/DPA攻击的系统，其特征在于：该系统包括控制模块、功率消耗单元、定时器单元、随机数发生器单元和加解密模块，其中

控制模块，在整个加解密运算的过程中，用于从随机数发生器单元中获得随机数，根据随机数设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭，同时启动加解密模块进行加解密运算；

功率消耗单元，用于在控制模块控制下打开或关闭，打开时消耗功耗，关闭时则无消耗；

定时器单元，用于在控制模块的控制下产生固定或不固定的定时信号；

随机数发生器单元，用于产生随机数据供控制模块对功率消耗单元进行随机控制；

加解密模块，用于实现一种或多种加解密算法的模块。

2.根据权利要求1所述的抗SPA/DPA攻击的系统，其特征在于：所述的控制模块为嵌入式系统的可编程器件或专用硬件逻辑器件。

3.根据权利要求1所述的抗SPA/DPA攻击的系统，其特征在于：所述的功率消耗单元是一个专用的噪声发生器，或系统中闲置的功能模块。

4.一种抗SPA/DPA攻击的方法，其特征在于：该方法包括如下步骤：

(1)、嵌入式系统启动，控制模块从随机数发生器单元中获得随机数，根据随机数设置定时器单元的定时间隔T_o和功率消耗单元的打开或关闭，同时启动加解密模块进行加解密运算；

(2)、定时器单元根据控制模块的设置，产生定时信号，当控制模块检测到定时器单元定时溢出时，产生中断，再次从随机数发生器单元获得随机数，根据此随机数重新设置定时器单元，并根据另一组重新获得的随机数打开或关闭功率消耗单元；

(3)、重复以上步骤，直至加解密模块完成相应的加解密运算，控制模块从加解密模块获得加解密的结果，进行后继工作。

5.根据权利要求4所述的抗SPA/DPA攻击的方法，其特征在于：该方法包括如下步骤：

(1)、计算加解密模块进行加解密运算所需的平均时间T，确定定时器单元的最小定时间隔T_min和最大定时间隔T_max；

(2)、根据加解密处理所依赖的系统资源，采用现有的或增设的功率消耗单元；现有的功率消耗单元是选取系统中闲置的功能模块，断开其与外部的连接，关闭其时钟信号，使它们处于不消耗功耗的状态；

(3)、启动随机数发生器单元产生一组随机数，根据该随机数设置定时器单元的定时间隔T_o，若定时间隔大于Tmax，则T_o取Tmax，如果定时间隔小于Tmin，则T_o取Tmin；

(4)、启动随机数发生器单元产生一组新的随机数，根据该随机数的值决定是否打开功率消耗单元，随机地配置现有的或增设的功率消耗单元的功耗模式；

(5)、启动加解密模块进行加解密运算，功率消耗单元处于随机的功率消耗状态；

(6)、当定时器单元的定时溢出时，产生中断信号；控制模块检测到中断信号，进入中断服务程序，启动随机数发生器单元产生两组新的随机数，并采用步骤(3)和步骤(4)的方法重新设置定时器单元及功率消耗单元；

(7)、中断处理完成后，继续进行加解密运算；

(8)、重复步骤(6)和步骤(7)，直至加解密处理完成。

6.根据权利要求5所述的抗SPA/DPA攻击的方法，其特征是：所述定时间隔T_o与加解密运算所需平均时间T有关，而且T_min≤T_o≤T_max，其中：

$T_{\min }=\frac{T}{1000};$ $T_{\max }=\frac{T}{100}.$

7.根据权利要求5所述的抗SPA/DPA攻击的方法，其特征是：在步骤(4)中配置现有的功率消耗单元为：根据该随机数的值决定是否打开功能模块的时钟，并根据随机数的值设置这些模块内部的分频电路及工作状态，通过这些设置，使功能模块处于随机的功率消耗状态。

Images